二MOS管单元G2还共同 构成一电流镜结构；另为便于说明，定义所述第三负载串中第一个第二NMOS管N2的漏极、以 及每一所述第四负载串中的第一个第三NMOS管N3的漏极还皆电连接到信号W2点，所述第十 NMOS管NlO和第^^一NMOS管Nll的栅极、都连接到信号W3点。
[0069] VDD电压值从低变为高：当VDD电压值较低时，第二倒比管Pl截止，没有沟道电流， W2点处被所述第一 MOS管单元Gl拉为低电平，此时W3点处是高电平，所述多值低电压复位检 测模块输出的LVR信号是高电位，所述多值低电压复位检测模块复位。随着VDD电压值升高， 第二倒比管Pl开启，其沟道电流逐渐增大，在电流镜结构作用下，W2点处被拉高为高电平， W3点处变为低电平，所述多值低电压复位检测模块输出的LVR信号变为低电平，电路复位结 束，此时的VDD电压值称为LVRE值。
[0070] VDD电压值从高变低：当VDD电压值下降到LVRE值时，W2点处仍然是高电平，所述多 值低电压复位检测模块输出的LVR信号也还保持高电平；当VDD电压值继续下降，直到第二 倒比管Pl的电流小于所述第一 MOS管单元Gl电流时，Wl点处被拉低为低电平，在电流镜结构 的作用下，W3点处变为高电平，所述多值低电压复位检测模块输出的LVR信号也变为高电 平，所述多值低电压复位检测模块电路复位，此时的VDD电压值称为LVRB值。
[0071] 本发明中所述的多值低电压复位检测模块在低电压复位开始和结束时的值可以 有多组选择，只需改变用户输入的工作指令，就可以方便地选择复位信号LVR的LVRE/LVRB 值，实用性非常的好。
[0072] 2)上电复位模块POR
[0073] 附图6是本发明所述上电复位模块的电路图；对所述上电复位模块进行工艺偏差 的仿真，结果如附图8所示。当工艺参数从典型条件变化为最好或者最坏条件时，上电复位 时间变化不超过10%，即附图8中Reset信号为低电平的时间。由此可知，相较于现有技术中 的上电复位电路结构，本发明所述的上电复位模块结构与工艺关联度小，当集成电路加工 工艺有偏差时，对整个复位结构的参数影响小。
[0074] 3)边沿延时检测模块ro
[0075] 附图5是本发明所述边沿延时检测模块PD的电路图；边沿延时检测模块PD用于滤 除电源上的干扰信号，防止电路频繁复位。其原理分析如下：当电压正常时，所述多值低电 压复位检测模块输出的LVR信号和经过一段延时的信号LVRD(见附图5)均为低电平，电路不 复位，正常工作；当电源电压下降到LVRB值时，所述多值低电压复位检测模块输出的LVR信 号变为高电平，而LVRD滞后于LVR信号，假设滞后时间为T;只有当LVRD也变为高电平时，多 值低电压复位检测模块才起作用，低电压复位信号x9_zn才变为高电平。假设电源电压低于 LVRE值的时间小于T，则LVRD还没有变为高电平，多值低电压复位检测模块输出的LVR信号 已经又变成低电平了，则多值低电压复位检测模块还是不起作用，低电压复位信号x9_zn保 持低电平。因此以上所提到的电源电压低于LVRE值的时间小于T就是指电源上的短暂的干 扰信号，或者成为毛刺，通过边沿延时检测模块ro就可以屏蔽这些毛刺的影响，避免电路不 必要的复位。
[0076]如附图11中VDD上共有①、②、③、④等个干扰信号，其中①、③两个干扰信号的脉 宽为4ys，②、④两个干扰信号的脉宽为6ys。多值低电压复位检测模块输出的LVR信号为未 经过边沿延时检测模块PD处理的输出信号，而低电压复位信号x9_zn为经过边沿延时检测 模块PD处理的输出信号。从附图11可以看出，经过边沿延时检测模块PD处理后，①、③两个 干扰信号被滤掉了，第②、④两个干扰信号经过ro后没有被滤掉。改变边沿延时检测模块ro 中三个下挂电容(源漏短接MOS管）的值可以决定不同脉宽的干扰信号是否能够被滤掉，这 三个电容在附图5中的A、B、C三点位置。
[0077] 在对所述多值低电压复位检测模块LVR、上电复位模块P0R、以及边沿延时检测模 块ro的工作原理了解清楚后，接下来对本发明所述集成电路的复位工作方式进行说明：
[0078] 如附图3所示，在本发明中，根据用户输入的工作指令，所述多值低电压复位检测 模块LVR和上电复位模块POR能够择一的对该集成电路进行复位操作。以所述输入模块具有 两个信号输出端为例，所述输入模块输出控制信号Cl、C3，两个控制信号Cl、C3经过所述译 码电路DCD产生xl_zn、x2_zn、x3_zn和ENB等几个信号;这几个信号分别控制所述多值低电 压复位检测模块中所述第一倒比管P0、第二倒比管PU第一 MOS管单元Gl、第二MOS管单元G2 等的导通或者截止，从而影响所述上电复位模块POR和多值低电压复位检测模块的工作。如 下表所示：
[0080] 附图7是本发明在两个控制信号Cl = I，C3 = 0情况下，所述多值低电压复位检测模 块输出的波形图；当电源电压上升到2.32V(即LVRE)时，低压复位信号"x9_zn"从高电平变 为低电平，表示低压复位结束，电路开始工作，这时整个复位模块的输出信号Reset(低电平 有效)从低电平变为高电平;而当电源电压由于干扰等原因下降到2.12V(即LVRB)时，低压 复位信号"x9_zn"从低电平变为高电平，使电路复位，避免电路进入错误状态，这时整个复 位结构的输出信号Reset从高电平变为低电平。
[0081] 同样方法可以得到两个控制信号C1、C3其它情况下的LVRE/LVRB的值。
[0082] 而在电路实际工作时，VDD的上升速度是不确定的，当上升速度较快的时候，上电 复位信号x21_zn使电路从复位状态开始工作，如附图9所示;而当VDD上升速度较慢的时候， x21_zn信号往往早早的从高电平变为低电平，此时就需要低电压复位信号x9_zn来使电路 可靠地从复位状态开始工作，如附图10所示。通过上述上电复位信号和低压复位信号配合 工作，可使电路可靠地工作。
[0083] 以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技 术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和 变型，这些改进和变型也应视为本发明的保护范围。
【主权项】
1. 一种集成电路中的自动复位模块，集成电路中集成有复位模块，其特征在于:该复位 模块主要包括有多值低电压复位检测模块(LVR)和上电复位模块(POR)，所述多值低电压复 位检测模块(LVR)和上电复位模块(POR)采用同一个外部电源供电，且所述多值低电压复位 检测模块(LVR)和上电复位模块(POR)还择一的对该集成电路进行复位操作。2. 根据权利要求1所述的集成电路中的自动复位模块，其特征在于:还设有输入模块和 译码电路(DCD)，所述输入模块用于供用户输入工作指令，所述译码电路(DCD)与所述输入 模块电连接，并能够将所述输入模块的工作指令转化成输出信号;且所述译码电路(DCD)的 输出信号能够控制所述多值低电压复位检测模块(LVR)对集成电路进行复位操作。3. 根据权利要求1所述的集成电路中的自动复位模块，其特征在于:所述输入模块具有 第一、三信号输出端； 所述译码电路(D⑶)包括第一反相器（INV1)、第二反相器（INV2)、第一与非门（NAND1)、 以及第一或非门（N0R1)，其中，所述第一反相器（INV1)和第二反相器（INV2)的输入端分别 电连接于所述输入模块的第一、三信号输出端，所述第一与非门（NAND1)的两个输入端口分 别电连接于所述输入模块的第一、三信号输出端，其输出端口还电连接有第三反相器 (INV3)，所述第一或非门（N0R1)的两个输入端口亦分别电连接于所述输入模块的第一、三 信号输出端，其输出端□还电连接有第四反相器(INV4);且所述第一反相器(INV1)、第二反 相器(INV2)、第三反相器(INV3)、以及第四反相器（INV4)的输出端皆为所述译码电路(DCD) 的信号输出端。4. 根据权利要求3所述的集成电路中的自动复位模块，其特征在于:所述多值低电压复 位检测模块(LVR)包括第一倒比管（P0)、第二倒比管（P1)、第三PMOS管（P3)、第四PMOS管 (P4)、第一匪0S管(N1)、第一MOS管单元、第二MOS管单元、第十匪0S管(N10)、第^^一NMOS管 (N11)、第五反相器(INV5)、以及第六反相器(INV6)，其中： 所述第一倒比管(P0)的源极电连接于外部电源，所述第一倒比管(P0)的栅极电连接于 所述译码电路(DCD)的信号输出端;所述第二倒比管(P1)包括有第一负载串和第二负载串， 其中所述第一负载串包括有多个串联连接的第一 PMOS管，多个所述第一 PMOS管中的第一个 第一 PMOS管的源极电连接于外部电源，多个所述第一 PMOS管中的最后一个第一 PMOS管的漏 极电连接于所述第四PMOS管（P4)的源极，且多个所述第一PMOS管的栅极、以及所述第四 PMOS管(P4)的栅极还皆电连接于所述第一倒比管(P0)的漏极;所述第二