信号输入端口 14。发射信号在与输入匹配网络24相连的第二端口 18b与第三端口 18c之间被分切(split)。输入定向耦合器16可以是集总元件或者是在半导体衬底上实现的集成解决方案。接着，输入匹配网络24被连接到功率放大器46，该功率放大器46由多级组成，包括第一级46a、第二级46b、三级46c和第四级46d。各个级46a-46d由独立的偏置电路48a-48d分别控制。最后的功率放大器级46d的输出端被通过输出匹配网络30连接到发射信号输出端口 28。
[0046]总的来说，测量第三端口18c上的发射信号是为了评估功率电平是否超过某些阈值，然后使用评估结果来控制功率放大器的增益。更加详细地讲，输入定向耦合器16的第三端口 18c被连接到可编程衰减器50，可以对该可编程衰减器50进行设置，以限定一个特定的插入损耗。按照另外一种可选方案，可以由外部(对于可编程衰减器50而言)逻辑电路设定该可编程衰减器50的具体配置。典型的衰减器50被理解为包括电阻器、电容器和电感器，它们用于补偿工作频带上的输入定向耦合器16的耦合系数。
[0047]经过衰减的发射信号被送到输入功率检测器36，该输入功率检测器36输出与所检测到的发射信号功率电平相对应的电压。由比较器块52将这个电压与预编程值进行比较。在一种实施例中，当该电压较高时，比较器块52向偏置控制电路48输出〃高〃值。更具体地，可以将这个信号输出到对功率放大器46的第一级46a进行控制的第一偏置电路48a。偏置电路48被理解为用来减小相应功率放大器46的静态电流，从而使其增益降低预定量。按照一种实现方式，增益的减小量为约2dB至6dB。
[0048]将会意识到，到达功率放大器46的最后一级的发射信号的功率电平取决于链路中前面的放大器级的总增益。这样，功率放大器46总增益的下降对应于后面各级的部件上功率电平的降低，具体来说，这些部件是晶体管。可以预见到，这些晶体管由于功率放大器46的总增益降低而可以受到保护，避免过载。
[0049]按照本发明的各种不同的实施例，功率检测器36和偏置电路48之间的连接电路，例如，比较器块52，可以被配置成用来掌管与不同发射信号功率电平相对应的多个电压电平。也就是说，可以定义多个输入功率限额，用来控制各个放大器级的偏置条件。应当理解，增大发射信号功率电平可能会导致功率放大器晶体管自偏置，但是借助这些多个输入功率限额，可以在较宽的输入功率电平范围内保持总增益的降低。在一种实施例中，可以接纳1dB范围内的不同发射信号功率电平。例如，如果输入功率Pin的第一限额是3dBm，则偏置电路48可以减小增益6dB。不过，如果输入功率增大到9dBm，则第二电压检测器可以触发另一个6dB的增益降低。因此，到达功率放大器46的最后一级的最大功率可以被维持在一致的限额内。本领域普通技术人员将会意识到，前述关于功率限额、增益降低量等的具体数字只是作为示例给出的并且没有限定作用，并且可以加以调整以符合给定应用的特定要求。
[0050]虽然指出了滞后电路44可能包含在功率放大电路10中，但是如果功率限额被设置得高于最大正常操作功率，则可能不需要这一滞后电路44。此外，不依赖于反馈电路，检测到过量功率状态与降低功率放大器46增益的响应之间的延迟被理解为短得足以保护晶体管不受过载影响。
[0051]现在参照图3的示意图，对多个输入功率电平限额进行设定的偏置电路48的一种实施例被配置为功率晶体管54的电流镜。此外，还有一个镜像晶体管56，其栅极被设置为跟随功率晶体管的栅极54。电流源58，与第一旁路电路(shunt circuit)60a和第二旁路电路60b—起也被连接到镜像晶体管56上。第一旁路电路60a包括第一旁路电阻器62a和经由第一输入端66a触发的第一旁路晶体管64a。第二旁路电路60b包括第二旁路电阻器62b和经由第二输入端66b触发的第二旁路晶体管64b。当第一旁路晶体管64a被触发时，第一旁路电阻62a将功率晶体管54的栅极旁路到地，并且旁路镜电流。这被理解为减小了栅极偏置电压，同时降低了功率放大器级的相关增益。当第二旁路晶体管64b被触发时，额外的旁路电阻器62b被引入到功率晶体管54的栅极与地之间，进一步减小了栅极偏置电压。偏置电路48的各个晶体管被绘制为NMOS(n型金属氧化物半导体)场效应晶体管，不过可以用任何其它合适的晶体管类型取而代之，而不会超出本公开的范围。
[0052]图4的曲线图很好地示出了前述偏置电路48的性能。该曲线图绘制出了提供给功率放大器的发射信号的输入功率相对于具有偏置电路48的功率放大器级在操作中的增益的连续波扫描。随着输入功率增大到第一限额值68，会表现出突然的增益下降。当输入功率增大到第二限额值69时，会有再一个增益下降。举例来说，在一个实施例中，各个功率降低被理解为处于2到6dB的范围之内。如图所示的增益陡峭降低被理解为会导致功率放大器电路10的非线性，所以触发这一增益降低的功率电平可以被设置为远高于最大正常工作输入功率，如上面所指出的那样。
[0053]参照图5的示意图，功率放大器电路1c的另一种实施例考虑了用级间匹配网络21调整增益。经由发射信号输入端口 14提供发射信号，然后如较早前介绍的那样，由输入定向耦合器16将发射信号分切到输入功率检测器36和输入匹配网络24。在图示的例子中，功率放大器46是两级实现方案，具有第一级晶体管Ql和第二级晶体管Q2。同样，虽然图示的实施例中的晶体管是NMOS型的，但是可以使用任何其它适当的晶体管类型来取代之。第一级晶体管Ql的栅极被连接到输入匹配网络24的输出端，而第二级晶体管Q2的漏极被连接到输出匹配网络30的输入端。当发射信号的功率电平低于预定义的限额并且增益降低形态还没有被控制电路42激活时，级间匹配网络21包括电感器LI和电容器Cl。
[0054]如上面所指出的，输入功率检测器36产生与传送给它的发射信号的功率电平相对应的电压输出。在一个实施例中，控制电路42将这一电压输出与输入参考值PIN_REF 70进行比较，并且可以基于这一比较结果激活或停用开关晶体管Q3。控制电路42具有通过电阻器Rl连接到开关晶体管Q3的栅极的输出线72a，以及分别通过电阻器R2、R3连接到开关晶体管Q3的漏极和源极的输出线72b。按照功率放大器电路10的各个不同实施例，输入功率检测器36可以是峰值包络检测器。
[0055]当电压输出不超过所述输入参考值70时，开关晶体管Q3按照通过输出线72的控制处于截止状态，并具有高阻抗。这样，级间匹配网络21的电感器LI未加载。为了防止电感器LI在开关晶体管Q3处于截止状态时旁路，电阻器Rl，R2和R3具有高电阻值，例如，大于1K欧姆。
[0056]当电压输出超过输入参考值70时，开关晶体管Q3处于导通状态，并且具有低阻抗。在一种实现方式中，减小的阻抗可以是大约2到5欧姆。在这种情况下，电容器Cl和C2与处于导通状态的开关晶体管Q3的小阻抗串联。这样，限定出了电感器LI的并联链路，所以级间匹配网络21的阻抗被改变。这被理解为降低了功率放大器46的总增益。
[0057]为了对过量输入功率状态迅速做出反应，输入功率保护电路12的各个部件是为了快速响应而选择的。例如，控制电路42将优选地具有低于100纳秒的快速瞬态响应时间。这连同快速开关晶体管Q3—起以及包络检测器型功率检测器36的使用被设想为用来解决保护功率放大器晶体管Ql，Q2不受输入功率过载状态影响的要求。
[0058]改变级间匹配网络21的阻抗是降低功率放大电路1c增益的一种方法。对于本实施例中的控制电路42，也可以控制分别与第一级晶体管Ql和第二级晶体管Q2的栅极连接的偏置电路74a、74b。此前已经结合功率放大电路10的其他实施例介绍了实现这一控制的方式。控制电路42可以被用于类似地调整输入匹配网络24以及输出匹配网络30的阻抗。
[0059]仍然参照图5的示意图，功率放大器电路1c还可以包括输出功率检测