专利名称：自动极性检测和配置的集成电路的制作方法
技术领域：
本发明一般涉及集成电路领域，尤其涉及检测和配置所需的电路引线(pin，又称管脚)的极性。
背景技术：
集成电路或“芯片”一般安装或装配在系统电路板上，而系统电路板将最终安装在终端产品上。通常，所购买的集成电路用在常常由不同制造商制造的若干(或许多)不同的终端产品上。应该意识到，为了类似应用而进行不同的芯片设计是不现实的。然而，过去，自动更改芯片从而使其与多种不同系统电路板一起工作也是不现实的。
例如，诸如DVD设备和音频/视频(A/V)接收器等音频设备包括数字音频集成电路，在其它功能组件中，该数字音频集成电路具有数模转换器(digital-to-analog converter，DAC)，用于输出数字信号的模拟音频复制品(信号)。集成电路安装在系统电路板上，该系统电路板通常包括在设备通电、复位或进行其它规定操作时禁止模拟音频输出的静噪电路。缺少了这样的静噪电路，收听者将听到使收听者不安并造成音频设备或扬声器潜在损坏的卡嗒声和劈啪声。而且，即使仅将0(低电平)输入DAC试图减小噪声时，卡嗒声和劈啪声仍然可从DAC的下游产生，特别是在0开始输入到DAC之后，存在短暂却有限的延时的情况下。
图1A-1D为通常用在系统电路板上的静噪电路的实例。当到“静噪节点”的静噪信号(实际上为反相的静噪信号)处于低电平状态(低电平)时，图1A和1C示出的电路被激活，驱使静噪节点接地；这些电路被称为具有“低电平有效静噪”。与此相反，当到静噪节点的控制信号处于高电平状态(高电平)时，图1B和1D的电路具有高电平有效静噪并且被激活。
通过音频芯片上的静噪驱动电路激活静噪电路，接着，通过静噪控制信号202启动音频芯片。图2所示为典型现有技术的静噪驱动电路200。正如所知的，当静噪控制信号202处于低电平状态(低电平)时，晶体管M0断开而晶体管M1导通，使得静噪节点204处于高电平状态(高电平)。当静噪控制信号202处于高电平状态(高电平)时，晶体管M0导通而晶体管M1断开，使得静噪节点204处于低电平状态(低电平)。根据系统电路板上的特定静噪电路是高电平有效还是低电平有效，确定了到静噪节点204的信号必须要么是高电平要么是低电平。因此，或者音频芯片的设计者必须要预先知道应用哪种类型的静噪电路芯片并且使合适的芯片可用，或者系统电路板设计者一定要预先决定应用哪种芯片并且要使静噪电路与芯片相符合(然后将被限制作为芯片的第二或未来的来源)。可选地，芯片可设计为具备可配置的极性。然而，可配置的极性需要额外的专用引线，或一个无论芯片通电或是复位时，都可通过控制端口设置的寄存器。使用寄存器的一个缺点就是在芯片退出复位状态后可能仍存在延时，直到寄存器被配置为止。在此期间，静噪节点可处于非静噪状态，从而导致待消除的不想要的卡嗒声和劈啪声。
因此，需要这样一种集成电路，其具有用于检测连接到集成电路的电路类型的廉价而有效的方法，还具备以适当极性自动配置自身的能力。
发明内容
本发明提供了一种可安装在系统电路板上使用的集成电路，该系统电路板举例来说应用在数字音频装置上(例如DVD或A/V接收机等)。集成电路包括可能与CODEC连接的数模转换器，并且系统电路板可包括例如在一定的预定条件下消减设备模拟输出的噪声的电路。由于集成电路的设计者可能不会预先知道是通过处于高电平状态还是通过低电平状态的信号将电路激活，所以集成电路还包括检测器，该检测器用于检测并储存所需的极性(应当理解，检测器的某些组件也可放置在芯片之外)。当有必要激活电路时，检测器提供具有正确极性的信号。
图1A-1D为通常用在系统电路板上的静噪电路的实例；图2为现有技术的静噪电路驱动器；图3为整合在静噪极性检测器中的本发明的逻辑图；以及图4为根据本发明的静噪极性检测器的可选实施例的逻辑图。
具体实施例方式
图3为根据本发明的极性检测器300的高级逻辑图，该极性检测器包含在还包含DAC的示范性集成电路中。芯片可安装在具有例如优选属于图1C或1D所示类型的静噪电路(如果使用图1A或1B中的电路而且输入线向左漂移，则任一电路将自偏到不想要的非静噪状态)的系统电路板上。下面，将就本发明与静噪电路和静噪节点结合使用的情况进行描述；但是，这种描述不应该被认为是限制性的，而且，应当理解，本发明可与其它类型的电路结合使用，这些电路满足以下情况预先不知道节点的极性，但要在加电或其它方式复位时确定节点的极性。驱动电路302也包含在芯片上，并且与图2所示的驱动电路相似。然而，虽然不是如在图2的现有技术中双向开关(如晶体管M0和M1)的控制门连接到静噪控制节点上，但是，这些控制门连接到检测器300的独立输出端。至检测器300的输入包括静噪控制信号202、检测使能信号304、和连接到静噪节点204(优选通过缓冲器308)的静噪节点状态306。输出包括静噪极性信号310和分别到开关M0和M1的控制门的信号312和314。可选地，可将上拉电阻器326或其功能等同物连接到静噪节点204上，使得如果静噪节点204从静噪电路系统中断开，则电阻器326将防止静噪节点204漂移。应该意识到，下拉电阻器可用于替换上拉电阻器326。
检测器300包括或门316、与门318、异或门320、锁存器322、和反相器324。当然，应该意识到，这些逻辑装置中的任意一个均可用功能等同物进行替换。静噪控制信号202连接到异或门320的输入端，检测使能信号304通过反相器324翻转，并且连接到与门318的输入端(可选地，反相检测使能信号可在芯片的其它位置处产生)。检测使能信号304还连接到锁存器322的时钟输入端以及或门316的输入端。来自与门318和或门316的输出分别连接至开关M0和M1的控制门。静噪节点状态信号306连接到锁存器322的输入端，静噪极性信号310连接到锁存器322的输出端。锁存器322的反相输出端连接到异或门320的第二输入端，异或门320的输出端连接到或门316的第二输入端以及与门318的第二输入端。
在工作过程中，当芯片通电或进行复位时，静噪检测信号304被维持(asserted)(达到高电平状态)，启动锁存器322。与此同时，或门316的输出为高，且与门318的输出为低。开关M0和M1因此全都关闭，从而防止将静噪节点204拉高或拉低，而且有效地将静噪节点204与检测电路300的任何控制信号隔离开。因此，静噪节点204的极性(或状态)仅由系统电路板上的静噪电路确定，而且该极性通过锁存器322进行检测。在复位完成之后，静噪使能信号304被维持转换(deasserted)，而且静噪极性保留在锁存器322中。
随后，当静噪控制信号202被维持时(处于维持状态(assertedstate))，如果静噪极性为高，那么异或门320的输出将为高。并且如果静噪极性为低，那么异或门320的输出为低。静噪节点204因此将根据需要被拉高或拉低，以正确激活静噪电路。
图4是根据本发明的极性检测器400的可选实施例的逻辑图，该检测器也被用来配置为静噪节点。检测器400包括异或门402和锁存器404。检测使能信号304通过反相器406翻转，还连接到检测使能信号304的输入端。静噪节点状态306连接到锁存器404的输入端。静噪极性信号310连接到锁存器404的输出端。静噪控制信号202连接到异或门402的输入端。反相器406的输出端连接到非重叠驱动器(non-overlap driver)408(用于防止静噪驱动电路302的两个晶体管同时导通)的启动(使能)输入端。锁存器404的反相输出端连接到异或门402的另一输入端，而且异或门402的输出端连接到驱动器408的数据输入端。驱动器408的输出端连接到静噪驱动电路302的输入端，并且静噪驱动电路302的输出端为静噪节点204。上拉电阻器326(或其功能等同物)连接到静噪节点204，以防止静噪节点204在静噪电路未连接到静噪节点204时漂移(float)。
在工作过程中，当检测使能信号304被维持时，非重叠驱动器408的输出端失能，与先前的实施例相同，锁存器404的输入端接收静噪节点204的逻辑电平。该电平锁存入锁存器404。当检测使能信号304被维持转换(处于维持转换状态)，且静噪控制信号202被维持时，反相静噪电平(来自锁存器404的反相输出端)与静噪控制信号202进行异或运算，而且该输出端为非重叠驱动器408的输入端，以提供正确的极性给静噪节点204。
本发明的目的通过本文中所公开的实施例已经实现。本领域的技术人员应意识到，本发明的许多方面均可通过不同的实施例实现，而不脱离本发明的宗旨。例如，根据本发明的检测器的一个或多个部件可设置在芯片之外。本发明也可与其它类型的集成电路中和其它离线电路集成，以控制其中在加电或其它类型的复位时确定极性的集成电路的输出端。并且应意识到，功能等同物可用于替换本发明的任何部件。在本说明书中，特定实施例是示范性的，并不用于限定所附权利要求阐述的本发明的保护范围。
权利要求
1.一种自动节点极性检测器，用于与电路连接，所述电路具有节点，在复位后所述节点处于未知的预定状态时，所述电路被激活，所述检测器包括节点状态检测装置，用于在复位后检测所述节点的状态；以及节点驱动装置，对所述状态检测装置进行响应，用于以正确的信号极性驱动所述节点。
2.根据权利要求1所述的极性检测器，其中，所述节点驱动装置包括节点启动装置，用于在控制信号处于维持状态时，以正确的信号极性启动所述节点。
3.根据权利要求1所述的极性检测器，其中，所述节点状态检测装置包括防止节点接收装置，用于防止所述节点在检测使能信号处于维持状态时接收输入信号；第一逻辑门，当反相检测使能信号处于维持转换状态且输入到两输入端中的第一输入端时，所述第一逻辑门的输出端处于低电平状态；第二逻辑门，当所述检测使能信号处于维持状态且输入到两输入端中的第一输入端时，所述第二逻辑门的输出端处于高电平状态；以及锁存器，具有连接至所述节点的输入端，当所述检测使能信号处于维持状态时，所述锁存器储存所述节点的状态。
4.根据权利要求3所述的极性检测器，其中，所述节点启动装置包括第三逻辑门，具有输出端当控制信号处于维持状态且来自所述锁存器的反相输出处于维持转换状态时，所述输出端处于高电平状态；当所述控制信号处于维持转换状态且来自所述锁存器的反相输出处于低电平状态时，所述输出端处于低电平状态；所述第三逻辑门的输出端连接到所述第一逻辑门的第二输入端；以及所述第二逻辑门的第二输入端；由此，当所述控制信号处于所述维持状态时，所述第三逻辑门的输出端以正确的信号极性启动所述节点。
5.根据权利要求1所述的极性检测器，其中，所述电路为静噪电路，所述节点为静噪节点，且所述控制信号为静噪控制信号。
6.一种自动极性检测器，用于与系统板上的电路连接，所述电路具有节点，在复位时所述节点处于未知的预定状态时，所述电路被激活，所述检测器包括检测使能信号接收装置，用于接收检测使能信号；节点状态检测装置，用于在所述检测使能信号处于维持状态时，检测所述节点的状态；控制信号接收装置，用于接收控制信号；以及节点启动装置，用于在所述控制信号处于维持状态时，以正确的信号极性启动所述节点。
7.根据权利要求6所述的极性检测器，其中，所述电路为静噪电路，所述节点为静噪节点，且所述控制信号为静噪控制信号。
8.根据权利要求7所述的极性检测器，其中，所述静噪节点状态检测装置包括防止静噪节点接收装置，用于防止所述静噪节点在所述检测使能信号处于维持状态时接收输入信号；第一逻辑门，当反相检测使能信号处于维持转换状态且输入到两输入端中的第一输入端时，所述第一逻辑门的输出端处于低电平状态；第二逻辑门，当所述检测使能信号处于维持状态且输入到两输入端中的第一输入端时，所述第二逻辑门的输出端处于高电平状态；以及锁存器，具有连接至所述静噪节点的输入端，在所述检测使能信号处于维持状态时，所述锁存器储存所述静噪节点的状态。
9.根据权利要求8所述的极性检测器，所述静噪节点启动装置包括第三逻辑门，具有输出端，当所述静噪控制信号处于维持状态且来自所述锁存器的反相输出处于维持转换状态时，所述输出端处于高电平状态；当所述静噪控制信号处于维持转换状态且来自所述锁存器的反相输出处于低电平状态时，所述输出端处于低电平状态；所述第三逻辑门的输出端连接到所述第一逻辑门的第二输入端；以及所述第二逻辑门的第二输入端；由此，当所述静噪控制信号处于维持状态时，所述第三逻辑门的输出端以正确的信号极性启动所述静噪节点。
10.根据权利要求7所述的极性检测器，所述静噪节点状态检测装置包括防止静噪节点接收装置，用于防止所述静噪节点在所述检测使能信号处于维持状态时接收输入信号；锁存器，其输入端连接至所述静噪节点，在所述检测使能信号处于维持状态时，所述锁存器储存所述静噪节点的状态；以及逻辑门，包括第一输入端，用于接收来自所述锁存器的反相输出；第二输入端，用于接收所述检测使能信号；以及输出端，在所述第一输入端和所述第二输入端处于相同状态时，所述输出端处于高电平状态；在所述第一输出端和所述第二输出端处于相反状态时，所述输出端处于低电平状态；所述反相的锁存器输出和所述逻辑门的输出端分别连接到静噪驱动电路的第一输入端和第二输入端，由此，当所述静噪控制信号处于维持状态时，所述静噪驱动电路的输出以正确的信号极性启动所述静噪节点。
11.根据权利要求10所述的极性检测器，其中，所述反相的锁存器的输出端和所述逻辑门的输出端通过非重叠驱动电路分别连接到所述静噪驱动电路的第一输入端和第二输入端。
12.一种自动节点极性检测器，用于待安装在系统电路板上的集成电路，具有带有静噪节点的静噪电路，当所述静噪节点处于预先未知的预定状态时，所述静噪电路被激活，所述检测器包括第一开关和第二开关，用于当所述第一开关切断且所述第二开关接通时，驱使所述静噪节点到低电平状态；当所述第一开关接通且所述第二开关切断时，驱使所述静噪节点到高电平状态；以及当响应于检测使能信号处于维持状态，所述第一开关和所述第二开关都处于切断状态时，将所述静噪节点与所述静噪极性检测器隔离开；或门，具有第一输入端，用于接收所述检测使能信号；以及输出端，用于控制所述第一开关；与门，具有第一输入端，用于接收反相的检测使能信号；以及输出端，用于控制所述第二开关；由此，当所述检测使能信号处于维持状态时，所述第一开关和所述第二开关均处于切断状态；锁存器，具有第一输入端，连接至所述静噪节点；以及第二输入端，用于接收所述检测使能信号；由此，当所述检测使能信号处于维持状态时，所述锁存器检测并保持所述静噪节点的极性，而且当所述检测使能信号处于维持转换状态时，所述锁存器在输出端提供所述静噪节点的极性；以及异或门，具有第一输入端，用于接收静噪控制信号；第二输入端，用于接收来自所述锁存器的反相输出；以及输出端，连接至所述或门的第二输入端和所述与门的第二输入端；由此，当所述静噪控制信号处于维持状态时如果所述锁存器的输出端的信号为高电平状态，则所述第一开关接通，所述第二开关切断；以及如果所述锁存器的输出端的信号为低电平状态，则所述第一开关切断，所述第二开关接通。
13.一种用于激活系统电路板上的电路的方法，在复位后节点处于未知的预定状态时，所述电路被激活，所述方法包括以下步骤节点状态检测装置，用于在复位后检测所述节点的状态；以及节点驱动装置，对所述状态检测装置进行响应，用于以正确的信号极性驱动所述节点。
14.根据权利要求13所述的方法，其中，所述检测步骤包括以下步骤防止所述节点在检测使能信号处于维持状态时接收输入信号；将反相检测使能信号输入到第一逻辑门的第一输入端，并且从所述第一逻辑门输出处于低电平状态的信号；将所述检测使能信号输入到第二逻辑门的第一输入端，并且从所述第二逻辑门输出处于高电平状态的信号；将所述检测使能信号输入到锁存器的第一输入端；将所述节点的状态输入到所述锁存器的第二输入端；以及在所述锁存器中储存所述节点的状态。
15.根据权利要求13所述的方法，其中，所述启动步骤包括以下步骤当控制信号处于维持状态，且来自所述锁存器的反相输出处于低电平状态时，从第三逻辑门输出处于高电平状态的信号；当控制信号处于维持转换状态，且来自所述锁存器的反相输出处于高电平状态时，从第三逻辑门输出处于低电平状态的信号；以及将所述信号从所述第三逻辑门输出到所述第一逻辑门的第二输入端以及所述第二逻辑门的第二输入端，由此当所述控制信号处于维持状态时，所述第三逻辑门的输出端以正确的信号极性启动所述节点。
16.根据权利要求13所述的方法，其中，所述检测节点状态的步骤包括以下步骤在检测使能信号处于维持状态时，防止所述节点接收输入信号；在所述检测使能信号处于维持状态时，在锁存器中存储所述节点的状态；生成逻辑门输出，所述逻辑门输出在来自所述锁存器的反相输出和所述检测使能信号处于相同状态时，处于高电平状态；以及在来自所述锁存器的反相输出和所述检测使能信号处于相反状态时，处于低电平状态；将所述反相锁存器输出端和所述逻辑门输出端分别连接到驱动电路的第一输入端和第二输入端；以及当所述控制信号处于维持状态时，从所述静噪驱动电路产生输出，用于以正确的信号极性启动所述节点。
17.根据权利要求16所述的方法，还包括以下步骤将所述反相锁存器输出端和所述逻辑门输出端通过非重叠驱动电路分别连接到所述静噪驱动电路的第一输入端和第二输入端。
18.根据权利要求13所述的方法，其中，所述电路为静噪电路，所述节点为静噪节点，且所述控制信号为静噪控制信号。
19.一种具有模拟音频输出端的集成电路，可安装在具有静噪电路的系统电路板上，所述静噪电路具有静噪节点，当所述静噪节点通过具有预先未知极性的信号启动时，激活所述静噪电路，所述集成电路包括检测使能信号接收装置，用于接收检测使能信号；静噪节点状态检测装置，用于在所述检测使能信号处于维持状态时，检测所述静噪节点的状态；静噪控制信号接收装置，用于接收静噪控制信号；以及静噪节点启动装置，用于在所述静噪控制信号处于维持状态时，以正确的信号极性启动所述节点。
20.根据权利要求19所述的集成电路，所述静噪节点状态检测装置包括防止静噪节点接收装置，用于在检测使能信号处于维持状态时，防止所述静噪节点接收输入信号；第一逻辑门，当反相的检测使能信号处于维持转换状态且输入到所述第一逻辑门的两输入端中的第一输入端时，所述第一逻辑门的输出端处于低电平状态；第二逻辑门，当所述检测使能信号处于维持状态且输入到所述第二逻辑门的两输入端中的第一输入端时，所述第二逻辑门的输出端处于高电平状态；以及锁存器，具有连接到所述静噪节点的输入端，在所述检测使能信号处于维持状态时，所述锁存器储存所述静噪节点的状态。
21.根据权利要求20所述的集成电路，所述静噪节点启动装置包括第三逻辑门，具有输出端，当所述静噪控制信号处于维持状态且来自所述锁存器的反相输出处于低电平状态时，所述输出端处于高电平状态；当所述静噪控制信号处于维持转换状态且来自所述锁存器的反相输出处于低电平状态时，所述输出端处于低电平状态，所述第三逻辑门的输出端连接到所述第一逻辑门的第二输入端以及所述第二逻辑门的第二输入端；由此，当所述静噪控制信号处于维持状态时，所述第三逻辑门的输出端以正确的信号极性启动所述静噪节点。
22.根据权利要求19所述的集成电路，所述静噪节点状态检测装置包括防止静噪节点接收装置，用于在所述检测使能信号处于维持状态时，防止所述静噪节点接收输入信号；锁存器，具有连接到所述静噪节点的输入端，在所述检测使能信号处于维持状态时，所述锁存器储存所述静噪节点的状态；逻辑门，包括第一输入端，用于接收来自所述锁存器的反相输出的；第二输入端，用于接收所述检测使能信号；以及输出端，在所述第一输出端和所述第二输出端处于相同状态时，所述输出端处于高电平状态；在所述第一输出端和所述第二输出端处于相反状态时，所述输出端处于低电平状态；所述反相锁存器输出端和所述逻辑门输出端分别连接到静噪驱动电路的第一输入端和第二输入端，由此，当所述静噪控制信号处于维持状态时，所述静噪驱动电路的输出以正确的信号极性启动所述静噪节点。
23.根据权利要求22所述的静噪极性检测器，其中，所述反相的锁存器输出端和所述逻辑门输出端通过非重叠驱动电路分别连接到静噪驱动电路的第一输入端和第二输入端。
全文摘要
本发明提供了一种在系统电路板上的集成电路，例如应用于数字音频装置(诸如DVD或A/V接收机)。该集成电路包括数模转换器，并且系统电路板可包括在一定的预定条件下消减装置的模拟输出的噪声的电路系统。由于集成电路的设计者不会预先知道通过处于高电平状态(极性)激活电路还是通过低电平状态的信号激活电路，所以，集成电路还包括检测器，用于检测并保存所需的极性。当需要激活电路时，检测器提供正确极性的信号。
文档编号H04R3/00GK1682444SQ03822054
公开日2005年10月12日 申请日期2003年9月16日 优先权日2002年9月18日
发明者易鹤龄, 戴维·奥利文包姆 申请人:塞瑞斯逻辑公司