中的导电膜1224充当第二晶体管202的源极和漏极中的另一个和第三晶体管203的源极和漏极之一。导电膜1214充当第三晶体管203的源极和漏极中的另一个。导电膜1213亦充当第三晶体管203的栅极。包括在像素电路200中的导电膜1225电连接于导电膜1223和导电膜1214。
[0117]在图12A和12B中，包括在像素电路200中的导电膜1226电连接于充当第一布线211 (RS)的导电膜1211。包括在像素电路200中的导电膜1227电连接于充当第二布线
212(TX)的导电膜1212。
[0118]能通过将形成在绝缘表面上的一个导电膜处理成所希望的形状来形成导电膜1213、1218、1222、1225、1226、和 1227。栅极绝缘膜 1228 形成在导电膜 1213、1218、1222、1225、1226、和1227上。能通过将形成在栅极绝缘膜1228上的一个导电膜处理成所希望的形状来形成导电膜 1211、1212、1214、1215、1219、1220、1223、和 1224。
[0119]绝缘膜1281 和绝缘膜 1282 形成在导电膜 1211、1212、1214、1215、1219、1220、1223、和1224上。导电膜1221形成在绝缘膜1281和绝缘膜1282上。
[0120]最好对第一晶体管201的半导体层1250使用氧化物半导体。为了让以光照射光电二极管220而产生的电荷被长时间保持，电连接于电荷累积部的第一晶体管201必须是具有极小截止态电流的晶体管。由此，通过对半导体层1250使用氧化物半导体材料，能提高像素电路200的性能。注意，电荷累积部是像素电路200中的布线205且对应于图12A和12B的导电膜1220。
[0121 ] 此外，像素电路200可具有其中如晶体管的元件与光电二极管220重叠的配置，如图13A和13B所示。上述配置能增高像素的密度和成像装置的分辨率。另外，光电二极管220的面积能增加，使得成像装置的灵敏度增加。图13A是像素电路200的俯视图而图13B是沿着图13A的虚线B1-B2的截面图。
[0122]在图13A和13B所示的像素电路200中，充当第一晶体管201的源极和漏极之一的导电膜1219通过导电膜1229电连接于充当光电二极管220的阴极的η型半导体膜317。充当光电二极管220的阳极的P型半导体膜315通过导电膜1221电连接于与第一布线211接触的导电膜1226。形成绝缘膜1283以保护光电二极管220。除了上述及与光电二极管220重叠的如晶体管的元件以外，图13Α和13Β的像素电路的配置类似于图12Α和12Β的像素电路200的配置。
[0123]注意，虽然示出P型半导体膜315通过导电膜1221直接电连接于导电膜1226的配置作为实例，但可设置通过形成在绝缘膜1281、1282、和1283中的开口电连接于导电膜1226的另一导电膜以电连接于导电膜1221。
[0124]也能将图13Α和13Β所示的如晶体管的元件与光学传感器元件重叠的配置应用于图2Β所示的像素电路210、图4Α和4Β所示的像素电路250和260、和图5所示的像素电路280。
[0125]本实施方式能自由地与本说明书中的任何其他实施方式结合。
[0126]实施方式3
在本实施方式中，说明一种具有极小截止态电流的晶体管，其能用于实施方式I和2所述的任一像素电路，并且说明了一种用于晶体管的材料。
[0127]作为晶体管的结构，图12Α和12Β及图13Α和13Β示出包括半导体层1250的第一晶体管201的俯视图和截面图。虽然示出具有沟道蚀刻底部栅极结构的晶体管作为实例，但晶体管可具有沟道保护性底部栅极结构、非自对准顶部栅极结构、或自对准顶部栅极结构。
[0128]为了形成具有极小截止态电流的晶体管，最好对半导体层1250使用具有比硅半导体更宽的带隙且更低本征载流子密度的半导体材料，如氧化物半导体。
[0129]作为半导体材料的一个实例，除了氧化物半导体之外还可举出如碳化硅(SiC)或氮化镓(GaN)的化合物半导体。氧化物半导体具有批量生产的优点，因为氧化物半导体能通过溅射法或湿处理来形成，不像碳化硅或氮化镓。再者，氧化物半导体甚至能在室温下形成；于是，氧化物半导体能形成在玻璃衬底上或使用硅的集成电路上。此外，能使用更大的衬底。因此，在具有宽带隙的半导体中，氧化物半导体尤其具有批量生产的优点。此外，在获得具有高结晶性的氧化物半导体以提高晶体管特性(例如，场效应迀移率)的情况下，能通过250°C到800°C的热处理来轻易获得具有结晶性的氧化物半导体。
[0130]此外，通过减少如充当电子施主(施主)的水分或氢的杂质且通过减少氧空位而获得的高纯化氧化物半导体的导电型(纯化的OS)是i型或基本上i型。因此，包括氧化物半导体的晶体管具有极小截止态电流的特性。再者，氧化物半导体的带隙是2eV以上，最好是2.5eV以上，更好是3eV以上。在使用通过充分地降低如水分或氢的杂质浓度且减少氧空位而高纯化的氧化物半导体膜的情况下，能降低晶体管的截止态电流。
[0131]具体来说，各种实验能证明包括由高纯化氧化物半导体膜形成的沟道形成区的晶体管的小截止态电流。例如，即便元件具有I X 16 μ m的沟道宽度和10 μ m的沟道长度，截止态电流仍能在从IV到1V的源极和漏极之间的电压(漏极电压)下低于或等于半导体参数分析仪的测量限制，即，低于或等于1X10_13A。在这种情况下，能看出在晶体管的沟道宽度上标准化的截止态电流是低于或等于ΙΟΟζΑ/μπι。此外，电容器和晶体管彼此连接，且截止态电流是以流入电容器或从电容器流出的电荷受晶体管控制的这样一种电路来测量。在测量中，纯化的氧化物半导体膜用于晶体管的沟道形成区，而晶体管的截止态电流依据每单位时间电容器的电荷量的变化来测量。因此，发现到在晶体管的源极和漏极之间的电压是3V的情况下，能获得每微米几十幺安(yoctoampere) (yA/ μπι)的较小截止态电流。因此，包括由高纯化氧化物半导体膜形成的沟道形成区的晶体管的截止态电流显著地小于包括具有结晶性的硅的晶体管的截止态电流。
[0132]注意，氧化物半导体最好至少含有铟(In)或锌(Zn)。尤其是，最好含有In和Zn。此外，除了 In和Zn之外，氧化物半导体最好也包含镓(Ga)来作为稳定剂，以降低使用氧化物半导体之晶体管的电特性变化。最好包含锡(Sn)来作为稳定剂。最好包含铪(Hf)来作为稳定剂。最好包含铝(Al)来作为稳定剂。
[0133]可包含一或多种镧系元素，如镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、或镥(Lu)，来作为另一种稳定剂。
[0134]作为氧化物半导体，例如能使用氧化铟、氧化锡、氧化锌、In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物(也称为IGZ0)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、或In-Lu-Zn类氧化物、In-Sn-Ga-Zn 类氧化物、In-Hf-Ga-Zn 类氧化物、In-Al-Ga-Zn 类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、或In-Hf-Al-Zn类氧化物。上述氧化物半导体可包括硅。
[0135]注意，例如，In-Ga-Zn类氧化物表示含有In、Ga及Zn的氧化物，且没有限定In、Ga及Zn的比例。In-Ga-Zn类氧化物可含有除了 In、Ga及Zn之外的金属元素。In-Ga-Zn类氧化物当没有电场时具有足够高的电阻，因此能充分地降低截止态电流。此外，还具有高场效应迀移率，In-Ga-Zn类氧化物适合用于半导体装置中使用的半导体材料。
[0136]例如，能使用具有In:Ga:Zn = 1:1:1(= 1/3:1/3:1/3)或 In:Ga:Zn = 2:2:1( = 2/5:2/5:1/5)的原子比的In-Ga-Zn类氧化物，或具有接近上面原子比的原子比的氧化物。替代地，可使用具有 In:Sn:Zn = 1:1:1( = 1/3:1/3: 1/3) ,In:Sn:Zn = 2:1:3( =1/3:l/6:1/2)、或 In:Sn:Zn = 2:1:5(= 1/4:1/8:5/8)的原子比的 In-Sn-Zn 类氧化物，或具有接近上面原子比的原子比的氧化物。
[0137]然而，组成并不局限于以上所述，且可根据所需的电特性(例如，迀移率和阈值电压)来使用具有适当组成的材料。此外，为了得到所需的半导体特性，最好适当地设定载流子浓度、杂质浓度、缺陷密度、金属元素与氧的原子比、原子间的距离、密度等。
[0138]例如，氧化物半导体膜能通过使用含有铟(In)、镓(Ga)及锌(Zn)的靶材的溅射法来形成。在通过溅射法来形成In-Ga-Zn类氧化物半导体膜的例子中，最好使用具有In:Ga:Zn = I:1:1、4:2:3、3:1:2、1:1:2、2:1:3、或 3:1:4 的原子比的 In-Ga-Zn 类氧化物的靶材。当使用具有上述原子比的In-Ga-Zn类氧化物靶材来形成氧化物半导体膜时，容易形成结晶。含有In、Ga及Zn的靶材的填充率是90%以上，最好是95%以上。通过使用具有高填充率的靶材，能形成稠密氧化物半导体膜。
[0139]在使用In-Zn类氧化物材料作为氧化物半导体时，In-Zn类氧化物的靶材具有原子比为In:Zn = 50:1到1:2的组成比(摩尔比为Ιη203:Ζη0 = 25:1到1:4)，最好是In:Zn=20:1到1:1的原子比(摩尔比为In203:Zn0 = 10:1到1:2)，更好是In:Zn = 1.5:1到15:1的原子比(摩尔比为Ιη203:Ζη0 = 3:4到15:2)。例如，在用于形成包括具有In:Zn:0 = Χ:Υ:Ζ的原子比的In-Zn类氧化物的氧化物半导体膜的靶材中，会满足Z > 1.5Χ+Υ。能通过将Zn比保持在以上范围内来提高迀移率。
[0140]在通过溅射法来形成In-Sn-Zn类氧化物半导体膜作为氧化物半导体膜时，最好使用含有原子比为 I:1:1、2:1:3,1:2:2、或 20:45:35 的 In、Sn 及 Zn 的 In-Sn-Zn-O靶材。
[0141]下面说明氧化物半导体膜的结构。
[0142]注意，在本说明书中，“平行”是指在两条直线之间形成的角度大于或等于-10°且小于或等于10°，而由此也包括角度大于或等于-5°且小于或等于5°的情况。此外，“垂直”是指在两条直线之间形成的角度大于或等于80°且小于或等于100°，而由此包括角度大于或等于85°且小于或等于95°的情况。
[0143]在本说明书中，二方晶系和菱方晶系包括在六方晶系中。
[0144]氧化物半导体膜大致上分为单晶氧化物半导体膜和非单晶氧化物半导体膜。非单晶氧化物半导体膜包括非晶氧化物半导体膜、微晶氧化物半导体膜、多晶氧化物半导体膜、c轴对准结晶氧化物半导体(CAAC-OS)膜等等之任一。
[0145]非晶氧化物半导体膜具有无序原子排列且没有任何结晶成分。其典型的实例是其中即使在微小区域中仍没有任何结晶部分存在，且整个膜是非晶的氧化物半导体膜。
[0146]例如，微晶氧化物半导体膜包括具有大于或等于Inm且小于1nm的大小的微晶(也称为纳米晶)。因此，微晶氧化物半导体膜具有比非晶氧化物半导体膜更高的原子有序度。因此，微晶氧化物半导体膜的缺陷态密度低于非晶氧化物半导体膜的缺陷态密度。
[0147]CAAC-OS膜是包括多个结晶部分的氧化物半导体膜之一，且大多数的结晶部分都各自容纳在一边小于10nm的立方体内部。因此，有一种情况为包括在CAAC-OS膜中的结晶部分容纳在一边小于10nm、小于5nm、或小于3nm的立方体内部。CAAC-0S膜的缺陷态密度低于微晶氧化物半导体膜的缺陷态密度。下面详细说明CAAC-OS膜。
[0148]在C