专利名称：用于集成电路模块的安装结构的制作方法
技术领域：
本发明涉及用于集成电路模块的安装结构，特别是涉及用于安装在布线 板上的集成电路模块的安装结构。
背景技术：
先进的移动终端或个人电脑可能需要较高速度和/或高容量主存储器，比 如，动态随机存取存储器。能够用作个人电脑的主存储器的存储模块可以基于安装在比如印刷电路板(PCB)的布线板上的多个封装存储器芯片。现有技术存储模块中的工作速度可以由输入/输出数据及命令和地址信 号的工作频率来决定。存储装置中的命令和地址信号与输入/输出数据相比可 以处理更大的负载，因此，最大工作频率可以由采用的信号线的结构决定。 随着现有技术存储器的工作速度增加，信号线布局已经改变以适应较高 的速度。相对更高级的改变是菊花链(daisy-chain)型信道结构。菊花链型 信道结构是通过短截线(short-stub)与每个负载耦接的飞越(fly-by)型信 道。在该实例中，可以通过使用终端电阻器进行阻抗匹配改进信号线的电特 性。图1示出飞越结构中具有命令/地址线的常规连接结构。在图1中，可以 相继地连接单元信号线Ll至L3，且单元信号线L3和单元信号线L4可以彼 此连接。单元信号线L5可以耦接至DRAM插脚20a。用于阻抗匹配的终端 电阻单元Rtt可以连接至存储装置最后的插脚。如图1所示，在常规飞越(菊花链)结构中，DRAM可以串联连接且终 端电阻器位于信号线上。在该实例中，终端电阻器位于存储模块的外部上。 在存储模块的这种外部上设置几个无源器件，存储模块可能对抵抗外部冲击 较弱。图2和3示出利用图1的飞越结构的常规双列直插式存储模块(DIMM )， 其中终端电阻单元30安装在存储模块的侧端口的边缘部分上。参照图2和3 ， 多个DRAM封装20至28和终端电阻单元30可以安装在布线板10上。在图3中，箭头的方向指示图1的信道连接结构。图3描绘从最左的DRAM 封装20到最右的DRAM封装28的顺序电连接。终端电阻单元30可以耦接 至DRAM封装28的插脚。布线板10可以由具有矩形形状的玻璃态环氧树 脂片组成。用于与电系统的母板连接的连接器插脚可以如图2的下部所示地 形成。每个都封装有DRAM芯片的DRAM封装20至28可以通过排列在其 下部的多个引线或通过球栅格阵列(ball grid array ) BGA的连接球分别电连 接至布线板10。 DRAM封装20至28中的每个可以具有给定的宽度和长度， 如图所示。终端电阻单元30所处的部分12的细节如图4所示。如图l至4所示，当终端电阻单元设置在布线板上时，比如无源器件32 或终端电阻单元30的器件可以位于模块的最外部分。结果，终端电阻单元 可能物理上相对不牢固。而且，当终端电阻单元开路或短路时，模块和/或采 用该模块的电系统可能发生故障。结果，现有技术集成电路模块基于的结构 包括与位于存储模块的边缘部分的存储器件一起提供的终端电阻单元。这种 集成电路模块可能由于损坏而具有较低的保真度(fidelity)和/或准确性。发明内容示例性实施例涉及安装在布线板上的集成电^各模块，比如动态随机存取 存储器等。例如，示例性实施例涉及集成电路模块中与半导体器件安装在一 起的终端电阻器布局。至少一个示例性实施例提供能够显著减少基于无源器件中的错误的损 坏。至少 一个其它示例性实施例提供一种终端电阻器布局方法和能够减少或 显著减少对安装在集成电路模块上的终端电阻器的损坏的集成电路模块结 构。至少一个其它示例性实施例提供一种终端电阻器布局结构及相应的终 端电阻器布局方法，可以抑制和/或防止由处理错误引起的损坏。根据至少一个示例性实施例，集成电路模块结构可以包括在至少一个表 面上具有安装区域的布线板。安装区域可以形成为具有在第一方向的安装长 度和在第二方向的安装宽度。多个集成电路封装可以安装在布线板的安装区 域中并且可以在第 一方向上彼此分开。终端电阻电路可以设置在任何两个相 邻的集成电路封装之间并可以耦接至集成电路封装中最后的集成电路封装 的输出。至少一个其它示例性实施例提供一种集成电路模块的结构。在至少该示 例性实施例中，电路板可以在至少一个表面上具有安装区域。安装区域可以 具有在第一方向的第一安装长度和在第二方向的第一安装宽度。多个集成电 路可以安装在布线板的安装区域中。多个集成电路可以在第一方向彼此分 开。终端电阻电路可以布置在两个相邻的集成电路之间的空间。终端电阻电 路可以耦接至多个集成电路中最后的集成电路的输出。根据至少一些示例性实施例，集成电路封装可以是易失性存储器件(例如DRAM等)并可以在第一和第二方向具有相同或基本相同的尺寸。布线 板可以是多层印刷电路板(PCB),集成电路模块可以具有飞越型电连接结构。至少一个其它示例性实施例提供在通过在布线板上安装多个存储器件 配置存储模块的过程中，设置用于存储模块的终端电阻电路的方法。在该方 法的示例性实施例中，终端电阻电路可以设置在除了布线板的边缘区域之 外，多个存储器件之间的多个区域中的任何一个上。终端电阻电路可以电耦 接至多个存储器件中末端器件的输出。根据至少 一 些示例性实施例，根据至少 一 些示例性实施例的集成电路模 块结构和/或布局方法可以减少或显著减少可能施加到模块的终端电阻单元 的外部物理沖击和/或处理损坏，从而增加模块的准确性和/或保真度。
从附图中所示的示例性实施例的更具体的描述，示例性实施例将变得清 楚，附图中相同的附图标记在所有不同的图中代表相同的部分，其中 图1至4示出常规集成电路模块的结构； 图5至7示出根据示例性实施例的集成电路模块的结构；以及 图8和9示出根据示例性实施例的终端电阻电路的布局。
具体实施方式
现在将参照附图更加充分地描述本发明的各个示例性实施例，在附图中 示出本发明的一些示例性实施例。在附图中，为了清楚而放大层的厚度和区 域。这里公开本发明详细的说明性实施例。然而，这里公开的具体结构和功能细节仅仅是出于描述本发明的示例性实施例的目的而代表性的。然而，本因此，虽然本发明的示例性实施例能够有各种修改和替换形式，其实施 例以举例的方式在附图中示出并且这里将详细描述。然而，应该理解没有意例性实施例包括落在本发明的范围内的所有修改、等同特征和替换。在所有 图的描述中相同的附图标记指代相同的元件。应该理解尽管这里可能使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个元件区别 开。例如，只要不偏离本发明示例性实施例的范围，第一元件可以称为第二 元件，并且，类似地，第二元件可以称为第一元件。如在这里使用的，术语"和/或"包括相关列出的项目中一个或多个的任何和所有组合。应该理解当元件被称为"连接"或"耦接"至另一个元件时，其可以是 直接连接或耦接至该另一元件或可以存在中间元件。相反，当元件被称为"直 接连接"或"直接耦接，，至另一个元件时，不存在中间元件。用于描述元件 之间的关系的其它词语应以相似的方式解释(例如，"之间"对"直接之间"，"相邻"对"直接相邻"等)。这里使用的术语仅为说明具体实施例的目的而不意在限制本发明的示 例性实施例。如在这里使用的，单数形式"一"、"一个"和"该"也意在包 括复数形式，除非文中清楚地指示。还应被理解的是当术语"包含"、"包含 着"、"包括"和/或"包括着，，在这里使用时，指定陈述的特征、整数、步骤、 操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、 操作、元件、部件和/或其组合的存在或添加。也应该注意的是在 一 些替换实施中，提到的功能/动作可以不以图中提到 的顺序发生。例如，顺序示出的两个图可以实际上基本同时执行或有时可以以相反的顺序执行，这依赖于涉及的功能性/动作。图5到7示出根据示例性 实施例的集成电路模块的结构。图8和9示出根据示例性实施例的终端电阻 的布局。示例性实施例可以包括设置在内部区域(例如，在存储器件之间)中的 终端电阻单元或电路，以减少或显著减少例如源于对于集成电路模块的终端 电阻单元的处理错误的损坏。参照图5和6，集成电路模块可以包括在至少一个表面上具有安装区域 的布线板IO。安装区域可以具有在第一方向(也称为长度方向)的第一安装 长度和在第二方向(也称为宽度方向)的第一安装宽度。长度和宽度方向可 以彼此垂直。集成电路模块还可以包括多个集成电路封装20-28和终端电阻 单元或电路33。终端电阻电路可以包括多个无源器件，比如电阻器等。如图6所示，在至少一个表面上具有安装区域的布线板10中，多个集 成电路封装20-28可以在第 一方向上以彼此间的第 一距离设置。在这个示例 性配置中，终端电阻电路33可以设置在任何两个相邻的集成电路封装20-28 之间。例如，终端电阻电路33可以布置在电路封装27和28之间，并可以 连接至最后或末端集成电路封装(例如图6的28)的输出。根据至少这个示 例性实施例，终端电阻电路33可以设置在两个相邻的集成电路封装(例如 DRAM等)之间，但可以电耦接至末端集成电路封装(例如图6的28 )。集成电路封装20-28中的每个可以是易失性存储器件(例如双数据速率 (DDR)动态随机存取存储器(DDRDRAM)等)，且可以在第一和/或第二 方向上具有相同或基本相同的尺寸。布线板10可以是多层印刷电路板，且 集成电路模块可以具有飞越型结构。参照图5和6，在将比如终端电阻器的无源器件布置于存储器件之间的 情况下，可以更好地保护无源器件免受外部、外侧冲击和/或处理损坏。终端 电阻可以具有比存储器件封装的台阶更低的台阶，于是，可以被更好地保护 而免受物理沖击和/或静电损伤。根据至少一些示例性实施例，集成电路模块 可以具有"DRAM—…—DRAM —终端电阻器"的连接结构，且更加物理地 耐用。为了补偿常规、顺序的连接，可以增加用于布线的更多导电层，但在 示例性实施例中，图7中示出没有增加的导电层的布线结构。图7示出多层基板的实例，其可以具有类似于或基本类似于图6所示的 电连接的电连接，而没有增加的导电层。参照图7,单面模块可以具有包括 多个(例如六个)层的PCB结构，其包括多个(例如四个)信号层和两个 参考电源/地层。根据图7,可以将往返配线添加到现有的两个内层的布线， 且可以将配线添加到其中没有设置存储器件的第六层。常规技术提供在内层 内的通孔-至-通孔(Via-to-Via)连接中的单向方案。图7中相反，在通孔-至-通孔连接中提供往返方案。结果，多层印刷电路板的内层具有往返方案 通孑L-至-通孔连接，且外层具有通孔-至-存储器件(Via-to-Memory Device )的插脚连接。因此，终端电阻电路可以布置在内部区域中而没有增加的导电 层。在于安装板的两面，模块的侧面或表面上布置存储器件(例如，双面) 的情况下，外层可以用于往返信号线的布线，且可以提供对于现有内层信号 线的附加布局以形成图6所示的布线。根据至少一些示例性实施例的布线方 法可以应用于不同于这里讨论的那些的结构。另外，当改变模块的插脚引线 和/或布线方向时(例如，左到右，右到左)，可以应用示例性实施例。图8和9示出基于模块的插脚引线、布线方向和/或模块类型的各种布局 示例。存储模块可以具有不同的尺寸和/或插脚引线，且可以具有可配置的选 项，比如使用緩沖存储器件。在图8和9中，箭头LW1到LW4和LW10到 LW13代表信号线的信道连接结构。图8的布线板10和11可以具有中心进入类型，其中图的箭头LW1通 过模块的中心或基本中心的部分进入并顺序地穿过存储器件20至28和终端 电阻电路33。箭头LW2可以通过模块的中心或基本中心的部分开始并顺序 地穿过存储器件28至20和终端电阻电^各33。在布线板12中，图的箭头LW3 通过模块的左边部分开始并顺序地穿过存储器件20至28和终端电阻电路 33。在布线板13中，箭头LW4在模块的右边部分开始并顺序地穿过存储器 件28至20和终端电阻电^各33。图9示出的布线板14、 15和16可以应用于具有类似或基本类似的布线 结构的任何或所有类型的DIMM结构，比如，其中没有设置缓沖器件的非 緩沖结构(UDIMM)，具有寄存器/锁相环(PLL)集成电路(IC)的寄存模 块(RDIMM),和/或使用AMB (高级存储緩沖器)的全面緩冲DIMM (FBDIMM)，小尺寸存储模块(SoDIMM:小外型DIMM)等。示例性实 施例可以应用于具有相同或基本相同的信号线结构的所有类型的模块布局 和/或布线。参照图9,在布线板14中，箭头LW10通过模块的中心偏右部分进入并 顺序地经过存储器件20至28和终端电阻电路33。在布线板15中，箭头LW11 和LW12通过两个相邻的存储器件25和26之间的部分40进入。箭头LW11 顺序地经过存储器件24至20和终端电阻电路34。箭头LW12顺序地经过存 储器件25至28和终端电阻电路33。如图所示，布线板15的结构可以包括 多个终端电阻电路33和34，每个都布置在两个相邻的存储器件之间。虽然示出的为布置在存储器件20和21之间，以及27和28之间，但是终端电阻 电路可以布置在任何两个相邻的存储器件之间。在布线板16中，箭头LW13可以通过中心部分进入并顺序地经过存储 器件20至23和终端电阻电路33。如上所述，在布线板上安装多个存储器件来配置存储模块时，终端电阻 可以位于相邻的存储器件之间，并可以电耦接至存储器件中最后的器件的输 出。因此，可以减少或显著减少施加到模块的终端电阻电路的外部物理沖击 和/或处理损坏以增强模块的保真度。示例性实施例可以应用到通过使用支撑引脚以给定倾斜将载带式封装 (tape carrier package ) TCP安装到布线板的安装表面上，来获得更高密度的 安装和/或减小布线板的厚度的技术。在终端电阻布局的示例性实施例中，终 端电阻可以位于模块的内部区域中。示例性实施例可以通过适当的调整应用 到常规技术中。使用集成电路模块的结构和/或终端电阻器布局方法的示例性实施例，可 以减少或显著减少外部物理冲击和/或处理损坏。工作可靠性也可以增加。对本领域技术人员清晰的是只要不偏离本发明的精神和范围，可以在本 发明中进行修改和变化。因此，意图是只要它们在所附权利要求及其等同体 的范围内，本发明覆盖本发明的任何这种修改和变化。例如，不仅是终端电 阻的位置，而且其它模块器件的位置都可以不同地改变。因此，这些和其它在附图和说明书中，已经公开了示例性实施例，并且，虽然采用了特定 的术语，它们仅以普通和描述的意义使用而并不是为了限定的目的，本发明 的范围在权利要求中阐述。本专利申请要求2007年1月25日申请的韩国专利申请 No. 10-2007-0007720的优先权，将其全部内容引用结合于此。
权利要求
1.一种集成电路模块结构，包括布线板，在至少一个表面具有安装区域，所述安装区域具有在第一方向的第一安装长度和在第二方向的第一安装宽度；安装在所述布线板的所述安装区域内的多个集成电路，所述多个集成电路在所述第一方向彼此分开；以及终端电阻电路，布置在两个相邻的集成电路之间的间隔中，所述终端电阻电路耦接至所述多个集成电路中最后的集成电路的输出。
2. 如权利要求1所述的集成电路模块结构，其中所述多个集成电路是集 成电路封装。
3. 如权利要求2所述的集成电路模块结构，其中所述多个集成电路封装 中的每个都是易失性存储器件。
4. 如权利要求3所述的集成电路模块结构，其中所述易失性存储器件是 双数据速率动态随机存取存储器。
5. 如权利要求1所述的集成电路模块结构，其中所述多个集成电路在所 述第一方向和所述第二方向的至少之一上具有相同的尺寸。
6. 如权利要求1所述的集成电路模块结构，其中所述布线板是多层印刷 电路板。
7. 如权利要求1所述的集成电路模块结构，其中所述集成电路模块具有 飞越型结构。
8. 如权利要求1所述的集成电路模块结构，还包括布置在另外两个相邻的集成电路之间的间隔的第二终端电阻电路。
9. 如权利要求1所述的集成电路模块结构，其中所述多个集成电路是存 储器件。
10. 如权利要求1所述的集成电路模块结构，其中所述多个集成电路中 最后的一个安装在所述布线板在所述第一方向的最左或最右侧。
11. 如权利要求9所述的集成电路模块结构，其中所述存储器件是双数 据速率存储器。
12. 如权利要求9所述的集成电路模块结构，其中所述存储模块具有菊 花链型电连接结构。
13. —种为集成电路模块布置终端电阻电路的方法，所述集成电路模块包括安装在布线板上的多个集成电路，该方法包括在至少两个相邻的集成电路之间布置终端电阻电路；以及 将所述终端电阻电路电耦接至所述多个集成电路中最后一个的输出。
14. 如权利要求13所述的方法，其中所述多个集成电路中的每个是存储 器件。
15. 如权利要求13所述的方法，其中所述多个集成电路中的所述最后一 个安装在所述布线板在所述第 一 方向的最左或最右侧。
16. 如权利要求14所述的方法，其中所述存储器件是双数据速率存储器。
17. 如权利要求14所述的方法，其中所述多个存储器件具有相同的存储 容量和封装尺寸。
18. 如权利要求13所述的方法，其中所述布线板是多层印刷电路板。
19. 如权利要求13所述的方法，其中所述布线板的内层具有往返通孔-至-通孔连接，并且所述布线板的外层具有通孔-至-存储器件插脚连接。
20. 如权利要求13所述的方法，其中所述集成电路模块是UDIMM、 RDIMM、 FBDIMM和SoDIMM之一。
全文摘要
本发明公开一种集成电路模块的结构。该结构包括布线板、多个集成电路和至少一个终端电阻电路。布线板具有在至少一个表面上的安装区域。多个集成电路安装在布线板的安装区域中并在第一方向上彼此分开。至少一个终端电阻电路布置在至少两个相邻的集成电路之间，并耦接至多个集成电路中最后一个的输出。
文档编号H05K1/18GK101232009SQ20081000458
公开日2008年7月30日 申请日期2008年1月25日 优先权日2007年1月25日
发明者永 尹, 朴星柱, 金秀暻, 高基显 申请人:三星电子株式会社