专利名称：多层混合集成的厚膜电路的制作方法
技术领域：
本发明涉及混合集成的厚膜电路，其中至少在其衬底(底物)的一边上压入线路构件、电阻和绝缘层。
目前，混合集成的厚膜电路日益重要地用于长途通信设备上。与外部电线的电流相连通的电讯设备装置，由于大气层的放电作用而导致电负荷的中止。例如，在雷雨期间出现对架空线(明线)及其接通的设备装置的高干扰电压现象。为了能在出现上述干扰现象以前保护长途通信电子装置，就必须安置保护装置，例如实施混合电路的馈电网(路)电阻。
在Bellcore或CCITT规范准则中，电阻的性能是由一定的脉冲负荷或冲击电压所确定的。这种干扰可细分为两级。一级干扰一般应被阻挡，而二级干扰虽然会导致保护电路的中止，但还不致于会发生燃烧。因此，这种混合电路的根本问题在于这种电阻必须能经受高的电压脉冲以及高温。
目前，在混合一厚膜工艺中虽然已采纳了多层的线路结构。但是，迄今只是把电阻按压在衬底(底物)的上边和/或下边的其中一层上。因此，该陶瓷衬底只是起热容(量)作用。而混合电路的脉冲强度基本上只是通过增加两个参数，即电阻面积和热容(量)予以改进。然而，如果采取这两种措施，其费用将是昂贵的。尤其是，通过扩大占用面积以增加电阻面积的作法将是十分棘手的。
本发明的任务是，制备前述的有关混合电路，其中不必增加占用面积就可以改进脉冲强度。
据本发明可以达到下述目的，即把电阻排列在衬底(底物)的一侧边或两侧边的至少两个相重迭的层中，并将其置入于使不同的电阻层彼此相互分开的各个绝缘层中。
下面的权利要求指出了本发明的其他实施方案和特别有益的应用。用下面的唯一附图
进一步描述本发明的实施方案。该附图显示了多层的混合电路的一个剖面侧视图。
附图中描述一个陶瓷衬底1，在它的上侧面安置一个由三个分层2共同组合的绝缘层，而在它的下侧面安置一个由两个分层2共同组合的绝缘层。在制作过程中，首先把一个电阻层直接按压在陶瓷衬底1上。接着把第一个，即最下面的绝缘分层2按压在电阻3上。附图中的每个电阻3用黑色的方格表示。然后把这个按通常的筛印法所形成的绝缘体/电阻的层状平面放入大约850℃的炉中烧制。因此，在放置另一个电阻层以后，再用另外一个绝缘分层2覆盖在最下面的平面上。此外，在其结构上还保留用于沟通或连通到最上层的孔穴(Vias)4。接着还须把这绝缘层/电阻的层状平面进行烧制处理。其中，自然地也使在下面的第一层上排列的电阻3再次受到加热。这势必导致了由于使用迄今惯用的电阻糊剂而使电阻值发生不令人满意的变化。因此，在本发明中采用了一种新开发的电阻糊剂，例如，杜邦公司的DP7300。这主要是考虑能获得防护的，高熔点以及高值的玻璃状转变温度的缘故。过去的玻璃状转变温度是500℃。因此，当需要高达约850℃的玻璃状转变温度时，有关电阻的多次加热工艺就第一次出现问题了。
据本发明的混合电路的第一个优点是由于多层排列，使得用于固定电阻的面积有所增加。扩大电阻面积导致电流密度的降低，而且显著改进了脉冲强度。此外，本发明不仅仅有宜于提高脉冲强度，而且相对于一般通用的标准电路， 其衬底的占用面积可大大减少。
如附图中所描述，可以把电阻3彼此相向排列在各不同层中，以便使热负荷能均匀分配在整个平面上。
还可以通过多层结构使电阻平面的负荷进一步减少，因为绝缘层，以及电解质(绝缘材料)都可以起到热容的作用。当然，也可以把电阻3彼此非交错相迭排列在直接相邻的不同层上。
不同层上的电阻3，可以通过孔穴4彼此相连通。因为只有最上层的电阻3能起到调节作用，所以宜予先考虑使所有的电阻3都能与最上层连通。
至少一个层上的电阻也能够可以设计成有关联的波浪线性带状装饰花纹的电阻层。而且由于使用上述波浪线性带状袋饰花纹的低欧姆电阻糊剂，因此，也不会出现由于减少面积导致降低脉冲强度的缺点。
据本发明的混合电路，作为高负载的馈电网(路)电阻可以特别有利地用于长途通信装置的馈电线路网络上。
权利要求
1.混合集成的厚膜电路，其中至少在其衬底(1)的一边上压入线路构件，电阻(3)和绝缘层，其特征在于，上述电阻是排列在衬底的一侧边或两侧边的至少两个相重迭的分层中，并被置入在使不同电阻层彼此相互分开的各个绝缘层中。
2.据权利要求1的混合电路，其特征是上述电阻(3)彼此相向地排列在各个不同的层中。
3.据权利要求1或2的混合电路，其特征是彼此非交错重迭在不同层上的电阻(3)，通过孔穴(4)使彼此相互连通。
4.据权利要求1-3中之一的混合电路，其特征是至少一个层上的电阻(3)被设计成有关联的波浪线性带状装饰花纹的电阻层。
5.据权利要求1-4中之一的混合电路，其特征是把绝缘层压入到分层(2)中，构成以下电阻层的底基。
6.上述各权利要求中之一的混合电路的应用，即作为高负载的馈电网(路)电阻，可特别应用于长途通信装置上。
全文摘要
多层混合集成厚膜电路。为了提高标准电路上高负载厚膜电阻的脉冲强度，或者为了降低其衬底的占用面积，可以把电阻(3)排列在衬底的一个侧面或两个侧面上的至少两个相重叠的层中，并将其置入于使不同电阻层彼此相互分开的各个绝缘层中。
文档编号H05K3/46GK1132413SQ95113189
公开日1996年10月2日 申请日期1995年12月22日 优先权日1994年12月22日
发明者M·凯德尔 申请人:西门子公司