液晶显示装置的制作方法

专利名称：液晶显示装置的制作方法
技术领域：
本发明涉及有配置成矩阵的多条扫描线和多条数据线的液晶显示装置，特别是涉及将采用摇动驱动扫描线驱动电路的电源的摇动电源法的电源生成电路集成电路化，配置在扫描线驱动电路附近的液晶显示装置；以及摇动电源生成电路的电路结构。
背景技术：
近年来，伴随信息化社会的进展，在电视、个人计算机监视器、导航显示装置、投影显示装置、仰视显示装置、游戏用显示装置、电话用显示装置等广大领域内，采用矩阵型显示装置。
作为矩阵型显示装置，在各种领域中采用例如EL(电致发光)显示装置、以液晶显示装置为代表的无源地址型液晶显示装置、或有源地址型(TFT、MIM、TFD)液晶显示装置。特别是液晶显示装置具有小而薄、重量轻、功耗低等特征，在小型、中型显示装置领域中广泛地普及，使得等离子体显示装置等其他显示装置几乎来不及跟随。
这样，使用液晶或EL的显示装置虽然具有小而薄、重量轻、功耗低等优点，但在现实情况下，如一向所述，还不能说确实充分地发挥了这样的各种优点。
图17是现有的液晶显示装置的一例的主要部分结构框图。如图所示，液晶显示装置10由驱动数据线11的数据线驱动电路17、以及驱动沿着与该数据线正交的方向设置的扫描线13的扫描线驱动电路15构成。
如图所示，电源电压3.0V被供给升压电路171、电源电路170、以及扫描线驱动电路15，还被供给基准电压生成电路173及数据线驱动电路17。而且电源V0从升压电路171供给电源电路170，另外扫描线驱动用电源VDD和VSS从电源电路170供给扫描线驱动电路15，驱动基准电压VM从基准电压生成电路173供给扫描线驱动电路15。另外从LCD控制器(图中未示出)输入控制信号。这些电源和根据控制信号驱动扫描线的驱动信号被加在扫描线上。
电源电压(也称为数据线用直流电压)3.0V被供给数据线驱动电路17，同时从LCD控制器(图中未示出)输入控制信号和数据信号。利用这些电源和时序信号驱动数据线。
可是，这样构成的液晶显示装置，由于携带性很重要，所以从市场方面要求进一步小型化，同时为了获得良好的识别性，而要求更大的显示画面。因此，强烈地要求在有限的空间内扩大显示区域，其另一方面，显示区域的周边由于小型化而变得越发狭小。
在图示的现有例中，由集成电路构成配置在液晶显示装置10的周边的扫描线驱动电路15及数据线驱动电路17，采用以IC芯片状态安装在透明基板上的芯片载于玻片结构(以下称COG)。因此，在本例的结构中，通过将集成电路作得更小，使周边区域狭窄，能使显示装置的外形小型化。
作为使安装了IC芯片的周边区域更狭窄的一种方法，虽然有必要使扫描线驱动电路15和数据线驱动电路17进一步小型化，但作为小型化的方法的一例，有通过降低集成电路的最大电压，使元件的尺寸更小的方法(小型化、密集化)。
图18(A)及图18(B)是现有结构的驱动波形的时序图。图18(A)是扫描线驱动信号的时序图，图18(B)是数据线驱动信号的时序图。如果采用以往使用的IAPT法(6级驱动法)，则如图所示，使液晶进行交流工作时，改变电位，扫描线驱动电路15以V1和V2、以及V3和V4的组合输出，在该时刻数据线驱动电路17也以V5和V4、以及V1和V6的组合输出。因此，扫描线驱动电路15及数据线驱动电路17都必须具有最高电位电平V1和最低电位电平V4之间(即，V1-V4)的电位差以上的耐压能力，需要高耐压的集成电路。
即，在该方法中数据线驱动电路17也必须用高耐压的元件构成，小型化、集成化还不够充分。另外，存在伴随像素数的增加导致的数据信号数增大引起的数据线驱动电路17的高速工作化也不能实现的问题。此外，关于功耗也由于不得不高速地以高压工作，所以存在功耗增大的问题。
另外，近年来，液晶显示装置的像素间距微细化，电极图形条数一旦增多，就必须与增加矩阵的位数n的同时增大驱动电压，不能充分地引出液晶的性能。为了提高对比度、或提高透射亮度、或者使显示灰度适当，需要较高的交流电压、或交流振幅，因此包括驱动液晶用的电源电路的低耐压化和小型化成为必要。
例如，为了提高对比度、提高透射亮度，进行液晶驱动时需要较高的交流电压、或交流振幅，作为驱动液晶用的输出电路，采用推挽驱动的方法。在社会·オブ·显示器会志Vol.26/1，‘85，9-15页中公开了采用该推挽驱动法的例。在该推挽驱动中准备了交流振幅极性相反的两个电压发生电路，通过用两电压的差驱动液晶元件，最大能获得电源电压二倍的驱动电压的输出。可是，在推挽电路的驱动电压高的情况下，如果构成推挽的晶体管的切换时刻偏移，就会流过大量的贯通电流，其结果存在液晶驱动电路的功耗增大的问题。
作为解决上述的各种问题的方法之一，有本申请人先前申请的特开昭60-149191号公报(美国专利第4843252号)、或特开平2-282788号公报(美国专利第5101116号)等中公开的采用摇动电源法的驱动方法。即，如上述的公报所述，设计出了一种利用称为“摇动电源法”的技术，而不需要高耐压的IC的电路，上述“摇动电源法”是这样一种方法，即根据脉冲发生信号，用箝位电路作成基准电压电平不同的第二脉冲信号，将两者合成，使具有电源电压以上的电位差的驱动输出在同一时间轴时刻不具有电源电压以上的电位差。
图19是说明现有技术中的摇动电源法的驱动波形图。该图表示摇动电源法中的电源电位的状态。在该图中，输入扫描线驱动电路15的正侧电源的电源(高电位电源)VDD与脉冲发生信号同步地交替地输入VC和VD，输入扫描线驱动电路15的负侧电源的电源(低电位电源)VSS与脉冲发生信号同步地交替地输入VA和VB。因此不会提高扫描线驱动电路15的耐压能力，而有可能使数据线驱动电路17的耐压能力大幅度下降，可能造成由数据信号的增加引起的数据线驱动电路17的高速工作、高密度化、低功耗化。
可是，在采用这样的现有的摇动电源法驱动扫描线驱动电路15的情况下，有必要生成本图所示的高电位电源VDD和低电位电源VSS。由图17中的电源电路170生成这样的高电位电源VDD和低电位电源VSS(另外，也将这些VDD和VSS统称为“摇动电源”)。如上所述从升压电路171输出的直流高压V0、以及电源电压3.0V和接地电位(GND)作为电源被供给该电源电路170。电源电路170根据这些电压，生成所希望的摇动电源VDD及VSS。
图20是图17中的电源电路170之一例的电路图，是生成摇动电源的基本的电路。另外，该电路的进一步的研究电路示于后面所述的图22中。
如图20所示，电源电路170由第一电路200和第二电路201构成。首先第一电路200是脉冲放大电路，将输入的脉冲信号变换成振幅为V0的高压脉冲。在第一电路200中，将直流高压V0和GND作为电源，用推挽电路结构连接PMOS-电场效应晶体管(以下称PMOS-FET)205和NMOS-电场效应晶体管(以下称NMOS-FET)206，通过由电容器202、电阻203和二极管204构成的箝位电路212，将脉冲信号输入PMOS-FET205的栅极。该箝位电路212的作用是将脉冲信号的高电平箝位到高电压V0的电位。另一方面，脉冲信号直接输入NMOS-FET206的栅极。因此在与脉冲信号反相的时刻，从第一电路200输出被放大成高电平V0的高压脉冲，被输入第二电路201。
其次第二电路201是根据输入的高压脉冲，生成摇动电源VDD及VSS的电路。在第二电路201中，将电容器208的一个端子和电容器209的一个端子共同连接在第一电路200的输出端子上。电容器208的另一端子连接在二极管207的阴极上，阳极连接电源电压3.0V，阴极端子还连接在电容器211的一个端子上，输出高电位的摇动电源VDD。另外，电容器209的另一端子连接在二极管210的阳极上，另外阴极侧连接在GND上。二极管210的阳极端子还连接在电容器211的另一端子上，输出低电位的摇动电源VSS。
在第二电路201中，从第一电路200输入的高压脉冲在电容器208和电容器209中被削减成直流分量，在各个二极管207及二极管210中被箝位后输出。摇动电源VSS连接二极管210，以便在高电位侧箝位到GND电平，摇动电源VDD连接二极管207，以便在低电位侧箝位到电源电压3.0V。
这样在第二电路201中，摇动电源VDD及VSS一边将其电位差保持一定，电位一边与脉冲信号同步地以高电位振幅变化，生成高电位和低电位的摇动电源。在电源电路170中如上生成的摇动电源VDD及VSS被供给安装在液晶显示装置10中的扫描线驱动电路15。这样在现有的摇动电源法中，必须用高耐压的元件构成用来构成扫描线驱动电路15的全部元件。
可是，关于扫描线驱动电路15，实际上需要用高耐压的元件构成的部分只是驱动液晶元件的输出控制部。因此，在用高耐压的元件构成所构成的全部元件的扫描线驱动电路15中，对小型化、低功耗化来说，不能说是充分的。
因此，本申请人进一步讨论了摇动电源法的结果，着眼于构成扫描线驱动电路15的电路的大部分不需要用高耐压的元件构成，说明如下，用低耐压的元件构成输出控制部以外的部分，以扫描线驱动电路15的小型化为目标。
图21是将驱动低耐压元件用的电源加在图20所示的现有的电路结构上的摇动电源法中的电源电位的状态的说明图。高电位(VDD)及低电位(VSS)进行已经说明的工作。然后，新生成的低电位(VCC)也将从与低电位(VSS)同步的VE切换成VF的电位输入扫描线驱动电路15。这样能不破坏由扫描线驱动电路15内的低耐压元件构成的电路，进行驱动。
图22表示发生图21所示的摇动电源法中的电源电位用的一例的电路结构。本图与前面所述的图20的结构大致相同，但在本图中，输入VDL、VSL、基准信号等，输出VCC。
图22中的VDL系统的电源，VSL是系统的地(GND)，V0是高电源电压，VD2(即，直流电压3.0V)表示给数据线驱动电路17的液晶驱动电压。基准信号是具有VDL和VSL之间的电平的信号，是决定图21中的周期A、周期B的信号。
虽然也有与上述的图20中的电路工作说明重复的部分，但以下说明图22的结构和工作。图中，223及230表示PMOS-FET，224表示NMOS-FET。221、228及229是二极管，222是电阻，220、225、226及227是电容器。
如图所示，基准信号被输入电容器220中，被箝位到V0的信号从由电容器220、二极管221和电阻222构成的箝位电路212输入PMOS-FET223的栅极。此外基准信号还被输入NMOS-FET224中，直接输入PMOS-FET223的栅极。
PMOS-FET223和NMOS-FET224根据基准信号呈高电平和低电平进行开关，用高电平V0及低电平VSL进行开关的电压被加在连接在推挽电路的输出侧的电容器225、电容器226、电容器227上。
其次，二极管228连接在电容器225的另一端子上，被箝位的VDD被输出给VD2。二极管229连接在电容器227的另一端子上，被箝位的VSS被输出给VSL。PMOS-FET230漏极侧连接在电容器226的另一端子上，被箝位的VCC与基准信号同步地输出给VDL。利用这样的电路结构，能生成图21所示的利用摇动电源法的电源电位。
可是，在图20及图22所示的现有的利用摇动电源法的电源生成电路中，还存在以下说明的问题。即，现有的电源生成电路的全部零件由呈单体的晶体管或二极管、电阻、电容器等个别零件(分散零件)构成，因此虽然具有摇动电源法的优点，但特别是为了进一步获得小型化、低功耗、高通用性，仍然是一种不够充分的结构。
即，为了生成安装了这些个别零件的摇动电源，另外还需要电源生成电路的电路基板，所以设计产品时，该电路基板妨碍小型化。而且，由于液晶面板的驱动电压为20V～40V，所以需要高耐压的零件，必然变成大零件，存在电路面积进一步增大的问题。
另外，电源生成电路用的电路基板必须与液晶显示面板(对应于图17中的液晶显示装置10)个别地配置。因此，在提供液晶显示面板的制造者和设计作为最终产品的设计者不同的情况下，摇动电源的规格不匹配而屡屡发生误工作的问题。因此，通过将电源生成电路的设计图提供给液晶显示面板的制造者一侧，能解决该问题。可是，这样一来不仅增加了制造者一侧的负担，而且在设计最终产品的一侧也没有设计的自由度，成为妨碍低成本化、小型化的主要原因。因此，在现有的采用摇动电源法的电源生成电路中，包括小型化在内，在液晶显示面板的通用性方面存在很大的课题。

发明内容
因此，本发明的目的在于提供解决了这些问题的液晶显示装置，基本的着眼点在于排除各种技术问题，将生成摇动电源的电源生成电路集成电路化，安装在液晶显示装置中。
根据本发明，液晶显示装置备有将液晶夹持在有多条数据线的第一透明基板和有与数据线交叉的多条扫描线的第二透明基板之间的液晶面板；连接在多条数据线上的数据线驱动集成电路；以及驱动多条扫描线的扫描线驱动集成电路，该液晶显示装置的特征在于将数据线驱动集成电路安装在第一透明电极基板上，将扫描线驱动集成电路安装在第二透明基板上，同时将根据液晶驱动的交流化信号使振幅一定，摇动扫描线驱动集成电路的电源电位用的摇动电源集成电路直接安装配置在第一透明基板或第二透明基板上。
作为优选实施形态，用单一的芯片构成摇动电源集成电路，直接安装配置在第二透明基板上。
作为优选实施形态，摇动电源集成电路将规定摇动电源的振幅的升压电路的输出、以及液晶驱动的交流化信号作为输入而取入。
作为优选实施形态，摇动电源集成电路由第一输出块电路、第二输出块电路和第三输出块电路构成的三个输出块电路；以及一个放电块电路构成，第一输出块电路由将从外部输入的基准信号的振幅变换成规定的振幅的电平移位电路；控制由电平移位电路进行了电平变换的基准信号的时序的第一逻辑电路；以及输出第一逻辑电路的输出的第一输出控制电路构成，第二输出块电路由控制基准信号的时序的第二逻辑电路；以及输出第二逻辑电路的值的第二输出控制电路构成，第三输出块电路由对基准信号进行箝位的箝位电路；以及输出箝位电路的值的第三输出控制电路构成，放电块电路由检测系统电源被断开的检测电路；以及根据由检测电路检测的信号使第三输出控制电路短路的放电电路构成。
作为优选实施形态，摇动电源集成电路由第一输出块电路、第二输出块电路和第三输出块电路构成的三个输出块电路；以及一个放电块电路构成，第一输出块电路由将从外部输入的基准信号的振幅变换成规定的振幅的电平移位电路；控制由电平移位电路进行了电平变换的基准信号的时序的第一逻辑电路；以及由第一逻辑电路输出的信号被连接在栅极上的倒相器构成的第一输出控制电路构成，第二输出块电路由控制基准信号的时序的第二逻辑电路；以及由来自第二逻辑电路的输出信号被连接在栅极上的第一PMOS-FET的开路漏极电路构成的第二输出控制电路构成，第三输出块电路由对基准信号进行箝位的箝位电路；以及由来自箝位电路的输出信号被连接在栅极上的第二PMOS-FET的开路漏极电路构成的第三输出控制电路构成，放电块电路由检测系统电源被断开的检测电路；以及根据由检测电路检测的信号使第三输出控制电路短路的放电电路构成。
作为优选实施形态，箝位电路备有这样的结构电容器的一端连接作为输入的基准信号，另一端连接在第一二极管的阴极、第一电阻的一端、以及第二PMOS-FET的栅极上，第一二极管的阳极和第一电阻的另一端连接在第二PMOS-FET的源极和主体上。
作为优选实施形态，放电块电路备有这样的电路结构第三PMOS-FET的源极和主体连接在第一PMOS-FET的源极和主体上，栅极连接在第二PMOS-FET的源极和主体上，漏极连接在第四PMOS-FET的栅极和第二电阻上，第四PMOS-FET的源极和主体连接在第二PMOS-FET的源极和主体上，漏极连接在第三电阻上，第三电阻的一端连接在第二电阻和第二PMOS-FET的漏极上。
作为优选实施形态，第一输出块电路备有输出选择电路，该输出选择电路由多个PMOS-FET和多个NMOS-FET构成，PMOS-FET、NMOS-FET各自的栅极输入端具有不管基准信号如何，能利用来自外部的输出设定端子，使多个PMOS-FET的一部分和上述多个NMOS-FET的一部分经常断开的功能。
通过这样构成，本发明具有如下列举的各种效果。
·在设计时刻，由于能设计组装了摇动电源集成电路的液晶显示装置，所以产品设计时能确保规格上的自由度大。现有的摇动电源生成电路利用个别零件组装在另外的电路基板上后，连接在液晶显示装置上，所以妨碍了总体的产品设计上的自由度。
·如后面所述，由于能在FPC基板上连接扫描线驱动电路、数据线驱动电路和摇动电源集成电路，所以能大幅度地简化布线。
·由于将摇动电源生成电路集成电路化，安装在液晶显示面板上，所以能降低液晶显示装置总体的噪声。
·由于将摇动电源生成电路集成电路化，安装在液晶显示面板上，所以能大幅度减少零件个数，其结果，显著地提高了制造上的稳定性，而且能实现减少组装工时和降低成本。
·由于将摇动电源生成电路集成电路化，所以能实现液晶显示装置的低功耗化，能实现产品总体的小型化和轻量化。
·更具体地说，例如，如后面所述，由于利用设定端子能容易地变更驱动器的输出阻抗，所以能设定对应于液晶显示面板的尺寸的驱动器的输出阻抗，另外，在扫描线驱动电路的选择期间即使电源断开，也能防止放电电路启动后继续施加直流分量。
·另外，作为具体的结构，采用摇动电源法而呈一个被集成电路化了的摇动电源集成电路，如后面所述，在与扫描线驱动电路为同一个基板上被组装在该扫描线驱动电路附近(进行COG安装)。


图1是本发明的一实施形态的液晶显示装置的基本结构图。
图2是驱动图1所示的基本结构的外围电路的主要部分框图。
图3是图1所示的本发明的摇动电源集成电路的基本电路图。
图4是表示图1所示的液晶显示装置的驱动波形的时序图。
图5是说明图1所示的摇动电源集成电路的连接结构的主要部分剖面图。
图6是本发明的摇动电源集成电路的一实施形态的框图。
图7是由图6所示的摇动电源集成电路供给的电源电压的关系的说明图。
图8是构成图6所示结构的第一输出块电路的电平移位电路之一例的电路结构图。
图9是构成图6所示结构的第一输出块电路的第一输出控制电路之一例的电路结构图。
图10是构成图6所示结构的第二输出块电路的第二输出控制电路之一例的电路结构图。
图11是构成图6所示结构的第三输出块电路的箝位电路之一例的电路结构图。
图12是构成图6所示结构的第三输出块电路的第三输出控制电路之一例的电路结构图。
图13是将外带电容器连接在图6所示结构的摇动电源集成电路上的框图。
图14是图6所示结构的摇动电源集成电路生成的摇动电源的波形图。
图15是图6所示结构的放电电路之一例的电路结构图。
图16是构成图6所示结构的第一输出块电路的第一逻辑电路和第一输出控制电路之一例的结构图。
图17是现有技术的液晶显示装置的结构图。
图18(A)、图18(B)是表示图17所示的现有技术的液晶显示装置的基本驱动波形的时序图。
图19是表示图17所示的现有技术的采用摇动电源法的液晶显示装置的驱动波形的基本波形图。
图20是图17中使用的现有的摇动电源电路的基本电路图。
图21是为了驱动低耐压的元件而施加了电源的现有的摇动电源法的电源电位的状态图。
图22是现有的摇动电源法的发生电源电位用的电路结构之一例图。
具体实施例方式
以下，用

利用本发明的液晶显示装置的最佳实施形态。
图1是本发明的一实施形态的基本结构图。液晶显示面板10是用密封材料将以ITO为材料的透明电极上形成了数据线11的上侧玻璃基板16、以及以ITO为材料的透明电极上形成了扫描线13的下侧玻璃基板14相对地粘接起来构成的。
液晶被夹在下侧玻璃基板14和上侧玻璃基板16之间，为了使液晶分子沿一定方向对齐，将取向膜(图中未示出)涂敷在两侧玻璃基板上。数据线驱动电路17为了驱动数据线11，采用COG(芯片载于玻片)的方法被安装在下侧玻璃基板14上，与扫描线13导电性地连接。
在本发明的实施形态中，还将产生摇动电源的电源生成电路集成电路(IC)化了的摇动电源集成电路18用COG法安装在下侧玻璃基板14上。因此摇动电源集成电路18的输入输出端子与在下侧玻璃基板14上形成的ITO导电性地连接。
为了实现这样的本发明的摇动电源集成电路18，先用图5说明重要的COG安装。
图5是说明图1中的摇动电源集成电路的连接结构的主要部分剖面图。即，是对图1中的摇动电源集成电路18进行COG安装的地方的主要部分剖面图。在图5中在摇动电源集成电路18的各电极上形成凸起电极5l。在本实施形态中，用Au形成凸起电极5l。该凸起电极如果是导电性的，则即使是其他材料也能适用。凸起电极51通过各向异性导电膜(以下称ACF)与下侧玻璃基板14导电性地连接。由导电性颗粒52和热硬化型非导电性黏合剂53构成ACF，如果沿箭头方向对摇动电源集成电路18加热加压，则凸起电极51将导电性颗粒52压碎，其结果，与在下侧玻璃基板14上形成的ITO布线55导电性地连接，黏合剂53原封不动地硬化，以便维持连接。另外，也可以用在导电性颗粒上形成了薄的绝缘膜的颗粒(图中未示出)代替导电性颗粒52。
在这样的下侧玻璃基板14上的摇动电源集成电路18的COG安装中，图1中的扫描线驱动电路15、数据线驱动电路17和摇动电源集成电路18的输入输出端子和电源端子通过在各玻璃基板上形成的ITO布线，在玻璃基板上与绕性印刷基板(以下称FPC)19导电性地连接。
通常，FPC19在基底材料上作成了厚度为150微米的聚酰亚胺的基板的两面上，用铜箔形成布线图形，通过用通孔适当地连接两面上的布线图形，实现电路布线。利用这样的布线图形，图1中的扫描线驱动电路15、数据线驱动电路17、摇动电源集成电路18公用的电源线和控制信号线配置在FPC19上，下工夫尽量减少至外部的连接端子。
其次，利用图1及图2，按照FPC19的外部连接端子的顺序，说明FPC19上的各布线。第一端子是供给电源电压3.0V的端子，作为扫描线驱动电路15的逻辑电源、摇动电源集成电路18的箝位用电源、数据线驱动电路17的逻辑电源和数据线驱动电源使用。第二端子作为接地(GND)使用，连接在上述的各电源端子的GND端子上。第三端子成为液晶驱动电压的驱动基准电源VM，被供给扫描线驱动电路15。
第四端子是控制信号用的端子，作为控制信号，由供给扫描时序的闩脉冲LP、供给帧时序的帧信号FR、供给将数据信号DATA传输给数据线驱动电路107的时序的时钟脉冲CP这样三个信号群构成。在图1中将这些信号汇总起来作为“控制信号”表示。这些控制信号从FPC19供给，其中，闩脉冲LP被供给扫描线驱动电路15和数据线驱动电路17，帧信号FR被供给扫描线驱动电路15，时钟脉冲CP被供给数据线驱动电路17。
第五端子是供给液晶的交流化时序的时序信号DF，被供给扫描线驱动电路15、摇动电源集成电路18和数据线驱动电路17。第六端子是液晶驱动用的高压直流电源的输入端子V0，被供给摇动电源集成电路18。第七端子是DATA端子，连接在数据线驱动电路17上，传输图像数据。第八端子是呈高电位VDD的电源端子，第九端子是呈低电位VSS的电源，它们分别从摇动电源集成电路18的摇动电源的输出端子供给，而且分别被供给扫描线驱动电路15的VDD电源和VSS电源。
如上所述，在FPC19上设有连接在各电路15、17、18上的端子，尽量减少从外部连接的端子数。如果减少了端子数，则其结果，装置总体的小型化成为可能，还有连接器的成本降低、作业的简化、提高连接的可靠性等效果。在本实施形态中，如上所述在下侧玻璃基板14上对摇动电源集成电路18进行COG安装，在FPC19上进行各电路之间的布线。
图2是驱动图1中的基本结构的外围电路的主要部分框图。在图1所示的结构中，基准电压生成电路21、升压电路22及电容器等相连接。电源电压3.0V被供给基准电压生成电路21、升压电路22和FPC19的端子，控制信号(如上所述扫描时序信号、帧信号、数据锁存信号等逻辑信号群)、数据信号、DF信号等被供给FPC19对应的端子。
作为液晶驱动交流信号的DF信号被供给FPC19的DF端子，作为图像数据的数据信号被供给DATA端子，升压电路22的输出V0被供给FPC19的V0端子，基准电压生成电路21的输出VM被供给FPC19的VM端子。基准电压生成电路21和升压电路22的地连接在FPC19的GND端子上。电容为1微法的层叠陶瓷电容器23连接在FPC19的VDD端子和VSS端子之间。
以下，说明各电路块的工作。基准电压生成电路21是生成液晶显示面板10的驱动电压的基准电压VM的电路，由串联稳压器生成3.0V至1.5V的直流电压。除了串联稳压器以外，虽然用开关电容器方式、或降压型开关稳压器等也能生成，但在本实施形态中采用零件个数最少的串联稳压器。
另外，升压电路22是生成电源电压3.0V至直流高压V0的电路，用升压型开关稳压器构成。在本实施形态中，在升压电路22中装有液晶的温度补偿电路(图中未示出)，设计得在室温下输出20V，温度系数为-0.4V/℃。虽然将温度补偿电路和开关稳压器组合起来的电路设计出了这样的方法，但在本实施形态中，通过将热敏电阻用于开关稳压电路的输出电压分压电阻来实现。因此，升压电路22的输出电压V0对应于温度变化而变化，液晶显示装置10能经常以最佳的对比度进行显示。虽然将开关稳压器用于升压电路22，但如果允许零件个数增加，那么也能使用充电方式的升压电路。
图3是本发明的摇动电源集成电路的基本电路图。如上所述，作为摇动电源集成电路18用半导体集成电路构成本发明的摇动电源生成电路。即，将根据电源电压3.0V和直流高压V0，生成摇动电源用的电源生成电路集成电路化，并在硅基板上形成。
以下说明本图的电路工作。由PMOS-FET31、PMOS-FET33、NMOS-FET32、NMOS-FET34四个FET构成电平移位电路。
如图所示，PMOS-FET31和PMOS-FET33的源极侧连接在直流高压V0的电源线上，PMOS-FET31的栅极连接在PMOS-FET33的漏极侧上，PMOS-FET33的栅极连接在PMOS-FET31的漏极侧上。另外，NMOS-FET32的漏极侧与PMOS-FET31的漏极侧连接，NMOS-FET34的漏极侧连接在PMOS-FET33的漏极侧上。
NMOS-FET32及NMOS-FET34的源极侧连接在GND上，NMOS-FET32的栅极侧连接输入信号DF，NMOS-FET34的栅极侧连接在倒相器37的输出侧。另外DF信号被输入倒相器37的输入侧。通过以上连接，构成电平移位电路，将以GND-3.0V电平输入的DF信号放大变换成与GND-0V电平大小的DF信号相同的信号。
倒相器连接PMOS-FET35和NMOS-FET36，构成输出摇动电源VDD的输出缓冲器。PMOS-FET35的源极侧连接在直流高压V0的电源线上，NMOS-FET36的源极侧连接在电源电压3.0V的电源线上。作为来自电平移位电路的输出的GND-0V电平被放大变换后的DF信号被供给输出缓冲器的输入端。在被输入的DF信号取得呈高电平的V0电位期间，NMOS-FET36导通，PMOS-FET35截止，所以作为VDD输出3.0V。
另一方面，在取得作为低电平的GND电位的期间，PMOS-FET35导通，NMOS-FET36截止，所以V0电压被输出给VDD。这样与DF信号同步地交替地选择直流电压V0和电源电压3.0V，输出给VDD。该VDD成为摇动电源的正侧输出端。
另外，在图3中，PMOS-FET41是箝位用的晶体管，利用将摇动电源VDD附加在外部的电容器进行电容耦合时，起着将直流电位供给交流电压的作用。箝位电路这样构成将PMOS-FET41的源极侧、二极管39的阴极侧和电阻40的一端连接在GND线上，将二极管39的阳极侧、电阻40的另一端和电容器38的一端连接在PMOS-FET41的栅极上。将DF信号输入电容器38的另一端。
电容器38是MOS电容，被集成在半导体集成电路中，静电容设定为470pF。电阻40用多晶硅形成，设定为2～5MΩ。这些值有必要使由静电电容和电阻值的积表示的时间常数τ比摇动电源的切换时间长很多。在短的情况下，PMOS-FET41的栅压下降，不能获得充分的导通电阻。以上是摇动电源集成电路18的电路结构。
在下侧玻璃基板14上对以上的摇动电源集成电路18进行COG安装。上述电路是生成摇动电源的电路的一例，如果将本实施形态作为参考，则除此以外的电路结构也能同样地实现。另外，如果是半导体集成电路，则由于能进行COG安装，所以能同样地实施本发明。另外，如果是半导体集成电路，则即使由多芯片构成也没关系。可是如本实施形态所示，用一个芯片形成的方法在成本和小型化方面有利。
图4是表示图1中的液晶显示装置的驱动波形的时序图。FPC19的V0端子连接在升压电路22的输出端上，所以作为V0输入直流20V。另外，3.0V和0V分别被输入3.0V端子和GND端子。作为液晶交流化信号的DF信号被输入DF端子，是高电平为3.3V、低电平为0V的矩形波。以上是输入端子的波形。
如上述的图1所示，从FPC19的各输入端子输入的V0、3.0V、GND各电源和DF信号被输入摇动电源集成电路18。另外如图3所示，在由PMOS-FET31和33、以及NMOS-FET32和34构成的电平移位电路中，输入的DF信号被变换成取得V0和0V电压电平的矩形波。变换后的DF信号被输入输出缓冲器，成为交替地选择与DF信号同步的V0和3.0V的电压电平而成的摇动电源VDD进行输出。图4表示该摇动电源VDD的输出波形。
DF信号呈高电平时，VDD输出3.0V，呈低电平时输出作为V0的20V。另外如图2所示，摇动电源VDD通过电容器23连接在FPC19的VSS端子上。VSS端子连接在摇动电源集成电路18的VSS端子上，所以摇动电源VDD通过电容器23输入图2中的VSS端子上。这里，由于通过电容器23输入，所以摇动电源VDD的直流电压分量被削减后的交流电压被加在VSS端子上。另一方面，VSS端子是PMOS-FET41的漏极输出端。
现在，DF信号呈低电平时PMOS-FET41呈导通状态，0V加在VSS端子上。这时电容器23的VSS端子侧的电位被充电到0V。因此，如图4所示，在DF信号呈低电平期间，0V被输出给VSS端子。其次，如果DF信号变成高电平，则PMOS-FET41转移到截止状态。与此同时，连接在电容器23的另一端上的摇动电源VDD从20V变成3.0V，电位下降17V。
因此，电容器23的VSS侧端子的电位也从0V下降到-17V。因此，如图4所示，VSS端子在DF信号呈低电平的期间输出0V，在高电平的期间输出-17V。它变成摇动电源VSS。从前面所述的图1可知，该摇动电源VDD和VSS通过FPC19连接在扫描线驱动电路15的电源端子上。因此扫描线驱动电路15能用摇动电源驱动。
如果采用本实施形态，则被输入FPC19的各电源端子中的各电压都是直流电压，连接在VDD、VSS之间的电容器23也是一般的陶瓷电容器。这样如果从外部电路看，可知采用只施加直流低压和直流高压的简单的电路结构就能进行驱动。
另外如上所述，不需要现有的摇动电源法所必要的外带的个别零件构成的电源生成电路基板，能实现电路基板尺寸的大幅度的小型化、低成本化。另外，如上所述，摇动电源集成电路18通过COG安装而被安装在液晶显示装置中，所以制造者能设计成最佳状态提供给使用者，以便使液晶面板和摇动电源电路没有误工作等的不良现象，使用者只要准备简单的直流电源，就能驱动使用摇动电源法的液晶显示装置，而在感觉上与以往完全没有变化。
图6是本发明的摇动电源集成电路18的一实施形态的结构框图。在摇动电源集成电路18中，输入四种电源，即VSL、VDL、VD2、V0。如上所述，VSL表示系统的地，VDL表示系统的电源，VD2表示数据线驱动电路17的液晶驱动电压，V0表示成为摇动电源的基础的高压电源。另外，图6中的VSL对应于图3中的GND，图6中的VDL和VD2都对应于图3中的3V。用以下的

各块的详细结构。
图中，61表示基准信号，低电平的电位变为VSL，高电平的电位变为VDL。这里，图6中的基准信号61对应于图3中的DF。62是第一输出块电路，67是第二输出块电路，71是第三输出块电路。基准信号61被供给所有的输出块电路。
另外，66、70、74等表示摇动电源集成电路18的输出，66是第一输出块电路62的输出(VDD)，70表示第二输出块电路67的输出(VCC)，74表示第三输出块电路71的输出(VSS)。另外76及77是第一逻辑电路64的输出设定端子，是电路内部使用的端子。
第一输出块电路62由三个电路块构成，63是电平移位电路，64是第一逻辑电路，65是第一输出控制电路。
电平移位电路(对应于图3中的电平移位电路(FET31、32、33、34))63是将基准信号61的信号电平VDL、VSL电平放大变换成V0、VSL电平的电路。
图7是图6中的摇动电源集成电路供给的电源电压的关系的说明图。从上述的说明可知，一般说来V0＞VD2、VDL＞VSL的关系成立。如上所述，在使VSL为0V的情况下，V0为20V左右，VD2为3.0V左右，VDL为2.7V左右。但是，这里所示的电压随着环境温度、使用的液晶、液晶显示装置的系统设计等的不同而有很大变化。
图8是构成图6所示结构的第一输出块电路的一例的电路结构图。该电路是上述的图3所示电路中的电平移位电路的另一例。80和81是倒相器，电源输入VDL、VSL。基准信号61也被输入倒相器80的输入端，倒相器80的输出端连接在倒相器81上。
83、84、85、86是PMOS-FET，87、88是NMOS-FET。全部PMOS-FET的主体侧连接在V0的电源线上，PMOS-FET83及PMOS-FET84的源极侧也连接在V0的电源线上。PMOS-FET83漏极侧连接在PMOS-FET85的源极侧上，PMOS-FET84漏极侧连接在PMOS-FET86的源极侧上。
PMOS-FET85漏极侧连接在NMOS-FET87的漏极侧和PMOS-FET86的栅极侧上，PMOS-FET86漏极侧连接在NMOS-FET88的漏极侧和PMOS-FET85的栅极侧上。NMOS-FET87、NMOS-FET88的源极侧和主体侧连接在VSL上。
倒相器81的输出端连接在PMOS-FET83及NMOS-FET87的栅极侧上，倒相器80的输出端连接在PMOS-FET84及NMOS-FET88的栅极侧上。
82表示电平移位电路63的输出信号。基准信号61为VDL时，NMOS-FET87呈导通状态，NMOS-FET88呈非导通状态，所以输出信号82变为V0。另一方面，基准信号61为VSL时，相反地NMOS-FET87呈非导通状态，NMOS-FET88呈导通状态，所以输出信号82输出VSL。
如上所述，用电平移位电路63将基准信号61的VDL和VSL的振幅变换成V0和VSL之间的振幅的输出信号82被输入第一逻辑电路64中。
如图6所示，V0和VSL两种电源被输入第一逻辑电路64中，用后面所述的逻辑电路对来自电平移位电路63的输出信号进行处理。根据降低功耗等的目的的不同，第一逻辑电路64能采取各种结构，但作为最简单的工作目的，是使第一输出控制电路65进行开关工作。因此，作为最简单的结构，也可以在V0和VSL之间构成进行开关的一个缓冲器。
用第一逻辑电路64处理的信号被输入第一输出控制电路65中。V0、VD2两个电源被输入第一输出控制电路65中。第一输出控制电路65也与第一逻辑电路64相同，根据降低功耗、设定输出阻抗等的不同，可以考虑各种结构。图9中示出了最简单的电路结构的一例。
图9是图6所示结构的第一输出控制电路的一例的电路结构图。91是PMOS-FET，92是NMOS-FET。91的源极侧和主体侧连接在V0的电源线上，漏极侧连接在NMOS-FET92的漏极侧上，NMOS-FET92的源极侧和主体侧连接在VD2的电源线上。另外，90表示来自第一逻辑电路64的输出信号。
第一输出控制电路65在来自第一逻辑电路64的输出信号为V0时，NMOS-FET92呈导通状态，输出VD2作为VDD66，另一方面，在上述输出信号90为VSL时，PMOS-FET91呈导通状态，输出V0作为VDD66。
因此，如果将第一输出块电路62的工作归纳一下，则基准信号61为VDL时，VDD66变为VD2，基准信号61为VSL时，进行VDD66为V0的工作。
其次，按照图6说明第二输出块电路67的工作。第二输出块电路67由两个电路块68及69构成，68是第二逻辑电路，69表示由第一PMOS-FET的开路漏极电路构成的第二输出控制电路。
VDL及VSL被输入第二逻辑电路68，作为信号输入基准信号6l。第二逻辑电路68的电路结构如图10中的前级所示，例如是一种若干个、而且偶数个倒相器连接而成的电路结构。
第二逻辑电路68的输出被供给第二输出控制电路69。这里，第二输出控制电路69的详细电路结构示于图10的后级。
图10是第二输出控制电路之一例的电路结构图。101表示PMOS-FET。100是第二逻辑电路68的输出端，输出被输入给PMOS-FET101的栅极侧。PMOS-FET101的源极侧和主体侧连接在VDL上。PMOS-FET101的漏极侧连接在VCC70上，其结果，VCC70成为PMOS-FET101的开路漏极的输出。另外，如图所示，第二逻辑电路68例如由输入基准信号61的倒相器102和103构成。
因此，第二输出块电路67在基准信号61为VDL时，由于PMOS-FET101呈非导通状态，所以VCC70(参照图6)呈高阻抗状态，在基准信号61为VSL时，由于PMOS-FET101呈导通状态，所以VCC70进行输出VDL的工作。
其次，按照图6说明第三输出块电路71的工作。第三输出块电路71由两个电路块72及73构成，72表示对基准信号61进行箝位的箝位电路，73表示由PMOS-FET的开路漏极电路构成的第三输出控制电路。以下说明详细结构。
图11是构成图6所示结构的第三输出块电路的箝位电路之一例的电路结构图。箝位电路72是将基准信号61箝位到VSL的电路。111是电容器，112是二极管，113是第一电阻。电容器111的一个端子连接基准信号61，另一个端子连接在二极管112的阴极和第一电阻113的一端上，二极管112的阳极和第一电阻113的另一端连接在VSL的电源线上。
因此，在箝位电路72中，基准信号61为VDL时，二极管112导通，被箝位到VSL，另一方面，基准信号61为VSL时，二极管112不导通，被箝位到-VDL，该信号被供给第三输出控制电路73。
图12是图6所示结构的第三输出控制电路之一例的电路结构图。121表示PMOS-FET。图11中的箝位电路72的输出120被输入PMOS-FET121的栅极侧。PMOS-FET121的源极侧和主体侧连接在VSL上。PMOS-FET121的漏极侧是输出，被供给VSS74。其结果，VSS74成为PMOS-FET121的开路漏极输出。
因此，第三输出块电路71在基准信号61为VDL时，PMOS-FET121呈非导通状态，所以VSS74呈高阻抗状态，在基准信号61为VSL时，PMOS-FET121呈导通状态，所以VSS74进行输出VSL的工作。
以上是图6所示的本发明的摇动电源集成电路18的基本工作。可是，这里实际上在将摇动电源集成电路18作为按照摇动电源法构成的电源生成电路实际使用的情况下，有必要连接外带的电容器。
图13是将外带电容器连接在图6所示结构的电源生成电路上的框图。本图中的130是第一电容器，131是第二电容器。第一电容器130的一个端子连接在VDD66上，另一个端子连接在VSS74上。另外，第二电容器131将一个端子连接在VSS74上，将另一个端子连接在VCC70上。这里，第一电容器130、第二电容器131的电容量都根据所使用的面板的大小、驱动频率等，选择适当的大小。
图14是图6所示结构的摇动电源集成电路生成的摇动电源的波形图。图中，140表示V0，141表示VD2，142表示VDL，143表示VSL。另外144表示基准信号，145表示VDD，146表示VCC，147表示VSS。
在作为输出的VDD(145)、VCC(146)、VSS(147)中，基准信号144为VDL时，VDD(145)为VD2(146)，VCC(146)为(VDL-(V0-VD2))，VSS(147)输出(VSL-(V0-VD2))电位。基准信号144为VSL时，VDD(145)为V0(140)，VCC(146)为VDL，VSS(147)输出VSL电位。
因此，通过使用具有以上这样的电路结构的集成电路化了的摇动电源集成电路，能按照摇动电源法发生电源。
图15是图6所示结构的放电电路之一例的电路结构图，表示图6中的放电电路75的详细结构。在放电电路75中，VDL、VSL和VSS的电源线相连接。150是PMOS-FET，151是电阻，152是PMOS-FET，153是电阻。PMOS-FET150的源极侧和主体侧连接在VDL上，栅极侧连接在VSL上。另外漏极侧连接在电阻151和PMOS-FET152上。PMOS-FET152的源极侧和主体侧连接在VSL上，另外漏极侧连接在电阻153上。电阻151的一端和电阻153的一端都连接在VSS上。另外，131表示图13所示的外带的电容器。
系统总体工作时，就是说在输入VDL的状态下，由于PMOS-FET150的Vth以上的电位差、即这时VDL和VSL的电位差加在PMOS-FET150的栅极侧，所以呈导通状态。这里，通过调整PMOS-FET150导通状态时的导通电阻值和电阻151的电阻值的比，使PMOS-FET150的漏极侧的电位至少达到VSL-Vth以上的电压，超过Vth的电压不会加在PMOS-FET152的栅极侧上，所以呈非导通状态。因此，系统工作时，VSL和VSS不通过PMOS-FET152、电阻153导通。
系统不工作时，就是说电源被切断时，VDL接近于VSL。如果VDL的电位达到PMOS-FET150的Vth以下，则PMOS-FET150呈非导通状态。
如果PMOS-FET150呈非导通状态，则PMOS-FET150的漏极侧呈VSS。因此VSS也加在PMOS-FET152的栅极侧上。这里，特别是基准信号为VDL时，切断了电源时，由于VSS超过PMOS-FET152的Vth，所以PMOS-FET152立刻呈导通状态。
因此VSL和VSS通过PMOS-FET152和电阻153导通，蓄积在外带的电容器131中的电荷放电，VSS变成与VSL的电位大致等电位。153具有放电时限制电流，防止其他元件破坏的作用，可以设定成适当的电阻值。
通过进行以上的工作，扫描线驱动电路在选择期间即使被切断电源，但由于放电电路的工作，能使所施加的驱动电压无电荷，所以能防止继续施加直流分量。
图16是构成图6所示结构的第一输出块电路的第一逻辑电路和第一输出控制电路之一例的结构图。另外，64是图6中的第一逻辑电路64，65是第一输出控制电路65。
在第一逻辑电路64中，160表示缓冲器，图6所示的电平移位电路63的输出端连接在缓冲器160的输入端上。161是第一输出选择电路，162是第二输出选择电路。这些输出选择电路由一个OR电路和一个AND电路构成。即，163表示构成输出选择电路161的OR电路，164表示构成输出选择电路161的AND电路。另外，165是第一输出设定端子，166是第二输出设定端子。另外，167及168是倒相器，倒相器167的输入端连接在第一输出设定端子165上。另外，倒相器168的输入端连接在第二输出设定端子166上。
第一输出选择电路161的OR电路163的一个输入端连接在第一输出设定端子165上，另一个输入端连接在缓冲器160的输出端上。另外第一输出选择电路161的AND电路164的一个输入端连接在倒相器167的输出端上，另一个输入端连接在缓冲器160的输出端上。代替第一输出设定端子165，将第二输出设定端子166连接在第二输出选择电路162上，代替倒相器167的输出端，将倒相器168的输出端连接在第二输出选择电路162上，除此以外结构完全相同。
下面，说明第一输出控制电路65的结构。169是第一输出控制器，170是第二输出控制器，第一输出控制器169及第二输出控制器170基本上呈图9所示的结构。在图9所示的结构中，PMOS-FET和NMOS-FET侧短路，输入来自第一逻辑电路64的输出，但在图16所示的结构中，各个栅极侧连接在OR电路或AND电路的输出侧上。另一方面，第一输出控制器169的输出端和第二输出控制器170的输出端短路，成为VDD66。
如上所述，第一输出设定电路161的OR电路163的输出端连接在第一输出控制器169的PMOS-FET的栅极侧输入端上，AND电路164的输出端连接在NMOS-FET的栅极侧输入端上。另外，同样地第二输出设定电路162的输出端连接在第二输出控制器170上。
其次，说明第一输出设定端子165及第二输出设定端子166都输入高电平的情况。这里，第一逻辑电路64的逻辑信号的电平已经说明过，高电平为V0，低电平为VSL。
第一输出设定端子165呈高电平时，不管在缓冲器160的输入呈高电平的情况下，还是呈低电平的情况下，OR电路163的输出呈高电平，AND电路164的输出呈低电平。因此，第一输出控制器169的输出呈高阻抗状态，第二输出控制器170也呈同样的状态。
其次，说明第一输出设定端子165及第二输出设定端子166都输入低电平的情况。第一输出设定端子165呈低电平、缓冲器160的输入呈高电平时，OR电路163的输出及AND电路164的输出都呈高电平。因此，第一输出控制器169的输出选择NMOS-FET，输出VD2。
其次，缓冲器160的输入呈低电平时，OR电路163的输出及AND电路164的输出都低高电平。因此，第一输出控制器169的输出选择PMOS-FET，输出V0。而且第二输出控制器170也进行同样的工作。
这里，考虑第一输出设定端子165呈低电平、第二输出设定端子166呈高电平的情况。在这样的情况下，第一控制器169根据基准信号的输入极性，输出V0或VD2.。可是，第二控制器170不管基准信号的输入极性如何，输出都呈高阻抗状态。由于这样处理，所以能呈将第一输出设定端子165及第二输出设定端子166都设定为低电平时的输出阻抗的一半。因此，由于能使用同一芯片，根据显示面板的尺寸等，变成最佳的输出阻抗，所以不呈必要以上低阻抗，也能降低贯通电流，达到低功耗化。字本发明中，虽然只进行了两个输出设定，但即使在两个以上的情况下，也能取得同样的结构，能进行更细的设定。
工业上利用的可能性如本发明所述，通过使摇动电源法的电源生成电路集成电路化，组装在液晶显示装置中，能实现低功耗化、小型化、低成本化，设计及制造上的优点也多，能提高产品的可靠性，所以工业上的可利用性非常高。
权利要求
1.一种液晶显示装置，备有将液晶夹持在有多条数据线的第一透明基板和有与数据线交叉的多条扫描线的第二透明基板之间的液晶面板；连接在上述多条数据线上的数据线驱动集成电路；以及驱动上述多条扫描线的扫描线驱动集成电路，该液晶显示装置的特征在于将上述数据线驱动集成电路安装在上述第一透明电极基板上，将扫描线驱动集成电路安装在第二透明基板上，同时将根据液晶驱动的交流化信号使振幅一定，摇动上述扫描线驱动集成电路的电源电位用的摇动电源集成电路直接安装配置在上述第一透明基板或上述第二透明基板上。
2.根据权利要求1所述的液晶显示装置，其特征在于用单一的芯片构成上述摇动电源集成电路，直接安装配置在上述第二透明基板上。
3.根据权利要求1或2所述的液晶显示装置，其特征在于上述摇动电源集成电路将规定摇动电源的振幅的升压电路的输出、以及液晶驱动的交流化信号作为输入而取入。
4.根据权利要求1或2所述的液晶显示装置，其特征在于上述摇动电源集成电路由第一输出块电路、第二输出块电路、以及第三输出块电路构成的三个输出块电路；以及一个放电块电路构成，上述第一输出块电路由将从外部输入的基准信号的振幅变换成规定的振幅的电平移位电路；控制由电平移位电路进行了电平变换的基准信号的时序的第一逻辑电路；以及输出上述第一逻辑电路的输出的第一输出控制电路构成，上述第二输出块电路由控制上述基准信号的时序的第二逻辑电路；以及输出上述第二逻辑电路的值的第二输出控制电路构成，上述第三输出块电路由对上述基准信号进行箝位的箝位电路；以及输出上述箝位电路的值的第三输出控制电路构成，上述放电块电路由检测系统电源被断开的检测电路；以及根据由上述检测电路检测的信号使上述第三输出控制电路短路的放电电路构成。
5.根据权利要求1或2所述的液晶显示装置，其特征在于上述摇动电源集成电路由第一输出块电路、第二输出块电路、第三输出块电路构成的三个输出块电路；以及一个放电块电路构成，上述第一输出块电路由将从外部输入的基准信号的振幅变换成规定的振幅的电平移位电路；控制由上述电平移位电路进行了电平变换的基准信号的时序的第一逻辑电路；以及由上述第一逻辑电路输出的信号被连接在栅极上的倒相器构成的第一输出控制电路构成，上述第二输出块电路由控制上述基准信号的时序的第二逻辑电路；以及由来自上述第二逻辑电路的输出信号被连接在栅极上的第一PMOS-FET的开路漏极电路构成的第二输出控制电路构成，上述第三输出块电路由对上述基准信号进行箝位的箝位电路；以及由来自上述箝位电路的输出信号被连接在栅极上的第二PMOS-FET的开路漏极电路构成的第三输出控制电路构成，上述放电块电路由检测系统电源被断开的检测电路；以及根据由上述检测电路检测的信号使上述第三输出控制电路短路的放电电路构成。
6.根据权利要求4或5所述的液晶显示装置，其特征在于上述箝位电路备有这样的结构，即电容器的一端连接作为输入的基准信号，另一端连接在第一二极管的阴极、第一电阻的一端、以及上述第二PMOS-FET的栅极上，上述第一二极管的阳极和上述第一电阻的另一端连接在上述第二PMOS-FET的源极和主体上。
7.根据权利要求4或5所述的液晶显示装置，其特征在于上述放电块电路备有这样的电路结构，即第三PMOS-FET的源极和主体连接在上述第一PMOS-FET的源极和主体上，栅极连接在上述第二PMOS-FET的源极和主体上，漏极连接在第四PMOS-FET的栅极和第二电阻上，上述第四PMOS-FET的源极和主体连接在上述第二PMOS-FET的源极和主体上，漏极连接在第三电阻上，上述第三电阻的一端连接在上述第二电阻和上述第二PMOS-FET的漏极上。
8.根据权利要求4或5所述的液晶显示装置，其特征在于上述第一输出块电路备有输出选择电路，该输出选择电路由多个PMOS-FET和多个NMOS-FET构成，上述PMOS-FET、上述NMOS-FET各自的栅极输入端具有不管基准信号如何，能利用来自外部的输出设定端子，使上述多个PMOS-FET的一部分和上述多个NMOS-FET的一部分经常断开的功能。
全文摘要
提供一种液晶显示装置，备有将液晶夹持在有多条数据线的第一透明基板和有与数据线交叉的多条扫描线的第二透明基板之间的液晶面板；连接在多条数据线上的数据线驱动集成电路；以及驱动多条扫描线的扫描线驱动集成电路，其特征在于将数据线驱动集成电路安装在第一透明电极基板上，将扫描线驱动集成电路安装在第二透明基板上，同时将根据液晶驱动的交流化信号使振幅一定，摇动上述扫描线驱动集成电路的电源电位用的摇动电源集成电路直接安装配置在第一透明基板或第二透明基板上。通过这样构成，能使液晶显示装置低功耗化、小型化、低成本化，在设计及制造上也有很多优点，能提高产品的可靠性。
文档编号G09G3/36GK1592866SQ018185
公开日2005年3月9日 申请日期2001年11月6日 优先权日2000年11月8日
发明者秋山贵, 高桥贤一, 渡边真, 矢野结资, 增田崇臣 申请人:西铁城时计株式会社