专利名称：传送显示面板的视频信号与操作时钟信号的方法
技术领域：
本发明涉及一种用于为显示器中的面板传输视频信号和操作时钟信号的结构，且特别涉及一种显示面板视频信号传输和时钟信号的操作结构，其可补偿显示器中的驱动器所引起的延迟。
背景技术：
在目前显示器的设计中，应用不同类型的H驱动器(H-driver)(或源极驱动器)来驱动显示器中的像素。然而，低温多晶硅(LTPS)工艺窗口较窄，其导致希望通过驱动器的多级组件(multiple stages component)传输到显示器的显示信号被延迟。通过多级组件的显示信号的延迟不可能被精密且准确地预测。如果驱动器的组件由面板上的多级组件构成，那么问题会变得更加显著。
用于补偿延迟的一种常见方法是在调整特殊应用集成电路(ASIC)中的取样和保持时间，以使施加到显示器的视频信号与控制信号同步，其中，视频信号直接施加到显示面板，而控制信号通过包含多级组件的驱动器而施加到面板。
然而，ASIC中的取样和保持时间是手动调整的，其消耗时间且不具成本效率。另外，为使施加到显示器的数据同步，没有考虑某些因素，举例来说，没有考虑如操作温度的环境因素，这使得调整不准确且不及时。
请参考图1，其展示一种用于在ASIC 110与显示面板130之间传输视频信号140的常规结构。当视频信号140从ASIC 110传输到显示面板130时，相应的控制信号112(图1中表示为“来自ASIC的H信号”)也通过H驱动器120而传输到显示面板130。在H驱动器120的控制下，视频信号140从ASIC 110连续地传输到显示面板130。请参考图2，当来自ASIC 110的H信号112和视频信号在时间t1均被触发到逻辑高(logic high)时，H驱动器120后的H信号114(图1中表示为“H驱动器后的H信号”)接着在时间t2被触发到逻辑高，时间t2与时间t1之间的时间差是由H驱动器120中的多级组件所引起的延迟时间。
请参考图3，其展示使用LTPS组件在所施加的不同操作电压下的特征信号延迟时间。举例来说，线310是使用临界电压(threshold voltage)为Vth＝0.5V、U＝150(U表示迁移率)的LTPS p型晶体管和临界电压为Vth＝-0.5V、U＝140的LTPS n型晶体管的电路的特征信号延迟时间。线310中所示的延迟时间为65纳秒(ns)。线320是使用临界电压为Vth＝1.5V、U＝80的LTPS p型晶体管和临界电压为Vth＝-1.5V、U＝70的LTPS n型晶体管的电路的特征信号延迟时间。线320中所示的延迟时间为98ns。线330是使用临界电压为Vth＝2.5V、U＝50的LTPS p型晶体管和临界电压为Vth＝-2.5V、U＝40的LTPS n型晶体管的电路的特征信号延迟时间。线330中所示的延迟时间为148ns。因为驱动器的组件的制造变化，所以延迟时间是不同的，其使得传输到显示器的信号的延迟时间不可预测。
请参考图4A，其展示用于显示器的水平驱动电路(H驱动器)的常规电路图。在H驱动器400中，传输用于移位寄存器组430的开始移位操作的起始脉冲(start pulse)STHR或STHL，其取决于对移位寄存器组430执行的移位操作的方向。移位寄存器组430包含串联连接的多个移位寄存器(SR1、SR2、SR3-SRn)，接收起始脉冲(例如，STHR)并接着与水平时钟信号CKH同步地执行移位操作，以将分别来自移位寄存器(从SR1、SR2、...到SRn)的移位脉冲连续地输出到相对应的取样开关HSW(4301、4302、4303...430n)，例如来自移位寄存器SR1的输出移位脉冲432。在输出移位脉冲的控制下，将视频信号传输到像素阵列部分440，其包含沿着行延伸的栅极线、沿着列延伸的信号线，和置于栅极线与信号线的交叉点处的像素。
请参考图4B，其展示如在图4A中所示的H驱动器400的操作时间图。H驱动器400连接到像素阵列部分440中的信号线并响应水平时钟信号CKH而操作，以将视频信号连续地写入到选定行的像素。特别的是，H驱动器400对视频数据(RGB)连续地取样并将经取样的信号保持到信号线。在时间t1到时间t6将经取样并保持的信号(如在图4B中表示为“SH”)SH1-SH6例如连续地提供到阵列部分440的像素。
移位寄存器与水平时钟信号CKH同步地执行移位操作，以将分别来自移位级(shift stage)的移位脉冲连续地输出到相对应的取样开关HSW。然而，当移位寄存器(shift register)与在H驱动器的多级组件后的水平时钟信号CKH同步地连续输出移位脉冲时，延迟时间将发生，视频数据(RGB)将不能被连续地取样和保持，并依所需被传输到阵列部分440的像素。这将导致一些严重的问题。在避免所述问题的常规方法中，用户可调整取样和保持时间；然而，这将消耗时间且不具成本效率。另外，不能准确地测量和预测延迟时间，这使得手动调整的结果不是可预期接受的。
现有提议一种用于改善由多级组件所引起的延迟问题的方法，其中对这些多级组件增加操作电压。请参考图5，当操作电压VDD等于8.5伏特(V)时，延迟时间约为148ns，然而，如果操作电压VDD从8.5V增加到12V，那么延迟时间减少到116ns。然而，仅仅增加操作电压不能匹配发生在多级组件中的所有类型的延迟。
发明内容
本发明提供一种用于在特殊应用集成电路(ASIC)与显示面板之间传输视频信号和控制时钟信号的结构，其可在显示器的驱动器中避免视频信号与输出移位脉冲之间的延迟。本发明的一实施例提供一种用于在特殊应用集成电路(ASIC)与显示面板之间传输视频信号和控制时钟信号的结构和方法。在用于提供信号到显示面板的所述方法中，驱动操作由起始脉冲初始化。传输用于驱动操作的控制时钟信号，且从通过虚拟移位寄存器的信号产生反馈信号。在ASIC中对反馈信号与视频信号之间的延迟时间进行比较和计算。根据延迟时间来延迟向显示面板传输视频信号，以使最终的视频信号与由显示面板中的移位寄存器的操作所产生的移位脉冲同步。
使用虚拟移位寄存器(DSR)和开关来将移位脉冲发送到ASIC。ASIC比较视频信号与来自DSR的信号。ASIC获得视频信号与来自DSR的信号之间的时间差，且使从ASIC发送的最终视频信号延迟了所述时间差，以便与由显示装置的水平驱动电路中的移位寄存器的操作所产生的移位脉冲同步。每一个或一个以上的帧循环(frame cycle)可执行调整传输到显示面板的视频信号的相位的操作或在显示面板打开时执行所述操作，其取决于所需的设计。
本发明的一实施例提供一种显示装置，其包括水平驱动电路、垂直驱动电路和像素阵列部分的面板。像素阵列部分包括沿着行延伸的多个栅极线、沿着列延伸的多个信号线和置于栅极线与所述信号线的交叉点处的多个像素。水平驱动电路连接到信号线并响应控制时钟信号而操作，以将视频信号连续地写入到像素阵列部分中。当水平驱动电路响应控制时钟信号操作时，产生反馈信号并将其发送回到用于提供时钟信号和视频信号的外部电路。在ASIC中根据比较和计算的结果来延迟向显示面板传输视频信号，以使视频信号与由水平驱动电路中的移位寄存器的操作所产生的移位脉冲同步。
在显示装置的所述实施例中，水平驱动电路包括具有多个移位级的移位寄存器和具有多个取样开关的取样开关组，每一个取样开关连接到移位寄存器中的移位级中的移位寄存器，每一个取样开关由相对应的移位级移位寄存器所控制，以将视频信号连续地写入到像素阵列部分中。水平驱动电路响应时钟信号而操作，其包括移位寄存器在接收到起始脉冲时执行移位操作以基于时钟信号而连续地通过多个级(stage)，并根据所述移位操作而产生多个移位脉冲；且每一个取样开关取样并保持视频信号，并在相对应的一个移位脉冲的控制下将经取样并保持的视频信号连续地传输到像素阵列部分。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1为用于在ASIC与显示器中的面板之间传输视频信号的常规结构的示意性方块图。
图2为说明图1的常规结构的操作的时间图。
图3展示不同组件的延迟时间与施加到不同组件的操作电压之间的关系。
图4A展示用于显示器的驱动器的水平驱动电路(H驱动器)的常规电路图。
图4B展示说明如图4A中所示的驱动器的H驱动器的操作的时间图。
图5展示在用于改善由多级组件引起的延迟问题的另一种所提议的方法中在不同组件的延迟时间与施加到不同组件的操作电压之间的关系。
图6展示说明根据本发明用于在ASIC与显示器中的面板之间传输视频信号的结构的电路方块图的实施例。
图7展示根据本发明的实施例的显示装置的电路方块图。
图8展示图7的开关组件的实施例的示意性电路。
图9展示说明本发明的实施例的显示装置的操作的时间图。
附图符号说明110ASIC112控制信号114H信号120H驱动器130显示面板140视频信号310、320、330线400H驱动器430移位寄存器组432移位脉冲440像素阵列部分610ASIC611计数器612控制时钟信号613视频驱动器620H驱动器622控制时钟信号630显示面板640视频信号650反馈信号700显示装置710虚拟移位寄存器712DSR信号720水平驱动电路722移位寄存器组730虚拟移位寄存器732DSR信号740A、740B冗余开关750开关组件752信号
760垂直驱动电路770像素阵列部分772栅极线774信号线776像素780ASIC810NMOS晶体管812栅极端子814漏极端子816源极端子820NMOS晶体管822栅极端子824漏极端子826源极端子具体实施方式
请参考图6，其展示说明根据本发明用于在特殊应用集成电路(ASIC)610与显示面板630之间传输视频信号的结构的电路方块图的实施例。当视频信号640从ASIC 610传输到面板的显示面板630时，相应的控制时钟信号612也通过H驱动器620而传输到显示面板630。在H驱动器620的控制下，视频信号640从ASIC 610连续地传输到显示面板630。为了避免在所传输的视频信号与H驱动器620后的控制时钟信号622之间的时间差不匹配，而将反馈信号650发送回到ASIC 610。考虑到从反馈信号650揭示的延迟将与传输到显示面板630的控制时钟信号622同步，通过使用反馈信号650将视频信号640传输到显示面板630。在一个实施例中，通过使用反馈信号650，每个帧循环或每一个以上的帧循环ASIC 610可对延迟计数。
ASIC 610包含计数器611和视频驱动器613。在一个帧循环或多个帧循环后，计数器611将从反馈信号650提取ASIC计数时间，例如，在反馈信号650与视频信号640之间的计数相位差。接着ASIC计数时间将被传输到视频驱动器613，且视频驱动器613将调整相位以将视频信号传输到显示面板630的阵列部分，从而与H驱动器620后的控制时钟信号622同步。
请参考图7，其展示根据本发明的实施例的显示装置的电路方块图。显示装置700包含面板，面板包含水平驱动电路720、垂直驱动电路760和像素阵列部分770，且其它未图标的必需电路例如以集成的方式(integratedmanner)形成。像素阵列部分770包含沿着行延伸的栅极线772、沿着列延伸的信号线774和置于栅极线772与信号线774的交叉点处的像素776。垂直驱动电路760置于像素阵列部分770旁并连接到栅极线772，以连续地选择像素776的行。在替代实施例中，面板可包含置于像素阵列部分770的两侧旁的两个垂直驱动电路。
水平驱动电路720连接到信号线774并响应具有预定周期的控制时钟信号而操作，以将视频信号连续地写入到选定行的像素776中。显示装置700施加有外部控制时钟信号CKH，所述信号用作执行水平驱动电路720的操作的参考。另外，水平驱动电路720进一步施加有水平起始脉冲STH并响应控制时钟信号CKH而操作，以将视频信号连续地写入到选定行的像素776中。更特别的是，水平驱动电路720对从外部提供的视频信号连续地取样，并将经取样的信号保持到信号线774。
在水平驱动电路720中，用于移位操作的起始脉冲STH从虚拟移位寄存器(DSR)710或DSR 730传输到移位寄存器组722，其取决于移位操作的方向。水平起始脉冲STHR/STHL触发DSR 710或DSR 730，所述脉冲分别代表从在起始脉冲STH中所指示的右侧或左侧进行移位操作的方向。移位寄存器组722包含串联的多个移位级(SR1、SR2、SR3-SRn)、接收起始脉冲STHR并接着与水平时钟信号CKH同步地执行移位操作，以将分别来自移位级(SR1-SRn)的移位脉冲7241、7242、...、724n-1、724n连续地输出到取样开关HSW(7261、7262、...、726n-1、726n)中的相应一个。在输出移位脉冲7241、7242、...、724n-1、724n的控制下，视频信号通过信号线774传输到像素阵列部分770。
在所述实施例中，两个冗余开关(redundant switch)740A和740B分别置于DSR 710和DSR 730的下方并连接到DSR 710和DSR 730。开关组件750连接到冗余开关740A和740B。当移位操作的方向为从移位级SR1到SRn时，来自DSR 710的DSR信号712被传输到冗余开关740A并接着传输到开关组件750。真实DSR(下文中称为“RDSR”)信号752因此由开关组件750产生且被传输到特殊应用集成电路(ASIC)780。在对于相反极性的其它情形下，如果移位操作的方向为从移位级SRn到SR1，那么来自DSR 730的DSR信号732被传输到冗余开关740B并接着传输到开关组件750。DSR信号752因此由开关组件750所产生且被传输到ASIC 780。如在本发明中所提议，通过在ASIC780中比较RDSR信号752与水平时钟信号CKH，或在替代实施例中通过在ASIC780中比较RDSR信号752与视频信号，为相位调整产生延迟时间。根据所述延迟时间和用于ASIC 780比较时间差的ASIC处理时间而产生相位调整。基于相调整而传输FDATA信号，其将被传输到面板的数据的末端。每个帧循环或每两个或两个以上的帧循环执行调整传输到像素阵列部分770的视频信号的相位的操作，其取决于所需的设计。
请参考图8，其展示图7的开关组件750的实施例的示意性电路。所述实施例的开关组件750包含两个NMOS晶体管810和820。NMOS晶体管810的栅极端子812连接到用于指向在水平驱动电路中的正常扫描方向的极性扫描方向控制信号CHS，NMOS晶体管810的漏极端子(drain terminal)814连接到冗余开关740A，且NMOS晶体管810的源极端子816连接到ASIC 780。NMOS晶体管820的栅极端子822连接到扫描方向控制信号XCHS，所述信号XCHS是对扫描方向控制信号CHS的补充扫描方向控制信号，其用于指示在水平驱动电路中的反向扫描方向的极性。NMOS晶体管820的漏极端子824连接到冗余开关740B，且NMOS晶体管820的源极端子826也连接到ASIC 780。
请参考图9，其展示说明本发明的实施例的显示装置的操作的时间图。当触发水准起始脉冲STH(STHR或STHL，其取决于正常或反向扫描方向)以初始化显示装置的水平驱动电路时，首先将控制时钟信号CKH施加到虚拟移位寄存器(DSR)。假定DSR信号由虚拟移位寄存器DSR产生。然而，因为由显示装置中的组件的制造差别或包含操作温度或湿度等等的环境因素所引起的延迟，所以虚拟移位寄存器DSR输出真实DSR(RDSR)信号。时间差存在于假定要产生的DSR信号与真实DSR信号之间。真实DSR信号(RDSR)为用于在ASIC中进行延迟时间比较和计算的反馈信号。
在触发或初始化DSR后的时段t1后从虚拟移位寄存器DSR产生真实DSR(RDSR)。在图9中展示两个移位级来对实例进行阐释；然而，如图7中所说明，移位寄存器包含多个移位级。在图9中，假定在控制时钟信号CKH的第一循环中从第一移位级输出第一移位脉冲SR1。然而，归因于由例如制造差别的某些因素所引起的延迟，产生第一真实移位脉冲RSR1。在控制时钟信号CKH的第二循环中，从第二移位级输出第二真实移位脉冲RSR2，而不是第二移位脉冲SR2。真实移位脉冲在移位寄存器中从移位级被输出且由于上述相同因素而同样具有时间延迟。
视频信号也被连续地取样并保持且接着被施加到显示装置的阵列部分的像素。在一个帧循环或多个帧循环后，从反馈信号提取时段t1，且ASIC将对时段t1计数并将其保存为ASIC计数时间。接着ASIC将调整相位以便开始将视频信号传输到显示器的阵列部分，从而与真实DSR信号同步。考虑到ASIC计数时间和用于处理同步的ASIC处理时间，ASIC调整相位以便开始传输FDATA信号(其是传输到像素阵列部分的第一数据)所需的时间是时间T1，如图9中所示。视频信号FDATA被调整为与移位操作同步并在时间T1开始传送，所述时间T1完全是在不考虑由驱动器所引起的延迟的补偿时间的情况下ASIC计数时间t1加上在所述时间后延迟的ASIC处理时间t2的总和。传输到像素阵列部分的第一数据FDATA与真实移位脉冲(RSR2)同步。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
权利要求
1.一种用于对显示面板提供信号的方法，包括由一起始脉冲来初始化一驱动操作；传输用于该驱动操作的一控制时钟信号，且通过一虚拟移位寄存器而产生一反馈信号；以及比较该反馈信号与一视频信号，并根据比较的结果来延迟对显示面板传输该视频信号，以使该视频信号与由显示面板中的该移位寄存器的移位操作所产生的移位脉冲同步。
2.如权利要求1所述的用于对显示面板提供信号的方法，其中，比较该反馈信号与该视频信号以获得该反馈信号与该视频信号之间的时间差。
3.如权利要求1所述的用于对显示面板提供信号的方法，其中，每个帧循环进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
4.如权利要求1所述的用于对显示面板提供信号的方法，其中，每多个帧循环进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
5.如权利要求1所述的用于对显示面板提供信号的方法，其中，在无论何时打开显示面板进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
6.如权利要求1所述的用于对显示面板提供信号的方法，其中，根据在该反馈信号与该视频信号之间的时间差加上用于处理比较的延迟时间而产生用于传输该视频信号的延迟时间。
7.一种包括面板的显示装置，该面板包含一水平驱动电路；一垂直驱动电路；和一像素阵列部分，其中，该水平驱动电路连接到该像素阵列部分并响应一控制时钟信号而操作，以将一视频信号连续地写入到该像素阵列部分中，其中，当该水平驱动电路响应该控制时钟信号而操作以将该视频信号连续地写入到该显示装置中的该像素阵列部分时，从通过虚拟移位寄存器传输的信号产生一反馈信号，并将其发送回到提供该时钟信号和该视频信号的一外部电路，根据对该反馈信号与该视频信号的比较结果来延迟向该像素阵列部分传输该视频信号，以使该视频信号与在该水平驱动电路中的一移位寄存器的移位操作后的该移位脉冲同步。
8.如权利要求7所述的显示装置，更包括一虚拟移位寄存器，其中该反馈信号由在通过该移位寄存器前的该虚拟移位寄存器而传输的该控制时钟信号后的信号所产生。
9.如权利要求8所述的显示装置，更包括一开关，其用于在该水平驱动电路中的扫描方向的控制下将来自该虚拟移位寄存器的该反馈信号发送到该外部电路。
10.如权利要求7所述的显示装置，其中，每个帧循环进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
11.如权利要求7所述的显示装置，其中，每多个帧循环进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
12.如权利要求7所述的显示装置，其中，该显示装置无论在何时打开进行对该反馈信号与该视频信号的比较以使该视频信号与该移位脉冲同步。
13.如权利要求7所述的显示装置，其中，该水平驱动电路具有多个移位级的移位寄存器和具有多个取样开关的取样开关组，该取样开关连接到该移位寄存器中的该移位级，该取样开关由相对应的该移位级移位寄存器所控制，以将该视频信号连续地写入到该像素阵列部分中。
14.如权利要求13所述的显示装置，其中，该水平驱动电路响应该时钟信号而操作，其包括该移位寄存器在接收到一起始脉冲时执行一移位操作以基于该时钟信号而连续地通过该些移位级的移位寄存器，并根据该移位操作来产生多个移位脉冲；且该取样开关取样并保持该视频信号，并在相对应的该移位脉冲控制下将该经取样并保持的视频信号连续地传输到该像素阵列部分。
15.如权利要求7所述的显示装置，其中，用于传输该视频信号的延迟时间是根据在该反馈信号与该视频信号之间的时间差加上用于该外部电路处理比较的延迟时间而产生。
全文摘要
本发明介绍一种用于在ASIC与显示器中的面板之间传输视频信号和控制时钟信号的结构。使用两个虚拟移位寄存器和开关来将控制时钟信号发送到ASIC。ASIC比较从DSR发送的控制时钟信号与希望被发送到显示面板的视频信号。ASIC获得控制时钟信号与视频信号之间的时间差，且使从ASIC发送的视频信号延迟了所述时间差，以便与显示器中的移位寄存器的操作所产生的移位脉冲同步。
文档编号G09G5/00GK101055712SQ20071009086
公开日2007年10月17日 申请日期2007年4月10日 优先权日2006年4月11日
发明者顾瑄峻 申请人:统宝光电股份有限公司