静电防护电路、液晶显示面板的静电防护电路及其阵列的制作方法

专利名称：静电防护电路、液晶显示面板的静电防护电路及其阵列的制作方法
技术领域：
本发明涉及静电防护电路，尤其涉及液晶显示面板的静电防护电路。
背景技术：
中国专利申请200610164295. 1号公开了一种静电保护电路，静电放电保护电路 包含一第一整流元件、一第二整流元件和一电阻元件。第一整流元件以及第二整流元件通 常利用金属氧化物半导体晶体管或二极管实施。静电放电保护电路连接到一连接焊点以及 一被保护电路，用以防止ESD脉冲从连接焊点流至被保护电路。一般而言，从连接焊点进入 的ESD脉冲会从第一整流元件或第二整流元件被导走。但是，在上述电路中，半导体管晶体管的导通需要一段时间，这时间为半导体管晶 体管的响应时间，如果静电脉冲的脉宽较小，静电脉冲的持续时间小于晶体管的响应时间 (也称为晶体管的沟道形成时间)，那么，静电脉冲还未等晶体管导通就已经流入被保护电 路，此时，静电放电保护电路100达不到保护被保护电路的目的，静电保护电路失效。另外，在液晶显示面板中，也常常遇到静电脉冲使得驱动电路输出端数据线逻辑 电平出错而导致显示面板无法正常显示的问题，如图1所示，静电从彩色滤光玻璃1’(也 称为CF玻璃)的第一导电金属层11’(ΙΤ0电极层)，通过银点胶2’，进入薄膜晶体管玻璃 (TFT玻璃)3’的焊接点31’ (com pad)，经过与该焊接点31’连接的共用电极线(com线) 到达驱动电路(IC)使得驱动电路的电平出现逻辑错误，引起驱动电路输出端数据线电平 的逻辑错误，从而，使得液晶显示面板无法正常显示。

发明内容
本发明解决问题是静电防护电路的放电单元响应时间小于静电脉冲的持续时间 而无法将静电脉冲释放掉而使得静电脉冲进入被保护电路的问题。本发明解决的另一问题是由静电脉冲引起液晶显示面板的驱动电路的输出电平 逻辑错误而导致显示面板无法正常显示。为达到上述目的，本发明静电防护电路的技术方案是一种静电防护电路包括放电单元和延迟电路。该延迟电路的输出端与放电单元的 输入端连接，延迟电路对静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽以使静电脉冲的 脉冲宽度大于电单元的响应时间而通过放电单元释放静电。可选地，所述放电单元包括第一放电单元和第二放电单元，极性为正的静电脉冲 经过所述延迟电路后经所述第一放电单元放电，极性为负的静电脉冲经过所述延迟电路后 经所述第二放电单元放电。可选地，所述第一放电单元为第一 NMOS晶体管，第一 NMOS晶体管的源极与外部 电路连接，第一 NMOS晶体管的栅极和漏极与延迟电路的输出端连接；第二放电单元为第二 NMOS晶体管，第二NMOS晶体管的漏极和栅极与外部电路连接，第二NMOS晶体管的源极与延 迟电路的输出端连接。
可选地，所述延迟电路为RC延迟电路。可选地，所述RC延迟电路电阻的电阻值和/或电容的电容值为可变的。可选地，，所述RC延迟电路的电阻包括第一电阻串、第二电阻串和若干可控开关， 所述第一电阻串的两端为所述电阻的两连接端；每一可控开关一端连接于第一电阻串的两 相邻电阻之间，另外一端连接于第二电阻串的两相邻电阻之间；通过可控开关的开或断而 连接或者断开第一电阻串和第二电阻串而调节电阻值。一种液晶显示面板的静电防护电路包括放电单元和延迟电路。该延迟电路的输出 端与放电单元的输入端连接，延迟电路的输入端连接液晶显示面板的薄膜晶体管基板的共 用电极线，延迟电路对静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉 冲宽度大于放电单元的响应时间而通过放电单元释放静电。可选地，所述放电单元包括第一放电单元和第二放电单元，极性为正的静电脉冲 经过所述延迟电路后经所述第一放电单元放电，极性为负的静电脉冲经过所述延迟电路后 经所述第二放电单元放电。可选地，所述第一放电单元和第二放电单元通过柔性电路板与液晶显示面板的点 屏模组电路连接而相应获得第一电压和第二电压，当延迟电路输出端的电压大于第一电压 与第一放电单元的阈值电压之和时，静电脉冲经过第一放电单元后通过点屏模组电路放 电；当延迟电路输出端的电压小于第二电压与第二放电单元的阈值电压之差时，静电脉冲 经过第二放电单元后通过点屏模组电路放电。可选地，所述第一放电单元为第三NMOS晶体管，第二放电单元为第四NMOS晶体 管，第三NMOS晶体管的源极与外部电路连接，第三NMOS晶体管的栅极和漏极与延迟电路的 输出端连接，第四NMOS晶体管的漏极和栅极与外部电路连接，第四NMOS晶体管的源极与延 迟电路的输出端连接。可选地，所述延迟电路为RC延迟电路，所述RC延迟电路的电阻包括第一电阻线、 第一控制线、第二控制线、第一晶体管、第二晶体管和第二电阻线，第一电阻线与液晶显示 面板的薄膜晶体管基板的共用电极线连接，第一电阻线上串联有电阻，第一电阻线还与第 一放电单元连接，第二电阻线与第二放电单元连接且串联有电阻，第一控制线连接于第一 晶体管的栅极，第二控制线连接于第二晶体管的栅极，第一晶体管和第二晶体管的另外两 极分别与第一电阻线和第二电阻线连接，第一控制线和第二控制线控制第一晶体管和第二 晶体管开或关使得第一电阻线与第二电阻线连接或断开而改变延迟电路的电阻。可选地，所述静电保护电路的电容包括共用电极线、覆盖于共用电极线的介质层 和覆盖于介质层的源漏极金属层、第三晶体管和第四晶体管，第三晶体管的栅极通过柔性 电路板获取第三电压，第三晶体管的另外两极分别连接于共用电极线和源漏极金属层；所 述第四晶体管的栅极通过柔性电路板获取第四电压，第四晶体管的另外两极分别与地和源 漏极金属层连接，通过控制向第三晶体管或第四晶体管输出第三电压或第四电压改变所述 电容的大小。可选地，所述静电防护电路还包括位于面板的彩色滤光玻璃和薄膜晶体管玻璃 (TFT玻璃)之间的放电尖端，该放电尖端与共用电极线连接。一种液晶显示面板的静电防护电路包括放电单元和RC延迟电路。RC延迟电路的 电阻为液晶显示面板的共用电极线本身的电阻，RC延迟电路的电容包括共用电极线，覆盖于共用电极线的介质层和覆盖于介质层的源漏极金属层，RC延迟电路对静电脉冲进行延迟 并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉冲宽度大于放电单元的响应时间而通过 第一放电单元释放静电。可选地，所述放电单元包括第一放电单元和第二放电单元，极性为正的静电脉冲 经过所述RC延迟电路后经所述第一放电单元放电，极性为负的静电脉冲经过所述RC延迟 电路后经所述第二放电单元放电。可选地，所述第一放电单元和第二放电单元通过柔性电路板与液晶显示面板的点 屏模组电路连接而相应获得第一电压和第二电压，当RC延迟电路输出端的电压大于第一 电压与第一放电单元的阈值电压之和时，静电脉冲经过第一放电单元后通过点屏模组电路 放电；当RC延迟电路输出端的电压小于第二电压与第二放电单元的阈值电压之差时，静电 脉冲经过第二放电单元后通过点屏模组电路放电。可选地，所述第一放电单元为第三NMOS晶体管，第二放电单元为第四NMOS晶体 管，第三NMOS晶体管的源极与外部电路连接，第三NMOS晶体管的栅极和漏极与RC延迟电 路的输出端连接，第四NMOS晶体管的漏极和栅极与外部电路连接，第四NMOS晶体管的源极 与RC延迟电路的输出端连接。可选地，所述RC延迟电路还包括第一控制线、第二控制线、第一晶体管、第二晶体 管和共用电极线的辅助线，所述第一放电单元与共用电极线连接，所述第二放电单元与共 用电极线的辅助线连接，第一控制线连接于第一晶体管的栅极，第二控制线连接于第二晶 体管的栅极，第一晶体管和第二晶体管的另外两极分别与共用电极线和共用电极线的辅助 线连接，第一控制线和第二控制线控制第一晶体管和第二晶体管开或关来使得共用电极线 与共用电极线的辅助线连接或断开而改变RC延迟电路的电阻。可选地，所述RC延迟电路的电容包括共用电极线、覆盖于共用电极线的介质层和 覆盖于介质层的源漏极金属层、第三晶体管和第四晶体管，第三晶体管的栅极通过柔性电 路板获取第三电压，第三晶体管的另外两极分别连接于共用电极线和源漏极金属层；所述 第四晶体管的栅极通过柔性电路板获取第四电压，第四晶体管的另外两极分别与地和源漏 极金属层连接，通过控制向第三晶体管或第四晶体管输出第三电压或第四电压改变所述电 容，通过调整电容，可以将不释放静电脉冲的电容通过第三晶体管形成等势体而失效，避免 相邻的电容之间产生耦合效应，影响电路工作。可选地，所述静电防护电路还包括位于面板的彩色滤光玻璃和薄膜晶体管玻璃 (TFT玻璃)之间的放电尖端，该放电尖端与共用电极线连接。与现有技术相比，本发明的有益效果是1、由于本发明的静电防护电路包括延迟电路，延迟电路对静电脉冲进行延迟并使 得静电脉冲宽度变宽，静电脉冲持续时间大于放电单元的响应时间，从而，通过放电单元释 放静电，静电脉冲不会进入被保护电路，达到保护被保护电路的目的；当所述放电单元包括 第一放电单元和第二放电单元时，极性为正的静电脉冲经过第一放电单元释放，极性为负 的静电脉冲通过第二放电单元释放，提高静电防护电路抗正负极性高压静电的能力。2、由于本发明的电阻的电阻值和电容的电容值可变，可以根据静电脉冲的脉宽选 取合适的电阻和电容值而将静电脉冲延迟拉宽而使得静电脉冲的持续时间大于第一放电 单元和第二放电单元的响应时间，从而，不同脉宽的静电脉冲都可以通过该静电防护电路
7释放掉。3、本发明的液晶显示面板的静电防护电路包括延迟电路，这样，使得纳秒级的静 电脉冲得以拉宽而使得静电脉冲的持续时间大于放电单元的响应时间，从而通过放电单元 释放静电脉冲，静电脉冲不会进入驱动电路，驱动电路的输出端数据线的电平不会出现逻 辑出错，液晶显示面板显示正常。4、由于液晶显示面板的静电防护电路的RC延迟电路的电阻值和电容值是可变 的，因此，可以根据静电脉冲的脉宽选取合适的电阻和电容值而将静电脉冲延迟拉宽而使 得静电脉冲的持续时间大于第一放电单元和第二放电单元的响应时间，从而，不同脉宽的 静电脉冲都可以通过该静电防护电路释放掉。5、所述静电防护电路还包括位于面板的彩色滤光玻璃和薄膜晶体管(TFT玻璃) 之间的放电尖端，这样，可以将面板两侧彩色滤光玻璃和薄膜晶体管玻璃之间(比如，贴合 处)的静电被放电尖端采用尖端放电方式引入共用电极线并经过所述延迟电路后被放电 单元释放掉。6、采用静电防护电路构成静电防护阵列，可以延长静电的释放路径。7、当所述RC延迟电路的电阻为共用电极线本身的电阻时，通过调整共用电极线 的宽度也可以调整RC延迟电路的电阻值。


图1是常规液晶显示面板的结构示意图；图2是本发明的静电防护电路的电路图；图3是静电防护电路的可调电阻的结构示意图；图4是本发明的液晶显示面板的静电防护电路阵列第一实施例的结构示意图；图5 (a)为静电脉冲的波形；图5 (b)为静电脉冲经过延迟电路后的波形；图6是本发明液晶显示面板的静电防护电路阵列第二实施例的结构示意图。
具体实施例方式请参阅图2，本发明的静电防护电路包括第一放电单元1、第二放电单元2和延迟 电路3。请参阅图2，第一放电单元1为第一 NMOS晶体管11，第一 NMOS晶体管11的源极 与外部电路连接。通过外部电路，第一 NMOS晶体管11可以获得极性为正的第一电压，第一 NMOS晶体管11的阈值电压为第一放电单元1的阈值电压，第一 NMOS晶体管11的栅极与漏 极连接。请参阅图2，第二放电单元2为第二 NMOS晶体管21。第二 NMOS晶体管21的漏极 和栅极与外部电路连接。通过外部电路，第二 NMOS晶体管21获取极性为负的第二电压。请参阅图2，延迟电路3为RC延迟电路，包括电阻31和电容32，电阻连接静电输 入端4。该RC延迟电路的输出端与第一 NMOS晶体管11的栅极和漏极、第二 NMOS晶体管 21的源极和被保护电路5连接。该RC延迟电路的电阻31的电阻值和电容32的值是可变 的。
请参阅图3，图3是电阻的电阻值可变的一个实施例，在该实施例中，电阻31包括 第一电阻串311、第二电阻串312和若干可控开关313。该第一电阻串311的两端为该电阻 31的两连接端。第一电阻串311由若干电阻3111串联而成，第二电阻串312由若干3121 串联而成。每一可控开关313 —端连接于第一电阻串311的两相邻电阻3111之间，另外一 端连接于第二电阻串312的两相邻电阻3121之间。通过可控开关的开或断而连接或者断 开第一电阻串和第二电阻串而调节电阻值，比如，在图3中，将自左往右的第一个可控开关 313和第四个可控开关313打开，就使得第一电阻串313上位于第一个可控开关313和第四 个可控开关313之间的电阻与第二电阻串212上位于第一个可控开关313和第四个可控开 关313之间的电阻并联；如果将自左往右的第二个可控开关313和第三个可控开关313打 开，将使得第一电阻串313上位于第二个可控开关313和第三个可控开关313之间的电阻 与第二电阻串212上位于第二个可控开关313和第三个可控开关313之间的电阻并联，这 两种方式中，RC延迟电路的电阻值不一样，通过这样的方式开启不同位置的可控开关而调 整电阻值。当然，本实施例的第一放电单元1和第二放电单元2也可以采用二极管，采用两二 极管构成本发明的第一放电单元1和第二放电单元2时，第一二极管的正极与第二二极管 的负极连接，第一二极管的负极通过外部电路获取极性为正的第一电压，第二二极管的正 极通过外部电路获取极性为负的第二电压。延迟电路3的输出端连接在第一二极管的正极 和第二二极管的负极；如果所述静电脉冲只有一种极性，此时，仅仅需要设计一个放电单元 即可。不论第一放电单元1和第二放电单元2采用NMOS晶体管还是二极管，工作原理都 一样，本实施例仅以第一放电单元1和第二放电单元2为NMOS晶体管为例，说明静电防护 电路的工作原理如下请参阅图2、图5 (a)和图5 (b)，当如图5 (a)所示的极性为正的静电脉冲6从脉 冲输入端4进入RC延迟电路，RC延迟电路对静电脉冲6延迟拉宽后，静电脉冲的波形如图 5(b)所示，为了和图5(a)的静电脉冲相区别，此处称之为第二静电脉冲7，在图5(b)中，Tl 时刻对应在上升沿时，RC延迟电路输出端的电压与第一 NMOS晶体管11的第一电压之差等 于第一 NMOS晶体管11的阈值电压的时刻；T2时刻对应在下降沿时，RC延迟电路输出端的 电压与第一 NMOS晶体管11的第一电压之差等于第一 NMOS晶体管11的阈值电压的时刻， 在Tl时刻和T2时刻之间，静电脉冲6被延迟拉宽后而成为第二静电脉冲7后，第二静电脉 冲7的脉冲宽度被增大，大于第一 NMOS晶体管11的响应时间，第一 NMOS晶体管11导通， 因此，第二静电脉冲7通过第一 NMOS晶体管11被释放掉。为进一步增大延迟功能，使得静电脉冲的宽度变得更宽，以增大放电的效果，可以 增加延迟电路3而使得对静电脉冲7进行多级延迟，经过多级延迟后，静电脉冲7的脉宽被 拉宽而使得静电脉冲的持续时间远大于第一NMOS晶体管11的响应时间，从而，将第一NMOS 晶体管11导通而释放静电脉冲。。另外，当静电脉冲6的极性为负时，静电脉冲6经过RC延迟电路延迟后再经过第 二放电单元2被释放，释放的过程与释放极性为正的静电脉冲6的过程一样，在此不再赘 述。请参阅图4，图4显示液晶显示面板的静电防护电路阵列的一个实施例，该实施例的静电防护阵列由两级静电防护电路串联而成。每一静电防护电路包括具有第一放电单元 8和第二放电单元9的放电单元和延迟电路10。延迟电路10的输出端与放电单元的输入 端连接，延迟电路10的输入端连接液晶显示面板的薄膜晶体管基板的共用电极线。第一放电单元8包括通过非晶硅薄膜晶体管制造工艺做成的第三NMOS晶体管81， 该第三NMOS晶体管81的源极与柔性电路板12连接，柔性电路板12与点屏模组电路13连 接，第三NMOS晶体管81通过点屏模组电路13获取极性为正的第一电压。第三NMOS晶体 管81的栅极和漏极与延迟电路10的输出端连接。第二放电单元9包括通过非晶硅薄膜晶体管制造工艺做成的第四NMOS晶体管91， 该第四NMOS晶体管91的栅极和漏极与柔性电路板12连接，柔性电路板12与点屏模组电 路13连接，第二放电单元9通过点屏模组电路13获取第二电压，第四NMOS晶体管91的源 极与RC延迟电路10的输出端连接。延迟电路10为RC延迟电路，包括电阻101和电容102。电阻101包括第一电阻线1011、第一控制线1012、第二控制线1013、第一晶体管 1014、第二晶体管1015和第二电阻线1016。第一电阻线1011上串联有电阻，第一电阻线 1011与液晶显示面板的薄膜晶体管基板的共用电极线连接。第一控制线1012连接于第一 晶体管1014的栅极，第二控制线1013连接于第二晶体管1015的栅极。第一控制线1012 和第二控制线1013还连接于柔性电路板12，该柔性电路板12与点屏模组电路13连接。第 二电阻线1016上串联有电阻。第一晶体管1014和第二晶体管1015的另外两极分别与第 一电阻线1011和第二电阻线1016连接。通过点屏模组电路13向第一控制线1013和第二 控制线1014加入电压，从而，可以导通不同位置的第一晶体管1014或者第二晶体管1015， 进而，可以将不同的电阻连接，达到调节电阻值的目的，比如，在图4中，如果改变第二级RC 延迟电路的电阻值，将自左向右的第一个第一晶体管1014和第二个第一晶体管1014导通， 则，所述电阻的阻值等于位于两第一晶体管1014之间的两个电阻并联的阻值与第一电阻 线1011上的第一个电阻的阻值之和；而如果将第一个第一晶体管1014和第二个第一晶体 管1014断开，则第二级RC延迟电路的电阻值等于第一电阻线1011上串联的第一个电阻和 第二个电阻阻值之和，通过导通或者断开第一晶体管1014可以调整电阻值；上述说明是以 两级RC延迟电路来说明如何调节电阻的，如果是三级RC延迟电路或者更多级的延迟电路， 就通过导通或者断开不同位置的晶体管实现第一电阻线1011和第二电阻线1016之间的电 阻的连接关系，而改变电阻值。电容102包括共用电极线、覆盖于共用电极线的介质层和覆盖于介质层的源漏极 金属层、第三晶体管103和第四晶体管104，第三晶体管103的栅极通过柔性电路板12获取 第三电压，第三晶体管103的另外两极分别连接于共用电极线和源漏极金属层。第四晶体 管104的栅极通过柔性电路板12获取第四电压，第四晶体管104的另外两极分别与地和源 漏极金属层连接。点屏模组电路13通过柔性电路板12给予第三晶体管103电压而导通第 三晶体管103，电容102成为等势体，电容失效，这样，可以将不释放静电脉冲的RC延迟电路 关掉，避免该电容带有电压而与相邻的电容产生耦合效用，例如，在图4中，当第二级RC延 迟电路释放静电脉冲时，可以将第一级RC延迟电路的电容形成等势体而避免第一级RC延 迟单路的电容与第二级RC延迟电路的电容产生耦合效用，影响电路工作；点屏模组电路13 通过柔性电路板12给予第四晶体管104电压而导通第四晶体管104，此时，源漏极金属层具有电势，该电势与共用电极线上的电势形成电势差，这样，等效于对地电容。另外，通过调节 覆盖在共用电极线上的源漏极金属层的面积，也可以调节电容102的值。由于释放极性为正的静电脉冲和极性为负的静电脉冲的区别仅仅在于极性为正 的静电脉冲是通过第一放电单元8释放，极性为负的静电脉冲是通过第二释放单元9释放， 因此，以下仅仅以极性为正的静电脉冲叙述液晶显示面板的静电释放脉冲电路阵列的工作 过程。请参阅图4、图5(a)和图5 (b)，图4所示的静电防护电路阵列由两级静电防护电 路串联而成，液晶显示面板的静电防护电路阵列的工作过程如下为了便于区别，将经过延 迟电路延迟拉宽后的静电脉冲6称为第二静电脉冲7。静电脉冲6通过共用电极线进入第 一电阻线1011，第一级RC延迟电路将静电脉冲6拉宽成为第二静电脉冲7后，使得静电脉 冲的宽度大于第三NMOS晶体管81的响应时间，当静电脉冲的幅值高于第三NMOS晶体管81 获取的低压电压和第三NMOS晶体管81的阈值电压时，静电脉冲从该第三NMOS晶体管81释 放。为防止第二静电脉冲7的脉冲宽度小于第三NMOS晶体管81响应时间而导致第一级静 电保护电路的第三NMOS晶体管81还没有导通，第二静电脉冲7继续向第二级静电防护电 路传输被第二级静电防护电路的RC延迟电路延迟拉宽，如果此时，第二静电脉冲7被拉宽 而使得第二静电脉冲7的持续时间大于第三NMOS晶体管81的响应时间，那么，当静电脉冲 的幅值高于第三NMOS晶体管81获取的低压电压和第三NMOS晶体管81的阈值电压时，第 三NMOS晶体管81导通，静电脉冲7经过第三NMOS晶体管81、柔性电路板12和点屏模组电 路13被释放，静电脉冲不会进入液晶显示面板的驱动电路。需要指出的是，如果第二级静 电防护电路仍然无法将第二静电脉冲7的脉冲宽度拉宽而使得第二静电脉冲7的持续时间 小于第三NMOS晶体管81的响应时间，则，静电脉冲7继续向下一级静电防护电路传输使得 静电脉冲经过多级延迟拉宽，直至拉宽后的静电脉冲的持续时间大于第三NMOS晶体管81 的响应时间，从而释放静电脉冲。也就是说，经过多次延迟拉宽后，当静电脉冲传输至某一 级静电防护电路时，静电脉冲会被拉宽而使得静电脉冲的持续时间大于第三NMNOS晶体管 81的响应时间而导通第三NMOS晶体管81而释放静电。在液晶显示面板的静电防护电路中，还包括位于液晶面板的彩色滤光玻璃和薄膜 晶体管玻璃(TFT玻璃)之间的放电尖端，该放电尖端与共用电极线连接。该放电尖端将彩 色滤光玻璃与薄膜晶体管玻璃之间(比如，两者的贴合处)的静电脉冲引入共用电极线，在 经过共用电极线流至第一电阻线1011后，通过延迟电路10延迟后，经过第一放电单元8或 者第二放电单元9、柔性电路板12后通过点屏模组电路13释放掉。请参阅图6，图6所示为本发明的液晶显示面板的静电防护电路阵列的第二实施 例，该实施例中与第一实施例相同的元件采用相同的标号。该实施例的每一液晶显示面板 的静电防护电路包括具有第一放电单元8和第二放电单元9的放电单元以及RC延迟电路 10。所述第一放电单元8和第二放电单元9的结构与第一实施例中放电单元的结构一样， 在此不再赘述。RC延迟电路10的电阻为液晶显示面板的共用电极线1017本身的电阻，通 过调整共用电极线1017的宽度可以调整电阻。RC延迟电路10的电容103包括共用电极线 1017、覆盖在共用电极线1017的介质层和覆盖在介质层上的源漏极金属层，RC延迟电路10 的电容也包括第三晶体管103和第四晶体管104，通过控制第三晶体管103和第四晶体管 104而调节电容的方法与第一实施例一样，在此不再赘述。RC延迟电路10对极性为正的静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉冲宽度大于第一放电单 元8的响应时间而通过第一放电单元8放电；延迟电路10对极性为负的静电脉冲进行延迟 并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉冲宽度大于第二放电单元9的响应时间 而通过第二放电单元9放电。请参阅图6，在第二实施例中，RC延迟电路10还包括第一控制线1012、第二控制 线1013、第一晶体管1014、第二晶体管1015和共用电极线1017的辅助线1018，共用电极线 1017的辅助线1018也称之为dummy线。所述第一放电单元8与共用电极线1017连接。所 述第二放电单元9与共用电极线1017的辅助线1018连接。第一控制线1012连接于第一 晶体管1014的栅极。第二控制线1013连接于第二晶体管1015的栅极。第一晶体管1014 和第二晶体管1015的另外两极分别与共用电极线1017和共用电极线的辅助线1018连接， 第一控制线1012和第二控制线1013之间加电压使得第一晶体管1014和第二晶体管1015 开或关来控制共用电极线1017与共用电极线的辅助线1018连接或断开而改变RC延迟电 路的电阻，这样，共用电极线1017和共用电极线1017的辅助线1018被第一晶体管1014和 第二晶体管1015分隔成若干段，当控制第一晶体管1014和第二晶体管1015的开或关，就 相当于连接或者断开多段电阻，可以达到调整电阻的目的。实际上，第二实施例与第一实施例的区别在于延迟电路的电阻采用共用电极线本 身的电阻或者共用电极线与共用电极线的辅助线的电阻。该第二实施例中，静电脉冲从共用电极线流入，经过RC延迟后被第一放电单元8 或者第二放电单元9、柔性电路板12后通过点屏模组电路13释放掉，原理与第一实施例一 样，在此不再赘述。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的 保护范围应当以本发明权利要求所界定的范围为准。
1权利要求
1.一种静电防护电路，包括放电单元，其特征在于，还包括延迟电路，该延迟电路的输 出端与放电单元的输入端连接，延迟电路对静电脉冲进行延迟并将静电脉冲的脉冲宽度变 宽以使静电脉冲的脉冲宽度大于放电单元的响应时间而通过放电单元释放静电。
2.如权利要求1所述的静电防护电路，其特征在于，所述放电单元包括第一放电单元 和第二放电单元，极性为正的静电脉冲经过所述延迟电路后经所述第一放电单元放电，极 性为负的静电脉冲经过所述延迟电路后经所述第二放电单元放电。
3.如权利要求2所述的静电防护电路，其特征在于，所述第一放电单元为第一NMOS晶 体管，第一 NMOS晶体管的源极与外部电路连接，第一NMOS晶体管的栅极和漏极与延迟电路 的输出端连接；第二放电单元为第二NMOS晶体管，第二NMOS晶体管的漏极和栅极与外部电 路连接，第二 NMOS晶体管的源极与延迟电路的输出端连接。
4.如权利要求1所述的静电防护电路，其特征在于，所述延迟电路为RC延迟电路。
5.如权利要求4所述的静电防护电路，其特征在于，所述RC延迟电路电阻的电阻值和 /或电容的电容值为可变的。
6.如权利要求5所述的静电防护电路，其特征在于，所述RC延迟电路的电阻包括第 一电阻串、第二电阻串和若干可控开关，所述第一电阻串的两端为所述电阻的两连接端；每 一可控开关一端连接于第一电阻串的两相邻电阻之间，另外一端连接于第二电阻串的两相 邻电阻之间；通过可控开关的开或断而连接或者断开第一电阻串和第二电阻串而调节电阻 值。
7.一种液晶显示面板的静电防护电路，包括放电单元，其特征在于，还包括延迟电路， 该延迟电路的输出端与放电单元的输入端连接，延迟电路的输入端连接液晶显示面板的薄 膜晶体管基板的共用电极线，延迟电路对静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽 以使静电脉冲的脉冲宽度大于放电单元的响应时间而通过放电单元释放静电。
8.如权利要求7所述的液晶显示面板的静电防护电路，其特征在于，所述放电单元包 括第一放电单元和第二放电单元，极性为正的静电脉冲经过所述延迟电路后经所述第一放 电单元放电，极性为负的静电脉冲经过所述延迟电路后经所述第二放电单元放电。
9.如权利要求8所述的液晶显示面板的静电防护电路，其特征在于，所述第一放电单 元和第二放电单元通过柔性电路板与液晶显示面板的点屏模组电路连接而相应获得第一 电压和第二电压，当延迟电路输出端的电压大于第一电压与第一放电单元的阈值电压之和 时，静电脉冲经过第一放电单元后通过点屏模组电路放电；当延迟电路输出端的电压小于 第二电压与第二放电单元的阈值电压之差时，静电脉冲经过第二放电单元后通过点屏模组 电路放电。
10.如权利要求8所述的液晶显示面板的静电防护电路，其特征在于，所述第一放电单 元为第三NMOS晶体管，第二放电单元为第四NMOS晶体管，第三NMOS晶体管的源极与外部 电路连接，第三NMOS晶体管的栅极和漏极与延迟电路的输出端连接，第四NMOS晶体管的漏 极和栅极与外部电路连接，第四NMOS晶体管的源极与延迟电路的输出端连接。
11.如权利要求8所述的液晶显示面板的静电防护电路，其特征在于，所述延迟电路为 RC延迟电路，所述RC延迟电路的电阻包括第一电阻线、第一控制线、第二控制线、第一晶体 管、第二晶体管和第二电阻线，第一电阻线与液晶显示面板的薄膜晶体管基板的共用电极 线连接，第一电阻线上串联有电阻，第一电阻线还与第一放电单元连接，第二电阻线与第二放电单元连接且串联有电阻，第一控制线连接于第一晶体管的栅极，第二控制线连接于第 二晶体管的栅极，第一晶体管和第二晶体管的另外两极分别与第一电阻线和第二电阻线连 接，第一控制线和第二控制线控制第一晶体管和第二晶体管开或关使得第一电阻线与第二 电阻线连接或断开而改变延迟电路的电阻。
12.如权利要求11所述的液晶显示面板的静电防护电路，其特征在于，所述静电保护 电路的电容包括共用电极线、覆盖于共用电极线的介质层和覆盖于介质层的源漏极金属 层、第三晶体管和第四晶体管，第三晶体管的栅极通过柔性电路板获取第三电压，第三晶体 管的另外两极分别连接于共用电极线和源漏极金属层；所述第四晶体管的栅极通过柔性电 路板获取第四电压，第四晶体管的另外两极分别与地和源漏极金属层连接，通过控制向第 三晶体管或第四晶体管输出第三电压或第四电压改变所述电容的大小。
13.如权利要求7所述的液晶显示面板的静电防护电路，其特征在于，还包括位于面板 的彩色滤光玻璃和薄膜晶体管玻璃之间的放电尖端，该放电尖端与共用电极线连接。
14.一种液晶显示面板的静电防护电路，包括放电单元，其特征在于，还包括RC延迟电 路，RC延迟电路的电阻为液晶显示面板的共用电极线本身的电阻，RC延迟电路的电容包括 共用电极线，覆盖于共用电极线的介质层和覆盖于介质层的源漏极金属层，RC延迟电路对 静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉冲宽度大于放电单元 的响应时间而通过第一放电单元释放静电。
15.如权利要求14所述的液晶显示面板的静电防护电路，其特征在于，所述放电单元 包括第一放电单元和第二放电单元，极性为正的静电脉冲经过所述RC延迟电路后经所述 第一放电单元放电，极性为负的静电脉冲经过所述RC延迟电路后经所述第二放电单元放 H1^ ο
16.如权利要求15所述的液晶显示面板的静电防护电路，其特征在于，所述第一放电 单元和第二放电单元通过柔性电路板与液晶显示面板的点屏模组电路连接而相应获得第 一电压和第二电压，当RC延迟电路输出端的电压大于第一电压与第一放电单元的阈值电 压之和时，静电脉冲经过第一放电单元后通过点屏模组电路放电；当RC延迟电路输出端的 电压小于第二电压与第二放电单元的阈值电压之差时，静电脉冲经过第二放电单元后通过 点屏模组电路放电。
17.如权利要求15所述的液晶显示面板的静电防护电路，其特征在于，所述第一放电 单元为第三NMOS晶体管，第二放电单元为第四NMOS晶体管，第三NMOS晶体管的源极与外 部电路连接，第三NMOS晶体管的栅极和漏极与RC延迟电路的输出端连接，第四NMOS晶体 管的漏极和栅极与外部电路连接，第四NMOS晶体管的源极与RC延迟电路的输出端连接。
18.如权利要求15所述的液晶显示面板的静电防护电路，其特征在于，所述RC延迟电 路还包括第一控制线、第二控制线、第一晶体管、第二晶体管和共用电极线的辅助线，所述 第一放电单元与共用电极线连接，所述第二放电单元与共用电极线的辅助线连接，第一控 制线连接于第一晶体管的栅极，第二控制线连接于第二晶体管的栅极，第一晶体管和第二 晶体管的另外两极分别与共用电极线和共用电极线的辅助线连接，第一控制线和第二控制 线控制第一晶体管和第二晶体管开或关来使得共用电极线与共用电极线的辅助线连接或 断开而改变RC延迟电路的电阻。
19.如权利要求15所述的液晶显示面板的静电防护电路，其特征在于，所述RC延迟电路的电容包括共用电极线、覆盖于共用电极线的介质层和覆盖于介质层的源漏极金属层、 第三晶体管和第四晶体管，第三晶体管的栅极通过柔性电路板获取第三电压，第三晶体管 的另外两极分别连接于共用电极线和源漏极金属层；所述第四晶体管的栅极通过柔性电路 板获取第四电压，第四晶体管的另外两极分别与地和源漏极金属层连接，通过控制向第三 晶体管或第四晶体管输出第三电压或第四电压改变所述电容的大小。
20.如权利要求14所述的液晶显示面板的静电防护电路，其特征在于，还包括位于面 板的彩色滤光玻璃和薄膜晶体管玻璃之间的放电尖端，该放电尖端与共用电极线连接。
21.一种液晶显示面板的静电防护阵列，其特征在于，由权利要求7至20中任何一项所 述的静电防护电路串联而成。
全文摘要
一种静电防护电路、液晶显示面板的静电防护电路及液晶显示面板的静电防护电路阵列，该静电防护电路包括放电单元和延迟电路，该延迟电路的输出端与放电单元的输入端连接，延迟电路对静电脉冲进行延迟并将静电脉冲的脉冲宽度变宽以使静电脉冲的脉冲宽度大于放电单元的响应时间而通过放电单元释放静电。本发明能够阻止静电脉冲进入被保护电路。
文档编号G09G3/36GK102118024SQ20091024806
公开日2011年7月6日 申请日期2009年12月30日 优先权日2009年12月30日
发明者曹云 申请人:上海天马微电子有限公司