专利名称：差分ab类放大器电路、驱动器电路以及显示装置的制作方法
技术领域：
本发明涉及差分AB类放大器电路、以及提供有差分AB类放大器电路的驱动器电 路和显示装置。
背景技术：
为了同时驱动大量的电容负载，显示装置包括多个差分AB类放大器电路作为驱 动器电路。例如，这些驱动器电路中的每一个电压驱动LCD(液晶显示)面板的每列中的数 据线并且输出与显示数据相对应的模拟信号。因此，要求在电源电压的整个范围内能够进 行所谓的轨对轨输入/输出，并且连接差分AB类放大器的电压跟随器已经被用于此目的。 此外，这些驱动器电路要求低功率消耗。同时，液晶面板在尺寸上已经增加并且导致数据线上的寄生电容也已经增加。通 常，在连接两级差分放大器电路的电压跟随器与具有差分放大器的输入电路和用于放大来 自于差分放大器的信号的输出电路一起使用的情况下，当被施加给输出的负载电容增加时 其操作容易变得不稳定。在某些情况下，电路可能振荡。为此，连接两级差分放大器电路的 电压跟随器始终被提供有相位补偿电路以稳定操作。然而，相位补偿电路通常占据大面积， 并且对于具有大量的差分AB类放大器电路的整个显示装置驱动器电路的芯片面积的增加 有很大的影响，从而导致制造成本增加。因此，要被使用的差分AB类放大器电路特别要求 节省面积并且更加有效的相位补偿电路。例如，日本专利申请No. JP-2005-124120A公布了 AB类放大器电路作为具有相位 补偿的驱动器电路。图1是示出放大器电路的电路图。放大器电路包括N接收差分放大器 11、P接收差分放大器12以及AB类输出电路13。N接收差分放大器11包括N沟道MOS晶体管112、113、N沟道MOS晶体管111以 及P沟道MOS晶体管114、115。N沟道MOS晶体管112、113形成输入差分输入信号Vin (+) 和Vin(-)的N接收差分对。N沟道MOS晶体管111将由偏置电压層1控制的恒流提供给N 接收差分对。P沟道MOS晶体管114、115形成电流镜电路作为用于N接收差分对的有源负载。P接收差分放大器12包括P沟道MOS晶体管122、123、P沟道MOS晶体管121以 及N沟道MOS晶体管124、125。P沟道MOS晶体管122、123形成输入差分输入信号Vin (+) 和Vin(-)的P接收差分对。P沟道MOS晶体管121将由偏置电压BPl控制的恒流提供给P 接收差分对。N沟道MOS晶体管124、125形成电流镜电路作为用于P接收差分对的有源负载。AB类输出电路13包括P沟道MOS晶体管131、N沟道MOS晶体管132、P沟道MOS 晶体管133、N沟道MOS晶体管134、P沟道MOS晶体管135、N沟道MOS晶体管136以及相 位补偿电容145、146。P沟道MOS晶体管131在其栅极处接收N接收差分放大器11的输出 并且被连接在电压源VDD和输出节点Vout之间。N沟道MOS晶体管132在其栅极处接收P 接收差分放大器12的输出并且被连接在电压源VSS和输出节点之间。P沟道MOS晶体管133由偏置电压BP2控制并且将偏置馈送到P沟道MOS晶体管131。N沟道MOS晶体管134 由偏置电压BN2控制并且将偏置馈送到N沟道MOS晶体管132。P沟道MOS晶体管135和 N沟道MOS晶体管136被连接在晶体管131、132的栅极之间并且在各栅极处分别接收偏置 电压BP3、BN3以用作电平移位器。相位补偿电容145被连接在从N接收差分放大器11输 出的信号被施加到的输入节点(晶体管131的栅极)和输出节点Vout之间。相位补偿电 容146被连接在从P接收差分放大器12输出的信号被施加到的输入节点(晶体管132的 栅极)和输出节点Vout之间。在差分AB类放大器电路中，甚至在N接收差分放大器11和P接收差分放大器12 中的一个不进行操作的输入电压范围内，N接收差分放大器11和P接收差分放大器12中 的另一个进行操作，使得在由电压源VDD和VSS提供的电压之间的整个输入电压范围内能 够将信号传输到AB类输出电路13，即，能够进行轨对轨输入。如图1中所示，AB类差分放大器电路包括相位补偿镜电容145、146。相位补偿镜 电容145被连接在输出级中的P沟道MOS晶体管131的栅极和输出节点Vout之间。相位 补偿镜电容146被连接在输出级中的N沟道MOS晶体管132的栅极和输出节点Vout之间。 通过此种构造，在高频操作中，存在通过镜电容145、146的电流路径和通过输出级晶体管 131,132的驱动电流路径，从而必须引起相位延迟零点。相位延迟零点劣化相位裕度。提出多个众所周知的电路作为具有零点补偿效果的相位补偿电路。例如，在通常 简单的两级差分放大器中，已知使用零点补偿电阻的方法和通过电流缓冲晶体管切断作为 相位延迟零点的原因的依赖于频率的电流前馈路径的方法。将参考图2中所示的两级放大器电路描述使用零点补偿电阻的方法，其中通过具 有恒流源204和晶体管202的放大器电路放大差分放大器200的输出。差分放大器200的 输出被施加给晶体管202的栅极。从被连接至电压源VDD的恒流源204和晶体管202的漏 极之间的连接节点Vout输出放大的信号。相位补偿电容206被连接在晶体管202的栅极 和漏极之间。在这样的情况下，零点补偿电阻201与相位补偿电容206串联地连接在输出 节点Vout和晶体管202的栅极之间。零点补偿电阻201通常是数百kQ的电阻并且占据 大面积。将参考图3中所示的放大器电路描述切断电流前馈路径的方法，其中通过包括恒 流源304和晶体管302的放大器电路放大差分放大器200的输出。差分放大器200的输出 被施加给晶体管302的栅极。从被连接至电压源VDD的恒流源304和晶体管302的漏极之 间的连接节点Vout输出放大的信号。相位补偿电容306经由电流缓冲器晶体管301连接 在晶体管302的栅极和漏极之间。恒流源303、电流缓冲器晶体管301以及恒流源305按顺 序串联地连接在电压源VDD、VSS之间。因此，相位补偿电容306被连接在恒流源303和晶 体管301的连接节点与输出节点Vout之间，并且晶体管301和恒流源305的连接节点被连 接至晶体管302的栅极。如图3中所示，在其中通过电流缓冲器晶体管301切割依赖于频率的电流前馈路 径的相位补偿电路中，由于除了电流缓冲器晶体管301之外被添加到相位补偿电路的恒流 源303、305，使得相位补偿电路的面积增加。此外，电压源VDD和VSS之间的电流路径的数 目增加，导致功率消耗增加。引用列表
专利文献1 JP2005-124120A
发明内容
本发明提供能够改进相位裕度的驱动器电路、显示装置以及驱动电路的方法。本发明的驱动器电路包括差分AB类放大器电路，其包括第一差分放大器电路， 该第一差分放大器电路被构造为放大差分输入信号并且输出第一电压范围内的第一信号； 第二差分放大器电路，该第二差分放大器电路被构造为放大差分输入信号并且输出第二电 压范围内的第二信号；以及AB类输出电路，该AB类输出电路被构造为输入第一和第二信号 作为差分信号并且放大差分信号，其中AB类输出电路包括相位补偿电容部件；和电流缓 冲器电路，该电流缓冲器电路被构造为控制流过相位补偿电容部件的电流。本发明的显示装置包括显示面板；和差分AB类放大器电路，该差分AB类放大器 电路被构造为驱动显示面板，其中差分AB类放大器电路包括第一差分放大器电路，该第 一差分放大器电路被构造为放大差分输入信号并且输出第一电压范围内的第一信号；第二 差分放大器电路，该第二差分放大器电路被构造为放大差分输入信号并且输出第二电压范 围内的第二信号；以及AB类输出电路，该AB类输出电路被构造为输入第一和第二信号作为 差分信号并且放大差分信号，其中AB类输出电路包括相位补偿电容部件；和电流缓冲器 电路，该电流缓冲器电路被构造为控制流过相位补偿电容部件的电流。本发明的驱动电路的方法包括放大差分输入信号以生成第一电压范围内的第一 信号；放大差分输入信号以生成第二电压范围内的第二信号；放大作为差分信号的第一和 第二信号以生成输出信号；利用相位补偿电容补偿输出信号中的相位延迟；以及控制流过 相位补偿电容的电流以控制补偿。根据本发明，能够提供能够改进相位裕度的显示装置、驱动器电路和差分AB类放 大器电路。
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特 征将更加明显，其中图1是示出现有AB类放大器电路的构造的图；图2是用于描述具有零点补偿电阻的放大器电路的图；图3是用于描述具有电流前馈路径切断电路的放大器电路的图；图4是示出根据本发明的实施例的显示装置的构造的框图；图5是示出根据本发明的实施例的差分AB类放大器电路的构造的图；图6是示出根据本发明的实施例的公共偏置电路的构造的图；图7是示出根据本发明的实施例的被提供有与测试模式操作相关的开关的公共 偏置电路的构造的图；图8是用于描述根据本发明的实施例的开关的设置的图；以及图9是示出根据本发明的实施例的公共偏置电路的另一构造的图。
具体实施例方式在下文中，将参考附图描述根据本发明的实施例的驱动器电路、驱动电路的方法 和显示装置。图4是示出根据本发明的实施例的显示装置的构造的框图。显示装置包括驱动器 电路，该驱动器电路具有控制电路、灰阶级电源5、扫描线驱动器电路6和数据线驱动器电 路7、以及显示面板8。显示装置的驱动器电路驱动显示面板8。显示面板8的示例是使用薄膜MOS晶体管(TFT)作为切换元件的有源矩阵驱动型 彩色液晶面板。像素以矩阵的形式被布置在在行方向和列方向中以预定的间隔布置的扫描 线和数据线的交叉点处。像素中的每一个包括液晶电容作为等效电容负载和TFT，其栅极被 连接至扫描线。液晶电容和TFT被串联地连接在数据线和公共电极线之间。基于水平同步信号和垂直同步信号由扫描线驱动器电路7生成的扫描脉冲被施 加给显示面板8的各行中的扫描线。在公共电压Vcom被施加给公共电极线的状态下，基于 数字显示数据由数据线驱动器电路7生成的模拟数据信号被施加给显示面板8的各列中的 数据线。结果，字符、图像等等被显示在显示面板8上。显示装置的驱动器电路并行地电压驱动诸如显示面板8中各列中的数据线的电 容负载并且并行地输出与显示数据相对应的列的模拟信号。因此，在电源线之间能够在整 个电源电压范围内进行输入/输出即所谓的轨对轨输入/输出的多个差分AB类放大器是 被连接和使用的电压跟随器。数据线驱动器电路7包括D/A(数字模拟)转换电路71和输出电路72。D/A转换 电路71通过选择灰阶级电压D/A转换各列中的显示数据并且输出转换的数据作为模拟信 号。输出电路72输出阻抗转换的模拟显示数据信号并且驱动各列中的数据线。输出电路72包括多个差分AB类放大器电路1，所述多个差分AB类放大器电路1 是被连接为能够进行轨对轨输入/输出的电压跟随器；和公共偏置电路2，该公共偏置电路 2用于将偏置电压共同地提供给差分AB类放大器电路1。多个差分AB类放大器电路1的 此种布置能够抑制电路规模的增加并且并行地驱动多条数据线。此外，该布置能够节省电 路面积并且降低功率消耗。如图5中所示，差分AB类放大器电路1包括N接收差分放大器11、P接收差分放 大器12以及AB类输出电路80。N接收差分放大器11包括N沟道MOS晶体管111至113 和P沟道MOS晶体管114、115。P接收差分放大器12包括P沟道MOS晶体管121至123和 N沟道MOS晶体管124、125。AB类输出电路80包括N沟道MOS晶体管132、134、136、138 ；P 沟道MOS晶体管131、133、135、137以及形成相位补偿电容部件的相位补偿电容145、146。在N接收差分放大器11中，差分输入信号Vin(+)、Vin(-)分别被施加给形成N沟 道差分对的N沟道MOS晶体管112、113的栅极。形成电流镜电路的P沟道MOS晶体管114、 115在它们的源极处被连接至电压源VDD，在它们的漏极处被连接至N沟道MOS晶体管112、 113的漏极，在它们的栅极处被共同地连接至连接节点(晶体管114的漏极)。P沟道MOS 晶体管114、115分别成为用于晶体管112、113的有源负载。N沟道MOS晶体管111在它的 栅极处接收偏置电压Bm并且用作恒流源。从N沟道MOS晶体管113的漏极和P沟道MOS 晶体管115的漏极之间的连接节点输出N接收差分放大器11的输出。在P接收差分放大器12中，差分输入信号Vin (+) ,Vin (-)分别被施加给形成P沟
10道差分对的P沟道MOS晶体管122、123的栅极。形成电流镜电路的N沟道MOS晶体管124、 125在它们的源极处被连接至电压源VSS，在它们的漏极处被连接至P沟道MOS晶体管122、 123的漏极并且在它们的栅极处被共同地连接至晶体管122、124的连接节点(晶体管124 的漏极)。N沟道MOS晶体管124、125分别成为用于晶体管122、123的有源负载。P沟道 MOS晶体管121在它的栅极处接收偏置电压BPl并且用在恒流源。从P沟道MOS晶体管123 的漏极和N沟道MOS晶体管125的漏极之间的连接节点输出P接收差分放大器12的输出。
在AB类输出电路80中，P沟道MOS晶体管131和N沟道MOS晶体管132被串行地 连接在电压源VDD和VSS之间，并且从连接节点Vout输出差分AB类放大器1的输出信号。 在它的栅极处接收偏置电压BP3的P沟道MOS晶体管135，和在它的栅极处接收偏置电压BN3 的N沟道MOS晶体管136被并行地相互连接。同时，晶体管135、136的一个连接节点被连接 至在N接收差分放大器11的输出所连接到的输出级中的P沟道MOS晶体管131的栅极。在 它的栅极处接收偏置电压BP4的P沟道MOS晶体管137和在它的栅极处接收偏置电压BP2的 P沟道MOS晶体管133被串行地连接在一个连接节点和电压源VDD之间。另一个连接节点被 连接至在P接收差分放大器12的输出所连接到的输出级中的N沟道MOS晶体管132的栅极。 此外，在它的栅极处接收偏置电压BN4的N沟道MOS晶体管138和在它的栅极处接收偏置电 压BN2的N沟道MOS晶体管134被串行地连接在另一个连接节点和电压源VSS之间。相位补偿电容145被连接在P沟道MOS晶体管133、137的连接节点和输出节点 Vout之间。相位补偿电容146被连接在N沟道MOS晶体管138、134的连接节点和输出节点 Vout之间。当将图5中所示的差分AB类放大器与图1中所示的差分AB类放大器进行比较 时，P沟道MOS晶体管137和N沟道MOS晶体管138被添加到图1中所示的差分AB类放大 器。在图5中所示的差分AB类放大器中，图1中被连接至P沟道MOS晶体管131的栅极的 相位补偿电容145的节点经由P沟道MOS晶体管137被连接至P沟道MOS晶体管131的栅 极。类似地，图1中被连接至N沟道MOS晶体管132的栅极的相位补偿电容146的节点在 图5中经由N沟道MOS晶体管138被连接至N沟道MOS晶体管132的栅极。通过如图5中所示的连接，P沟道MOS晶体管137用作用于切断到相位补偿电容 145的电流前馈路径的电流缓冲器晶体管。N沟道MOS晶体管138用作用于切断到相位补 偿电容146的电流前馈路径的电流缓冲器晶体管。因此，用作电流缓冲器晶体管的P沟道 MOS晶体管137和N沟道MOS晶体管138能够阻断依赖于频率的电流前馈路径，从而防止相 位裕度劣化。如图6中所示，用于将偏置电压提供给如图5中所示的多个输出电路1的公共偏 置电路2包括恒流源21、P沟道电流镜电路51、N沟道电流镜电路52、P沟道MOS晶体管27、 31、37、38、44以及N沟道MOS晶体管28、32、39、40、48。恒流源21被连接至P沟道电流镜 电路51的输入节点。P沟道电流镜电路51的一个输出节点被连接至N沟道电路镜电路52 的输入节点。因此，通过恒流源21设置的电流对称地流入P沟道电流镜电路51和N沟道 电流镜电路52的输出节点。被连接在N沟道电流镜电路52的输出节点和电压源VDD之间的P沟道MOS晶体 管27、44、31均为二极管接法并且分别提供均比由电压源VDD提供的电压低了用于一个晶 体管的阈值电压的偏置电压BP1、BP4、BP2。类似地，P沟道MOS晶体管37、38均为二极管接法并且提供比由电压源VDD提供的电压低了用于两个晶体管的阈值电压的偏置电压BP3。被连接在P沟道电流镜电路51的输出节点和电压源VSS之间的N沟道MOS晶体 管28、48、32均为二极管接法并且分别提供均比由电压源VSS提供的电压高了用于一个晶 体管的阈值电压的偏置电压BN1、BN4、BN2。类似地，N沟道MOS晶体管39、40均为二极管 接法并且分别提供比由电压源VSS提供的电压高了用于两个晶体管的阈值电压的偏置电 压 BN3。由于公共偏置电路2按照这种方式将偏置电压共同地提供给多个输出电路1，所 以在输出电路1中，只需要添加接收偏置电压并且用作电流缓冲器的晶体管。而且在公共 偏置电路2中，仅添加用于分别提供偏置电压BP4、BN4的晶体管44、49，这不代表大量增加。 因此，能够提供能够改进相位裕度而没有添加许多晶体管的差分AB类放大器电路。为了测量此种差分AB类放大器电路1的漏电流，要被提供给差分AB类放大器电 路1中的用作恒流源的各个晶体管的偏置电压可以在测试模式操作中被阻止。即，在P沟 道MOS晶体管的情况下，使偏置电压等于由电压源VDD提供的电压并且在N沟道MOS晶体 管的情况下，使偏置电压等于由电压源VSS提供的电压。图7示出与测试模式操作相关的 公共偏置电路2的构造。通过在图6中所示的公共偏置电路2中提供包括开关22、25、26、29、30、45、46、33、 35、49、50、34、36、41、42的开关部件获得图7中所示的公共偏置电路2。形成开关部件的开 关22被串行地插入到恒流源21以控制从恒流源21的电流提供。在测试模式操作中，电流 提供停止。形成开关部件的开关25与P沟道电流镜电路51并行地插入在P沟道电流镜电 路51的输入节点和电压源VDD之间以控制P沟道电流镜电路51的操作。形成开关部件的 开关26与N沟道电流镜电路52并行地插入在N沟道电流镜电路52的输入节点和电压源 VSS之间以控制N沟道电流镜电路52的操作。在测试模式操作中，电流镜电路51、52停止 它们的操作。形成开关部件的开关29被插入以将P沟道MOS晶体管27的栅极短路到电压源 VDD0当开关29被闭合时，由电压源VDD提供的电压被提供为偏置电压BP1。形成开关部件 的开关30被插入以将N沟道MOS晶体管28的栅极短路到电压源VSS。当开关30闭合时， 由电压源VSS提供的电压被提供为偏置电压Bm。在测试模式操作中，晶体管111、121进入 截止状态并且差分放大器11、12停止它们的放大功能。形成开关部件的开关45和开关46在输出由P沟道MOS晶体管44生成的电压还 是输出由电压源VSS提供的电压作为偏置电压BP4之间进行切换。形成开关部件的开关33 和开关35在输出由P沟道MOS晶体管31生成的电压还是输出由电压源VDD提供的电压作 为偏置电压BP2之间进行切换。在测试模式操作中，P沟道MOS晶体管133、137进入导通 状态，并且由电压源VDD提供的电压被施加给作为输出晶体管的P沟道MOS晶体管131的 栅极并且P沟道MOS晶体管131进入截止状态。形成开关部件的开关49和开关50在输出由N沟道MOS晶体管48生成的电压还 是输出由电压源VDD提供的电压作为偏置电压BN4之间进行切换。形成开关部件的开关34 和开关36在输出由N沟道MOS晶体管32生成的电压还是输出由电压源VDD提供的电压作 为偏置电压BN2之间进行切换。在测试模式操作中，N沟道MOS晶体管134、138进入导通 状态，并且由电压源VSS提供的电压被施加给作为输出晶体管的N沟道MOS晶体管132的栅极并且N沟道MOS晶体管132进入截止状态。形成开关部件的开关41被插入以将P沟道MOS晶体管38的栅极(漏极)短路到 电压源VDD。当开关41闭合时，由电压源VDD提供的电压被提供为偏置电压BP3。形成开 关部件的开关42被插入以将N沟道MOS晶体管40的栅极(漏极)短路到电压源VSS。当 开关41闭合时，由电压源VSS提供的电压被提供为偏置电压BN3。在测试模式操作中，P沟 道MOS晶体管135和N沟道MOS晶体管136进入截止状态。因此，如图8中所示，在正常操作中，开关22、33、34、45、49闭合并且开关25、26、 29、30、35、36、41、42、46、50断开。这时，如图6中所示的公共偏置电路2的连接被实现并 且预定的偏置电压被提供给差分AB类放大器1中的各个晶体管。在测试模式操作中，开关 22、33、34、45、49断开并且开关25、26、29、30、35、36、41、42、46、50闭合。这时，偏置电压被 提供给差分AB类放大器1中的各个晶体管从而各个晶体管可靠地进入导通或者截止状态 并且放大功能停止。因此，能够测量差分AB类放大器电路1的漏电流。如上所述，AB类输出电路80包括P沟道MOS晶体管133和N沟道MOS晶体管134 作为两个恒流源并且晶体管137、138用作电流缓冲器。如图3中所示，被提供有用于零点补偿效果的电流缓冲器晶体管的相位补偿电路 要求用于电流缓冲器晶体管的源极的恒流源303和用于电流缓冲器晶体管的漏极的电流 源305，并且要求从偏置电路提供的偏置电压用于电流缓冲器晶体管的栅极。通过这两个恒 流源和偏置电压，在相位补偿电容方面电流缓冲器晶体管301用作电流缓冲器并且执行具 有零点补偿效果的相位补偿。图5中所示的AB类输出电路80包括P沟道MOS晶体管133和N沟道MOS晶体管 134作为两个恒流源，并且这两个恒流源分别被用作具有零点补偿效果的相位补偿电路的 源极侧恒流源和漏极侧恒流源。换言之，借助于被提供在AB类输出电路80中的两个恒流 源133、134，恒流流入晶体管137、138并且从公共偏置电路2提供偏置电压BP4、BN4并且 将其分别施加给晶体管137、138的栅极。因此，当从被连接在晶体管137、138的源极和AB 类输出电路80的输出Vout之间的相位补偿电容145、146看时晶体管137、138用作电流缓 冲器。如上所述，在AB类输出电路80中，用于生成必要的偏置电压的电路被布置在公共 偏置电路2中并且差分AB类放大器电路1中添加的晶体管的数目是2。与单独地提供偏置 电路的情况相比较，由于用于生成偏置电压的电路是共用的，所以能够减少电路占据的面 积。即，通过使用具有零点补偿效果的相位补偿电路同时抑制数据线驱动器电路7的面积 的增加能够提高差分AB类放大器电路1的稳定性。如图9中所示，P沟道MOS晶体管43和N沟道MOS晶体管47可以被添加到公共 偏置电路2。P沟道MOS晶体管43被连接在二极管接法的P沟道MOS晶体管31的漏极和 栅极之间，并且P沟道MOS晶体管44的栅极电压被施加给P沟道MOS晶体管43的栅极。N 沟道MOS晶体管47被连接在二极管接法的N沟道MOS晶体管32的漏极和栅极之间，并且 N沟道MOS晶体管48的栅极电压被施加给N沟道MOS晶体管47的栅极。通过此种电路构造，图9中所示的公共偏置电路2中的P沟道MOS晶体管31、43、 44和图5中所示的差分AB类放大器电路1中的P沟道MOS晶体管133、137形成低压级联 电流镜电路。图9中所示的公共偏置电路2中的N沟道MOS晶体管32、47、48和图5中所
13示的差分AB类放大器电路1中的N沟道MOS晶体管134、138形成低压级联电流镜电路。结果，P沟道MOS晶体管31的漏极到源极电压等于P沟道MOS晶体管133的漏极 到源极电压并且N沟道MOS晶体管32的漏极到源极电压等于N沟道MOS晶体管134的漏 极到源极电压。这些漏极到源极电压的相等防止由于早期效应导致的镜电流值的不匹配， 从而实现高精度的电流镜电路。而且在公共偏置电路2中，通过P沟道MOS晶体管133和N沟道MOS晶体管134的 恒流源分别固定流入晶体管137、138的电流的值。公共偏置电路2将偏置电压BP4提供给 P沟道MOS晶体管137的栅极并且将偏置电压BN4提供给N沟道MOS晶体管138的栅极，并 且晶体管137、138用作电流缓冲器。因此，能够实现具有零点补偿效果的相位补偿。如上所述，在AB类输出电路80中，晶体管133、134被用作恒流源。当在恒流源晶 体管133、134的电流值之间出现不匹配时，差分电流流入差分放大器11、12并且表现为输 出偏移电压。因此，通过如上所述增加电流镜电路的电流值的精确度，能够防止出现输出偏 移电压。通过像在如图7中所示的公共偏置电路2中的开关控制中一样控制如图8中所示 的开关能够实现测试模式操作。如上所述，例如，通过将此技术应用于用于驱动IXD面板的IXD驱动器LSI，即使当 驱动具有大的负载的面板时，在高速时能够容易地获得稳定的输出。此外，能够以相对较低 的成本获得高的稳定性同时抑制面积的增加。另外，即使液晶面板在尺寸上进一步增加，也 能够以低成本提高产品的可靠性。在不冲突的范围内能够根据需要组合上述本发明的实施例。
权利要求
一种驱动器电路，所述驱动器电路具有差分AB类放大器电路，包括第一差分放大器电路，所述第一差分放大器电路被构造为放大差分输入信号并且输出第一电压范围内的第一信号；第二差分放大器电路，所述第二差分放大器电路被构造为放大所述差分输入信号并且输出第二电压范围内的第二信号；以及AB类输出电路，所述AB类输出电路被构造为输入所述第一和所述第二信号作为差分信号并且放大所述差分信号，其中所述AB类输出电路包括相位补偿电容部件；和电流缓冲器电路，所述电流缓冲器电路被构造为控制流过所述相位补偿电容部件的电流。
2.根据权利要求1所述的驱动器电路，其中所述相位补偿电容部件包括第一和第二相 位补偿电容并且所述AB类输出电路进一步包括第一输出晶体管和第二输出晶体管，所述第一输出晶体管和第二输出晶体管被串联地 连接在第一和第二电压源之间；输出节点，所述输出节点被连接至所述第一晶体管被连接至所述第二输出晶体管处的点第一电流缓冲器晶体管，所述第一电流缓冲器晶体管与所述第一相位补偿电容串联地 连接在所述输出节点和所述第一输出晶体管的栅极之间，其中所述栅极被构造为接收所述第一信号；第一恒流源晶体管，所述第一恒流源晶体管被连接在所述第一电流缓冲器晶体管的源 极和所述第一电压源之间；第二电流缓冲器晶体管，所述第二电流缓冲器晶体管与所述第二相位补偿电容串联地 连接在所述输出节点和所述第二输出晶体管的栅极之间，其中所述栅极被构造为接收所述第二信号；以及第二恒流源晶体管，所述第二恒流源晶体管被连接在所述第二电流缓冲器晶体管的源 极和所述第二电压源之间。
3.根据权利要求2所述的驱动器电路，进一步包括 多个所述差分AB类放大器电路；和偏置电路，所述偏置电路被构造为将偏置电压提供给所述多个差分AB类放大器电路 中的每一个，其中所述偏置电路包括 恒流源；电流镜电路，所述电流镜电路被构造为基于所述恒流源将恒流提供给多个电路； 第一偏置晶体管，所述第一偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第一偏置电压提供给所述每个差分AB类放大器电路的所述第一电流缓冲 器晶体管；第二偏置晶体管，所述第二偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第二偏置电压提供给所述每个差分AB类放大器电路的所述第二电流缓冲器晶体管；第三偏置晶体管，所述第三偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第三偏置电压提供给所述每个差分AB类放大器电路的所述第一电流缓冲 器晶体管；以及第四偏置晶体管，所述第四偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第四偏置电压提供给所述每个差分AB类放大器电路的所述第二电流缓冲 器晶体管。
4.根据权利要求3所述的驱动器电路，其中所述偏置电路进一步包括第一级联晶体管，所述第一级联晶体管被构造为通过所述第一偏置晶体管的栅极电压 进行控制，被连接在所述第三偏置晶体管的栅极和漏极之间并且形成级联电流镜电路；和第二级联晶体管，所述第二级联晶体管被构造为通过所述第二偏置晶体管的栅极电压 进行控制，被连接在所述第四偏置晶体管的栅极和漏极之间并且形成级联电流镜电路。
5.根据权利要求4所述的驱动器电路，其中所述偏置电路进一步包括开关部件，所述开关部件被构造为在测试模式操作中停止所述恒流源的电流提供； 开关部件，所述开关部件被构造为在所述测试模式操作中停止被提供给所述电流镜电 路的所述恒流；开关部件，所述开关部件被构造为将被提供给所述第一电流缓冲器晶体管的所述第一 偏置电压的源切换到所述第二电压源；开关部件，所述开关部件被构造为将被提供给所述第二电流缓冲器晶体管的所述第二 偏置电压的源切换到所述第一电压源；开关部件，所述开关部件被构造为将被提供给所述第一恒流源晶体管的所述第三偏置 电压的源切换到所述第二电压源；以及开关部件，所述开关部件被构造为将被提供给所述第二恒流源晶体管的所述第四偏置 电压的源切换到所述第一电压源。
6.根据权利要求5所述的驱动器电路，其中所述AB类输出电路进一步包括第三和第四 恒流源晶体管，所述第三和第四恒流源晶体管被并行地连接在所述第一电流缓冲器晶体管 的漏极和所述第二电流缓冲器晶体管的漏极之间。
7.根据权利要求6所述的驱动器电路，其中所述偏置电路进一步包括第五偏置晶体管，所述第五偏置晶体管被构造为基于由所述电流镜电路提供的恒流将 第五偏置电压提供给所述第三恒流源晶体管；和第六偏置晶体管，所述第六偏置晶体管被构造为基于由所述电流镜电路提供的恒流将 第六偏置电压提供给所述第四恒流源晶体管。
8.根据权利要求7所述的驱动器电路，其中所述偏置电路进一步包括开关部件，所述开关部件被构造为将被提供给所述第三恒流源晶体管的所述第五偏置 电压的源切换到所述第一电压源；和开关部件，所述开关部件被构造为将被提供给所述第四恒流源晶体管的所述第六偏置 电压的源切换到所述第二电压源。
9.一种显示装置，包括 显示面板；和差分AB类放大器电路，所述差分AB类放大器电路被构造为驱动所述显示面板， 其中所述差分AB类放大器电路包括第一差分放大器电路，所述第一差分放大器电路被构造为放大差分输入信号并且输出 第一电压范围内的第一信号；第二差分放大器电路，所述第二差分放大器电路被构造为放大所述差分输入信号并且 输出第二电压范围内的第二信号；以及AB类输出电路，所述AB类输出电路被构造为输入所述第一和所述第二信号作为差分 信号并且放大所述差分信号，其中所述AB类输出电路包括 相位补偿电容部件；和电流缓冲器电路，所述电流缓冲器电路被构造为控制流过所述相位补偿电容部件的电流。
10.根据权利要求9所述的显示装置，其中所述相位补偿电容部件包括第一和第二相 位补偿电容并且所述AB类输出电路进一步包括第一输出晶体管和第二输出晶体管，所述第一输出晶体管和第二输出晶体管被串联地 连接在第一和第二电压源之间；输出节点，所述输出节点被连接至所述第一晶体管被连接至所述第二输出晶体管处的点；第一电流缓冲器晶体管，所述第一电流缓冲器晶体管与所述第一相位补偿电容串联地 连接在所述输出节点和所述第一输出晶体管的栅极之间，其中所述栅极被构造为接收所述第一信号；第一恒流源晶体管，所述第一恒流源晶体管被连接在所述第一电流缓冲器晶体管的源 极和所述第一电压源之间；第二电流缓冲器晶体管，所述第二电流缓冲器晶体管与所述第二相位补偿电容串联地 连接在所述输出节点和所述第二输出晶体管的栅极之间，其中所述栅极被构造为接收所述第二信号；以及第二恒流源晶体管，所述第二恒流源晶体管被连接在所述第二电流缓冲器晶体管的源 极和所述第二电压源之间。
11.根据权利要求10所述的显示装置，进一步包括 多个所述差分AB类放大器电路；和偏置电路，所述偏置电路被构造为将偏置电压提供给所述多个差分AB类放大器电路 中的每一个，其中所述偏置电路包括 恒流源；电流镜电路，所述电流镜电路被构造为基于所述恒流源将恒流提供给多个电路； 第一偏置晶体管，所述第一偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第一偏置电压提供给所述每个差分AB类放大器电路的所述第一电流缓冲 器晶体管；第二偏置晶体管，所述第二偏置晶体管被构造为二极管接法并且基于由所述电流镜电路提供的恒流将第二偏置电压提供给所述每个差分AB类放大器电路的所述第二电流缓冲 器晶体管；第三偏置晶体管，所述第三偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第三偏置电压提供给所述每个差分AB类放大器电路的所述第一电流缓冲 器晶体管；以及第四偏置晶体管，所述第四偏置晶体管被构造为二极管接法并且基于由所述电流镜电 路提供的恒流将第四偏置电压提供给所述每个差分AB类放大器电路的所述第二电流缓冲 器晶体管。
12.根据权利要求11所述的显示装置，其中所述偏置电路进一步包括第一级联晶体管，所述第一级联晶体管被构造为通过所述第一偏置晶体管的栅极电压 进行控制，被连接在所述第三偏置晶体管的栅极和漏极之间并且形成级联电流镜电路；和第二级联晶体管，所述第二级联晶体管被构造为通过所述第二偏置晶体管的栅极电压 进行控制，被连接在所述第四偏置晶体管的栅极和漏极之间并且形成级联电流镜电路。
13.根据权利要求12所述的显示装置，其中所述偏置电路进一步包括开关部件，所述开关部件被构造为在测试模式操作中停止所述恒流源的电流提供； 开关部件，所述开关部件被构造为在所述测试模式操作中停止被提供给所述电流镜电 路的所述恒流；开关部件，所述开关部件被构造为将被提供给所述第一电流缓冲器晶体管的所述第一 偏置电压的源切换到所述第二电压源；开关部件，所述开关部件被构造为将被提供给所述第二电流缓冲器晶体管的所述第二 偏置电压的源切换到所述第一电压源；开关部件，所述开关部件被构造为将被提供给所述第一恒流源晶体管的所述第三偏置 电压的源切换到所述第二电压源；以及开关部件，所述开关部件被构造为将被提供给所述第二恒流源晶体管的所述第四偏置 电压的源切换到所述第一电压源。
14.根据权利要求13所述的显示装置，其中所述AB类输出电路进一步包括第三和第四 恒流源晶体管，所述第三和第四恒流源晶体管被并行地连接在所述第一电流缓冲器晶体管 的漏极和所述第二电流缓冲器晶体管的漏极之间。
15.根据权利要求14所述的显示装置，其中所述偏置电路进一步包括第五偏置晶体管，所述第五偏置晶体管被构造为基于由所述电流镜电路提供的恒流将 第五偏置电压提供给所述第三恒流源晶体管；和第六偏置晶体管，所述第六偏置晶体管被构造为基于由所述电流镜电路提供的恒流将 第六偏置电压提供给所述第四恒流源晶体管。
16.根据权利要求15所述的显示装置，其中所述偏置电路进一步包括开关部件，所述开关部件被构造为将被提供给所述第三恒流源晶体管的所述第五偏置 电压的源切换到所述第一电压源；和开关部件，所述开关部件被构造为将被提供给所述第四恒流源晶体管的所述第六偏置 电压的源切换到所述第二电压源。
17.—种驱动电路的方法，包括放大差分输入信号以生成第一电压范围内的第一信号； 放大所述差分输入信号以生成第二电压范围内的第二信号； 放大作为差分信号的所述第一和所述第二信号以生成输出信号； 利用相位补偿电容补偿所述输出信号中的相位延迟；以及 控制流过所述相位补偿电容的电流以控制所述补偿。
全文摘要
本发明涉及差分AB类放大器电路、驱动器电路以及显示装置。本发明的驱动器电路包括差分AB类放大器电路，其包括第一差分放大器电路，该第一差分放大器电路被构造为放大差分输入信号并且输出第一电压范围内的第一信号；第二差分放大器电路，该第二差分放大器电路被构造为放大差分输入信号并且输出第二电压范围内的第二信号；以及AB类输出电路，该AB类输出电路被构造为输入第一和第二信号作为差分信号并且放大差分信号，其中AB类输出电路包括相位补偿电容部件；和电流缓冲器电路，该电流缓冲器电路被构造为控制流过相位补偿电容部件的电流。
文档编号G09G3/36GK101951233SQ20101022137
公开日2011年1月19日 申请日期2010年6月30日 优先权日2009年7月9日
发明者久野晴彦 申请人:瑞萨电子株式会社