差分放大器电路、使用其的数据线驱动器及液晶显示设备的制作方法

专利名称：差分放大器电路、使用其的数据线驱动器及液晶显示设备的制作方法
技术领域：
本发明涉及差分放大器电路、使用差分放大器电路的数据线驱动器、以及液晶显 示设备。
背景技术：
在用于驱动液晶显示面板的数据线(即，信号线)的数据线驱动器的输出级中通 常使用差分放大器电路。这是因为被设置在液晶显示面板中的数据线在长度上长并且具有 大的寄生电容，并且因此要求大的驱动功率用于驱动数据线。更加典型地，包括差分放大器 的电压跟随器被设置在输出级中使得通过电压跟随器驱动数据线。在许多的情况下，被设置在数据线驱动器的输出级中的差分放大器电路被构造以 适应轨对轨操作。换言之，以输入和输出电压的容许范围的下限尽可能地接近于接地电压 并且其容许范围的上限尽可能地接近于电源电压的方式构造差分放大器电路。此要求对在 低电源电压的情况下延伸操作电压范围是尤其重要的。在实现轨对轨操作中要被考虑的技术方面之一是包括(增强型)NMOS晶体管(在 下文中被称为“NM0S晶体管对”)的差分对和包括PMOS晶体管(在下文中被称为“PMOS晶 体管对”)的差分对的操作电压范围。NMOS晶体管对适应于等于或者高于NMOS晶体管的阈 值电压Vtn并且等于或者低于电源电压Vdd的输入电压。然而，PMOS晶体管对适应于等于或 者高于接地电压VSS并且等于或者低于(Vdd-Vtp)的输入电压，其中Vtp是PMOS晶体管的阈 值电压。考虑晶体管差分对的此种特性，执行轨对轨操作的差分放大器电路被构造为包括 NMOS晶体管对和PMOS晶体管对。例如，在专利文献1中公布像这样的差分放大器。图1是示出在专利文献1中公布的差分放大器电路1的构造的电路图。在图1中， 差分放大器电路101包括NMOS晶体管对102、PM0S晶体管对103、恒流源Isi和IS2、电流镜 104和105、浮置电流源106、恒流源IS3、PM0S晶体管MP8、NM0S晶体管MN8、以及相位补偿电 容器C1和C2。匪OS晶体管对102包括一对匪OS晶体管丽1(11和丽1(12，并且PMOS晶体管对 103包括一对PMOS晶体管MP1和MP2。电流镜104和105中的每一个是折叠级联型电流镜 (folded-cascode type current mirror)。电流镜 104 包括 PMOS 晶体管 MP3 至 MP6,并且 电流镜105包括NMOS晶体管MN3至MN6。偏置电压V1被提供给PMOS晶体管MP5和MP6,并 且偏置电压V2被提供给NMOS晶体管MN5和MN6。浮置电流源106包括PMOS晶体管MP7和 NMOS晶体管MN7。偏置电压V3被提供给PMOS晶体管MP7的栅极，并且偏置电压V4被提供给 NMOS晶体管MN7的栅极。PMOS晶体管MP8和NMOS晶体管MN8被串联地连接在电源线107和 接地线108之间，并且它们用作输出晶体管。被构造如上所述的差分放大器电路1011生成与被提供给正相输入端子109的输 入电压IN+和被提供给反相输入端子110的输入电压IN—之间的差相对应的输出电压Vout， 以将其输出到输出端子111。由于图1中的差分放大器电路101包括其输入级中的NMOS晶 体管对102和PMOS晶体管对103，所以能够实现轨对轨操作。
然而，当图1中的差分放大器电路101被用作液晶显示面板的驱动器时，尽管能够实现轨对轨操作，但是存在加重电源电压Vdd或者接地电压Vss附近的电压范围的振幅差偏 差的问题。在此，当多个差分放大器电路被设置时振幅差偏差意指用于相同灰阶的正驱动 电压和负驱动电压之间的差(振幅差)的偏差。在专利文献2中指出此问题。在此专利文 献2中，由于图1中的差分放大器电路101被设置有NMOS晶体管对和PMOS晶体管对，所以 推断，电源电压Vdd或者接地电压Vss附近的电压范围的振幅差偏差的加重是由于电源电压 Vdd或者接地电压Vss附近的电压范围和中间电压范围之间的电路操作的差(参见专利文献 2中的段落W125])。具体地，在中间电压范围内，NMOS晶体管对和PMOS晶体管对进行操 作。然而，在电源电压Vdd的附近中的电压范围中，尽管NMOS晶体管对进行操作，但是PMOS 晶体管对没有进行操作。同时，在接地电压Vss的附近中的电压范围中，PMOS晶体管对进行 操作，NMOS晶体管对没有进行操作。这些操作中的切换引起电源电压Vdd或者接地电压Vss 的附近中的电压范围中的振幅差偏差的增加。在专利文献2中，作为用于解决电源电压Vdd或者接地电压Vss附近的电压范围的 振幅差偏差的问题的措施，公开仅使用耗尽型NMOS晶体管的差分对并且折叠型负载电路 进一步被用作有源负载。图2和图3是示出在专利文献2中公布的差分放大器电路IOlA和 IOlB的构造的电路图。图2中的差分放大器电路IOlA被构造为包括NMOS晶体管对102A、 电流镜104、恒流源Isi至IS3、以及输出放大器Al。NMOS晶体管对102A包括的一对耗尽型 NMOS晶体管和MN2。在此，通过将圆圈标记添加到普通的NMOS晶体管的符号来描述耗 尽型NMOS晶体管中的每一个。同时，折叠级联型电流镜被用作作为有源负载而作用的电流 镜104。应注意的是，通过图2中的附图标记112来指示用于提供偏置电压V1的电压源。 另一方面，图3中的差分放大器电路IOlB被构造为包括NMOS晶体管对102A、电流镜104、 恒流源Isi至Is3、浮置电流源106、电流镜105A、PM0S晶体管MP8、以及NMOS晶体管MN8。而 且，在图3中的电路构造中，折叠级联型电流镜被用作电流镜104。通过图3中的附图标记 114和115来分别指示用于提供偏置电压V3和V4的电压源。在图2和图3中所示的构造中，通过使用包括一对耗尽型NMOS晶体管和MN2 的NMOS晶体管对102，输入电压的下限能够采用接地电压Vss。此外，通过使用折叠级联电 流镜104作为有源负载，即使当输入电压处于电源电压Vdd附近的电压范围内时，也能够提 供被要求用于操作NMOS晶体管对102A的耗尽型NMOS晶体管的偏置电压。因此，在没有出 现在电路操作中进行切换的情况下，NMOS晶体管对102A在整个电压范围内进行操作。因 此，根据图2和图3中所示的构造中，虽然能够实现轨对轨操作，但是能够减小电源电压Vdd 和接地电压Vss附近的电压范围的振幅差偏差。应注意的是，在没有设置PMOS晶体管对的情况下，耗尽型NMOS晶体管对被设置在 图2和图3中的构造中的每一个中。专利文献2中公布的构造以如下技术知识为基础，即， 考虑到当NMOS晶体管对和PMOS晶体管对都被设置时电路操作中的切换出现的缺陷，仅使 用耗尽型NMOS晶体管对。引用列表[专利文献1] JP-A-Heisei 6-326529[专利文献 2] JP 2007-202127A

发明内容
然而，根据本申请的发明人的研究，为了实现被实际要求用于驱动液晶显示面板 的数据线驱动器的振幅差偏差，图1至图3中的任何电路构造不是正确的。小的振幅差偏差 被要求用于在数据线驱动器的输出级中使用的差分放大器电路，特别在中间电压范围中。 此要求是由于液晶的特性。从示意性地示出被施加给各个像素的液晶的电压和像素的亮度 之间的关系的图4可以理解，被施加的电压(V)和像素的亮度⑴之间的关系的曲线(在 下文中被称为“V-T曲线”)具有在被施加的电压的上下限附近的电压范围内逐渐的并且在 中间电压范围内急剧的倾斜。这意味着在中间电压范围内必须精确地控制被施加的电压， 即，必须减小差分放大器电路的振幅差偏差。然而，这不意味着在被施加的电压的上下限附 近的电压范围内没有必要减小振幅差偏差。换言之，在图4中所示的曲线意味着，尽管期待 在整个电压范围内减小振幅差偏差，但是特别在中间电压范围内要求减小振幅差偏差。然而，图1至图3中所示的构造没有满足如上所述的要求。在使用如图1中所示 的NMOS晶体管对102和PMOS晶体管对103的差分放大器电路中，不能够在电源电压Vdd和 接地电压Vss附近的电压范围内减小振幅差偏差。这是因为，在如上所述的电源电压Vdd和 接地电压Vss附近的电压范围内出现电路操作的切换。然而，在仅使用如图2和图3中所示 的包括耗尽型NMOS晶体管的NMOS晶体管对102A的构造中，尽管能够在电源电压Vdd和接 地电压Vss附近的电压范围内减小振幅差偏差，但是不能够在最重要的中间电压范围内减 小振幅差偏差。因此，本发明的目的是为了提供包括差分放大器电路和显示设备的数据线驱动 器，其中能够完成用于液晶面板的优秀的振幅差偏差特性。在本发明的方面中，差分放大器电路包括匪OS晶体管对，该NMOS晶体管对与正 相输入端子和反相输入端子相连接；PMOS晶体管对，该PMOS晶体管对与正相输入端子和反 相输入端子相连接；以及输出电路部件。PMOS晶体管对包括第一和第二 PMOS晶体管，并且 NMOS晶体管对包括作为其中沟道区域被没有P阱地形成在P型衬底中的耗尽型NMOS晶 体管的第一和第二非掺杂型NMOS晶体管。输出电路部件包括与第一和第二非掺杂型NMOS 晶体管相连接的折叠级联型的第一电流镜，并且响应于来自第一电流镜的电流而输出输出 电压。在本发明的另一方面中，数据线驱动器包括D/A(数字到模拟)转换器，该D/ A(数字到模拟)转换器被构造为输出与显示数据相对应的灰阶电压；和差分放大器电路， 该差分放大器电路具有与液晶显示面板的数据线相连接的输出端子，并且具有与灰阶电压 相连接的正相输入端子和与输出端子相连接的反相输入端子。差分放大器电路包括NM0S 晶体管对，该NMOS晶体管对与正相输入端子和反相输入端子相连接；PMOS晶体管对，该 PMOS晶体管对与正相输入端子和反相输入端子相连接；以及输出电路部件。PMOS晶体管对 包括第一和第二 PMOS晶体管，并且NMOS晶体管对包括作为其中沟道区域被没有P阱地形 成在P型衬底中的耗尽型NMOS晶体管的第一和第二非掺杂型NMOS晶体管。输出电路部件 包括与第一和第二非掺杂型NMOS晶体管相连接的折叠级联型的第一电流镜，并且响应于 来自第一电流镜的电流而输出输出电压。在本发明的又一方面中，液晶显示设备包括液晶显示面板；和数据线驱动器，该 数据线驱动器被构造为驱动液晶显示面板的数据线。数据线驱动器包括D/A(数字到模拟)转换器，该D/A(数字到模拟)转换器被构造为输出与显示数据相对应的灰阶电压；和差分放大器电路，该差分放大器电路包括与液晶显示面板的数据线相连接的输出端子，并 且具有与灰阶电压相连接的正相输入端子和与输出端子相连接的反相输入端子。差分放 大器电路包括NM0S晶体管对，该NMOS晶体管对与正相输入端子和反相输入端子相连接； PMOS晶体管对，该PMOS晶体管对与正相输入端子和反相输入端子相连接；以及输出电路部 件。PMOS晶体管对包括第一和第二 PMOS晶体管，并且NMOS晶体管对包括作为其中沟道 区域被没有P阱地形成在P型衬底中的耗尽型NMOS晶体管的第一和第二非掺杂型NMOS晶 体管。输出电路部件包括与第一和第二非掺杂型NMOS晶体管相连接的折叠级联型的第一 电流镜，并且响应于来自第一电流镜的电流而输出输出电压。根据本发明，能够实现极好地适合在用于驱动液晶面板的数据线驱动器中使用的 差分放大器电路的振幅差偏差特性。


结合附图，根据某些示例性实施例的以下描述，本发明的以上和其它目的、优点和 特征将更加明显，其中图1是示出传统的差分放大器电路的构造的示例的电路图；图2是示出另一传统的差分放大器电路的构造的另一示例的电路图；图3是进一步示出另一传统的差分放大器电路的构造的另一示例的电路图；图4是示出被施加给液晶显示面板的像素的液晶的电压和像素的亮度之间的关 系的图；图5是示出根据本发明的实施例的差分放大器电路的构造的电路图；图6示出普通增强型NMOS晶体管和非掺杂型NMOS晶体管的构造的截面图；图7A是示出典型的差分放大器电路的构造的电路图；图7B是示出图1、图2以及图5中的差分放大器电路中的输入级中的互导的图；图8A和图8B是示出普通增强型NMOS晶体管和非掺杂型NMOS晶体管的Pelgrom 图的图；图9A和图9B是示出图1和图5中所示的差分放大器电路的振幅差偏差特性的 图；图10是示出被应用有本发明的差分放大器电路的液晶显示设备的构造的示例的 框图；图11是示出被应用有本发明的差分放大器电路的数据线驱动器的构造的示例的 框图；图12A是示出本发明的另一实施例的差分放大器电路的电路图；图12B是示出本发明的又一实施例的差分放大器电路的电路图；图13是示出本发明的又一实施例的差分放大器电路的电路图；以及图14是示出本发明的又一实施例的差分放大器电路的电路图。
具体实施例方式图5是示出根据本发明的实施例的差分放大器电路1的构造的电路图。差分放大器电路1包括NMOS晶体管对2、PM0S晶体管对3、恒流源Isi和IS2、电流镜4和5、浮置电流 源6、恒流源IS3、PMOS晶体管MP8、NMOS晶体管MN8、以及相位补偿电容器C1和C2。NMOS晶 体管对2、PMOS晶体管对3、恒流源Isi和Is2用作差分放大器电路1的输入级。同时，电流 镜4和5、浮置电流源6、恒流源IS3、PM0S晶体管ΜΡ84Π NMOS晶体管MN8用作差分放大器电 路1的输出电路部件。 具体地，匪OS晶体管2包括一对匪OS晶体管和MN2,并且PMOS晶体管对3包 括一对PMOS晶体管MP1和MP2。NMOS晶体管和MN2将它们的源极共同地连接至恒流源 ISl并且PMOS晶体管MP1和MP2将它们的源极共同地连接至恒流源IS2。恒流源Isi将来自 于NMOS晶体管MN1和MN2的共同地连接的源极的预定的电流提供给接地线。恒流源Is2将 预定的电流提供给PMOS晶体管MP1和MP2的共同地连接的源极。NMOS晶体管和PMOS 晶体管MP1将它们的栅极共同地连接至正相输入端子9，并且NMOS晶体管MN2和PMOS晶体 管MP2将它们的栅极共同地连接至反相输入端子10。 非掺杂型NMOS晶体管被用作NMOS晶体管对2的NMOS晶体管MN1和MN2。在这里， 非掺杂型晶体管意指被形成在P型衬底中而不是形成在P型阱中的NMOS晶体管。换言之， 非掺杂型晶体管是NMOS晶体管，该NMOS晶体管的沟道区域具有与P型衬底相同的杂质浓 度。在图5(和其它的附图)中，应注意的是，非掺杂型晶体管被描述具有对普通NMOS晶体 管的符号添加有圆圈的符号。为了达到更好的振幅差偏差特性，重要的是，将非掺杂型NMOS 晶体管用于NMOS晶体管对2，稍后将会加以描述。图6是示出增强型NMOS晶体管和非掺杂型NMOS晶体管的结构的截面图。增强型 NMOS晶体管和非掺杂型NMOS晶体管中的每一个被形成在P型衬底21上。通过增强型NMOS 晶体管中的高压注入形成P阱22。N区域23和25被形成在P阱22中，并且源极区域24 被形成在N区域23中并且漏极区域26被形成在N区域25中。栅极绝缘膜27被形成在P 阱22的沟道区域上，并且栅极电极28被形成在栅极绝缘膜27上。在增强型NMOS晶体管 中，对沟道区域执行沟道注入使得将阈值电压调整为所想要的值。同时，为非掺杂型NMOS晶体管没有形成P阱22。S卩，N区域23和25被直接地形 成在P型衬底21上，并且源极区域24被形成在N区域23中并且漏极区域26被形成在N 区域25中。此外，栅极绝缘膜27被形成在沟道区域上，并且栅极电极28被形成在栅极绝 缘膜27上。在此构造中，应注意的是，由于为非掺杂型NMOS晶体管没有形成P阱22，所以 沟道区域中的杂质浓度与P型衬底21的杂质浓度一致。非掺杂型NMOS晶体管具有比普通 增强型NMOS晶体管大的互导，稍后将会加以描述。在本实施例中，以非掺杂型NMOS晶体管的阈值电压能够被调节为近 似-0. IV (在-0. 2V到OV的范围内)的方式设置P型衬底21中的杂质浓度(即，非掺杂型 NMOS晶体管的沟道区域中的杂质浓度)。因此，NMOS晶体管MN1和MN2用作耗尽型晶体管。再次参考图5，电流镜4是折叠级联型电流镜，包括PMOS晶体管MP3至MP6。具体 地，PMOS晶体管MP3和MP4的源极被连接至提供有电源电压Vdd的电源线7，并且PMOS晶体 管MP3和MP4的栅极被共同地连接至PMOS晶体管MP5的漏极。PMOS晶体管MP3和MP4的漏极 分别被连接至NMOS晶体管MN2和的漏极。PMOS晶体管MP3和MP4的漏极分别进一步被 连接至PMOS晶体管MP5和MP6的源极。PMOS晶体管MP5和MP6的栅极被共同地连接在一起 并且这些栅极被共同地提供有偏置电压义。为了允许使用非掺杂型NMOS晶体管作为NMOS晶体管对2，重要的是，使用折叠级联型电流镜作为电流镜4，稍后将会加以描述。电流镜5以及电流镜4是折叠级联型电流镜并且包括NMOS晶体管MN3至MN6。具 体地，NMOS晶体管MN3和MN4的源极被连接至提供有接地电压Vss的接地线8，并且NMOS晶 体管丽3和MN4的栅极被共同地连接至匪OS晶体管丽5的漏极。匪OS晶体管MN3和MN4的 漏极分别被连接至PMOS晶体管MP2和MP1的漏极。NMOS晶体管MN3和MN4的漏极进一步分 别被连接至NMOS晶体管MN5和MN6的源极。NMOS晶体管MN5和MN6的栅极被共同地连接在 一起并且这些栅极被共同地提供有偏置电压V2。在本实施例中，普通增强型NMOS晶体管被 用作NMOS晶体管MN3至MN6。恒流源Is3被连接在PMOS晶体管MP5和NMOS晶体管MN5的漏极之间，并且浮置电 流源6连接在PMOS晶体管MP6和NMOS晶体管MN6的漏极之间。在这里，浮置电流源6包括 PMOS晶体管MP7和NMOS晶体管MN7。PMOS晶体管MP7的源极和NMOS晶体管MN7的漏极被 共同地连接至PMOS晶体管MP6的漏极。同时，PMOS晶体管MP7的漏极和NMOS晶体管MN7的 源极被共同地连接至NMOS晶体管MN6的漏极。偏置电压V3被提供给PMOS晶体管MP7的栅 极，并且偏置电压V4被提供给NMOS晶体管MN7的栅极。PMOS晶体管MP8和NMOS晶体管MN8用作用于生成输出电压Vqut的输出晶体管。具 体地，PMOS晶体管MP8的源极被连接至电源线7并且其漏极被连接至输出端子11。此外， NMOS晶体管MN8的源极被连接至接地线8并且其漏极被连接至输出端子11。PMOS晶体管 MP8的栅极被连接至PMOS晶体管MP7的源极和NMOS晶体管MN7的漏极(即，浮置电流源6 的一个端子)。同时，NMOS晶体管MN8的栅极被连接至PMOS晶体管MP7的漏极和NMOS晶体 管MN7的源极(即，浮置电流源6的另一个端子)。相位补偿电容器C1被连接至输出端子11和PMOS晶体管MP4的漏极，并且相位补 偿电容器C2被连接至输出端子11和NMOS晶体管MN4的漏极。在本实施例的电路构造中，重点在于非掺杂型NMOS晶体管被用于NMOS晶体管对 2的NMOS晶体管和MN2。通过将非掺杂型NMOS晶体管用作NMOS晶体管和MN2,能 够实现适合用于驱动液晶显示面板的数据线的数据线驱动器的输出级的振幅差偏差特性。 即，通过将非掺杂型NMOS晶体管用作NMOS晶体管和MN2,即使输入电压In+和IrT处于 电源电压Vdd附近的电压范围内，也能在一定程度上减小振幅差偏差。特别地，当输入电压 In+和IrT不是处于电源电压Vdd附近的电压范围内时，能够显著地减小振幅差偏差。将会 详细地描述使用非掺杂型NMOS晶体管作为NMOS晶体管MN1和MN2的技术重要性。 当NMOS晶体管对2的NMOS晶体管和MN2用作耗尽型晶体管时，即使当输入电 压In+和IrT处于OV的接地电压Vss附近的电压范围内时，NMOS晶体管对2变得可操作的。 因此，即使当输入电压In+和IrT处于OV附近的电压范围内时，电路操作的切换不出现。然 而，在图1中所示的传统的电路构造中，当输入电压In+和IrT处于接地电压Vss附近的电压 范围内时，NMOS晶体管对102没有进行操作，并且当输入电压In+和IrT处于电源电压Vdd 附近的电压范围内时，PMOS晶体管对103没有进行操作。当输入电压In+和IrT处于接地 电压Vss附近的电压范围内时和当输入电压In+和IrT处于电源电压Vdd附近的电压范围内 时，这引起振幅差偏差增加。相反地，在本实施例中，由于即使当输入电压In+和IrT处于接 地电压Vss附近的电压范围内时，电路操作的切换没有出现，所以在此电压范围内振幅差偏 差的增加没有出现。
另一方面，当NMOS晶体管MN1和MN2是非掺杂型NMOS晶体管时，当到NMOS晶体 管对2的输入电压In+和IrT处于电源电压Vdd附近的电压范围内时可能存在对NMOS晶体 管对2的操作的阻碍。即，当非掺杂型NMOS晶体管被用作NMOS晶体管MN1和MN2时，与使 用普通增强型NMOS晶体管的情况相比较，NMOS晶体管MN1和MN2的源极电势被增加较高， 并且通过此增加，NMOS晶体管MN1和MN2的漏极电势必须变得较高。因此，即使当输入电压 In+和IrT处于电源电压Vdd附近的电压范围内时，被连接至NMOS晶体管对2的有源负载必 须适应以允许充分高的偏置电压被提供给NMOS晶体管2的NMOS晶体管MN1和MN2。为了处理此问题，在本实施例中，折叠级联电流镜被用作电流镜4。由于通过PMOS 晶体管MP3生成要被提供给PMOS晶体管MP3和MP4的栅极的偏置电压，并且NMOS晶体管对 2的NMOS晶体管和MN2被连接至PMOS晶体管MP4和MP3的漏极，所以能够设置NMOS晶 体管丽i和MN2的漏极电压几乎接近于电源电压VDD。应注意的是，在像其中PMOS晶体管MP3 的漏极被连接至栅极的普通电流镜的构造的情况下，NMOS晶体管对2的漏极电压比电源电 压Vdd低PMOS晶体管MP3的阈值电压Vtp。由于此，NMOS晶体管对2变得难以在电源电压Vdd 附近的电压范围内进行操作。在本实施例中，由于折叠级联型电流镜被用作电流镜4，包括 非掺杂型NMOS晶体管的NMOS晶体管对2在从接地电压Vss到电源电压Vdd的整个电压范围 内能够进行操作。关于包括如图2和图3中所示的非掺杂型NMOS晶体管的传统的NMOS晶体管对 102A,由于电路操作的切换没有出现，所以能够认为振幅差偏差特性始终更加有利的。然 而，在图2和图3中所示的构造中，存在问题，S卩，在中间电压范围内不能够充分地减小振幅 差偏差。这是因为在图2和图3中所示的构造中，输入级中的互导gm在中间电压范围内小。最初，将会描述输入级中的互导和振幅差偏差之间的关系。在差分放大器电路中， 随着输入级中的MOS晶体管的互导变大，差分放大器电路的偏移变得较小，并且因此，作为 用于驱动液晶显示面板的整个驱动器，振幅差偏差变小。例如，在图7A中所示的差分放大 器电路中，通过下面的等式(1)来表示差分放大器电路的偏移电压Vqs
权利要求
一种差分放大器电路，包括NMOS晶体管对，所述NMOS晶体管对与正相输入端子和反相输入端子相连接；PMOS晶体管对，所述PMOS晶体管对与所述正相输入端子和所述反相输入端子相连接；以及输出电路部件，其中所述PMOS晶体管对包括第一和第二PMOS晶体管，其中所述NMOS晶体管对包括作为其中沟道区域被没有P阱地形成在P型衬底中的耗尽型NMOS晶体管的第一和第二非掺杂型NMOS晶体管，并且其中所述输出电路部件包括与所述第一和第二非掺杂型NMOS晶体管相连接的折叠级联型的第一电流镜，并且响应于来自所述第一电流镜的电流而输出输出电压。
2.根据权利要求1所述的差分放大器电路，其中所述非掺杂型NMOS晶体管的阈值电压 处于-0.2至OV的范围内。
3.根据权利要求1或者2所述的差分放大器电路，其中所述第一电流镜包括第三至第 六PMOS晶体管，其中所述第三和第四PMOS晶体管具有被共同地连接至电源线的源极、被共同地连接 的栅极、以及分别与所述第五和第六PMOS晶体管的源极相连接的漏极，其中第一偏置电压被共同地施加给所述第五和第六PMOS晶体管的栅极，其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二非掺杂型NMOS晶体管具有被共同地连接至第一电流源的源极， 分别与所述第四和第三PMOS晶体管的漏极相连接的漏极，以及分别与所述正相输入端子 和所述反相输入端子相连接的栅极，并且其中所述输出电路部件响应于从第六PMOS晶体管流动的电流而生成所述输出电压。
4.根据权利要求3所述的差分放大器电路，其中所述输出电路部件进一步包括 第二电流镜，所述第二电流镜与所述第一和第二 PMOS晶体管相连接；浮置电流源，所述浮置电流源被连接在所述第一电流镜和所述第二电流镜之间； 第一输出晶体管，所述第一输出晶体管作为具有与输出端子相连接的漏极和与所述浮 置电流源的一端相连接的栅极的PMOS晶体管，所述输出电压从所述输出端子输出；以及第二输出晶体管，所述第二输出晶体管作为具有与所述输出端子相连接的漏极和与所 述浮置电流源的另一端相连接的栅极的NMOS晶体管。
5.根据权利要求4所述的差分放大器电路，其中所述第二电流镜包括第三至第六NMOS 晶体管，其中所述第三和第四NMOS晶体管具有被共同地连接至接地线的源极、被共同地连接 的栅极、以及分别与所述第五和第六NMOS晶体管的源极相连接的漏极， 其中第二偏置电压被提供给所述第五和第六NMOS晶体管的栅极， 其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二 PMOS晶体管分别具有被共同地连接至第二电流源的源极、与所 述第四和第三NMOS晶体管的漏极相连接的漏极、以及与所述正相输入端子和所述反相输入端子相连接的栅极，其中第三电流源被连接在所述第五NMOS晶体管的漏极和所述第五PMOS晶体管的漏极 之间，其中所述浮置电流源包括第七PMOS晶体管和第七NMOS晶体管，所述第七PMOS晶体管 具有被提供有第三偏置电压的栅极，所述第七NMOS晶体管具有被提供有第四偏置电压的 栅极，其中所述第七PMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的源极和与所述 第七NMOS晶体管相连接的漏极，并且其中所述第七NMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的漏极和与所述 第六NMOS晶体管的漏极相连接的源极。
6.一种数据线驱动器，包括D/A转换器，所述D/A转换器被构造为输出与显示数据相对应的灰阶电压；和 差分放大器电路，所述差分放大器电路包括与液晶显示面板的数据线相连接的输出端 子，并且具有与所述灰阶电压相连接的正相输入端子和与所述输出端子相连接的反相输入 端子，其中所述差分放大器电路包括NMOS晶体管对，所述NMOS晶体管对与所述正相输入端子和所述反相输入端子相连接； PMOS晶体管对，所述PMOS晶体管对与所述正相输入端子和所述反相输入端子相连接；以及输出电路部件，其中所述PMOS晶体管对包括第一和第二 PMOS晶体管，其中所述NMOS晶体管对包括作为其中沟道区域被没有P阱地形成在P型衬底中的耗 尽型NMOS晶体管的第一和第二非掺杂型NMOS晶体管，并且其中所述输出电路部件包括与所述第一和第二非掺杂型NMOS晶体管相连接的折叠级 联型的第一电流镜，并且响应于来自所述第一电流镜的电流而将输出电压输出到所述输出 端子。
7.根据权利要求6所述的数据线驱动器，其中所述非掺杂型NMOS晶体管的阈值电压处 于-0.2至OV的范围内。
8.根据权利要求6或者7所述的数据线驱动器，其中所述第一电流镜包括第三至第六 PMOS晶体管，其中所述第三和第四PMOS晶体管具有被共同地连接至电源线的源极、被共同地连接 的栅极、以及分别与所述第五和第六PMOS晶体管的源极相连接的漏极，其中第一偏置电压被共同地施加给所述第五和第六PMOS晶体管的栅极，其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二非掺杂型NMOS晶体管具有被共同地连接至第一电流源的源极， 分别与所述第四和第三PMOS晶体管的漏极相连接的漏极，以及分别与所述正相输入端子 和所述反相输入端子相连接的栅极，并且其中所述输出电路部件响应于从第六PMOS晶体管流动的电流而生成所述输出电压。
9.根据权利要求8所述的数据线驱动器，其中所述输出电路部件进一步包括 第二电流镜，所述第二电流镜与所述第一和第二 PMOS晶体管相连接；浮置电流源，所述浮置电流源被连接在所述第一电流镜和所述第二电流镜之间； 第一输出晶体管，所述第一输出晶体管作为具有与所述输出端子相连接的漏极和与所 述浮置电流源的一端相连接的栅极的PMOS晶体管，所述输出电压从所述输出端子输出；以 及第二输出晶体管，所述第二输出晶体管作为具有与所述输出端子相连接的漏极和与所 述浮置电流源的另一端相连接的栅极的NMOS晶体管。
10.根据权利要求9所述的数据线驱动器，其中所述第二电流镜包括第三至第六NMOS 晶体管，其中所述第三和第四NMOS晶体管具有被共同地连接至接地线的源极、被共同地连接 的栅极、以及分别与所述第五和第六NMOS晶体管的源极相连接的漏极， 其中第二偏置电压被提供给所述第五和第六NMOS晶体管的栅极， 其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二 PMOS晶体管分别具有被共同地连接至第二电流源的源极、与所 述第四和第三NMOS晶体管的漏极相连接的漏极、以及与所述正相输入端子和所述反相输 入端子相连接的栅极，其中第三电流源被连接在所述第五NMOS晶体管的漏极和所述第五PMOS晶体管的漏极 之间，其中所述浮置电流源包括第七PMOS晶体管和第七NMOS晶体管，所述第七PMOS晶体管 具有被提供有第三偏置电压的栅极，所述第七NMOS晶体管具有被提供有第四偏置电压的 栅极，其中所述第七PMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的源极和与所述 第七NMOS晶体管相连接的漏极，并且其中所述第七NMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的漏极和与所述 第六NMOS晶体管的漏极相连接的源极。
11.一种液晶显示设备，包括 液晶显示面板；和数据线驱动器，所述数据线驱动器被构造为驱动所述液晶显示面板的数据线， 其中所述数据线驱动器包括D/A转换器，所述D/A转换器被构造为输出与显示数据相对应的灰阶电压；和 差分放大器电路，所述差分放大器电路包括与液晶显示面板的所述数据线相连接的输 出端子，并且具有与所述灰阶电压相连接的正相输入端子和与所述输出端子相连接的反相 输入端子，其中所述差分放大器电路包括NMOS晶体管对，所述NMOS晶体管对与所述正相输入端子和所述反相输入端子相连接； PMOS晶体管对，所述PMOS晶体管对与所述正相输入端子和所述反相输入端子相连接；以及输出电路部件，其中所述PMOS晶体管对包括第一和第二 PMOS晶体管，其中所述NMOS晶体管对包括作为其中沟道区域被没有P阱地形成在P型衬底中的耗 尽型NMOS晶体管的第一和第二非掺杂型NMOS晶体管，并且其中所述输出电路部件包括与所述第一和第二非掺杂型NMOS晶体管相连接的折叠级 联型的第一电流镜，并且响应于来自所述第一电流镜的电流而将输出电压输出到所述输出 端子。
12.根据权利要求11所述的液晶显示设备，其中所述非掺杂型NMOS晶体管的阈值电压 处于-0.2至OV的范围内。
13.根据权利要求11或者12所述的液晶显示设备，其中所述第一电流镜包括第三至第 六PMOS晶体管，其中所述第三和第四PMOS晶体管具有被共同地连接至电源线的源极、被共同地连接 的栅极、以及分别与所述第五和第六PMOS晶体管的源极相连接的漏极，其中第一偏置电压被共同地施加给所述第五和第六PMOS晶体管的栅极，其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二非掺杂型NMOS晶体管具有被共同地连接至第一电流源的源极， 分别与所述第四和第三PMOS晶体管的漏极相连接的漏极，以及分别与所述正相输入端子 和所述反相输入端子相连接的栅极，并且其中所述输出电路部件响应于从第六PMOS晶体管流动的电流而生成所述输出电压。
14.根据权利要求13所述的液晶显示设备，其中所述输出电路部件进一步包括 第二电流镜，所述第二电流镜与所述第一和第二 PMOS晶体管相连接；浮置电流源，所述浮置电流源被连接在所述第一电流镜和所述第二电流镜之间； 第一输出晶体管，所述第一输出晶体管作为具有与所述输出端子相连接的漏极和与所 述浮置电流源的一端相连接的栅极的PMOS晶体管，所述输出电压从所述输出端子输出；以 及第二输出晶体管，所述第二输出晶体管作为具有与所述输出端子相连接的漏极和与所 述浮置电流源的另一端相连接的栅极的NMOS晶体管。
15.根据权利要求14所述的液晶显示设备，其中所述第二电流镜包括第三至第六NMOS 晶体管，其中所述第三和第四NMOS晶体管具有被共同地连接至接地线的源极、被共同地连接 的栅极、以及分别与所述第五和第六NMOS晶体管的源极相连接的漏极， 其中第二偏置电压被提供给所述第五和第六NMOS晶体管的栅极， 其中所述第五PMOS晶体管的漏极被共同地连接至所述第三和第四PMOS晶体管的栅极，其中所述第一和第二 PMOS晶体管分别具有被共同地连接至第二电流源的源极、与所 述第四和第三NMOS晶体管的漏极相连接的漏极、以及与所述正相输入端子和所述反相输 入端子相连接的栅极，其中第三电流源被连接在所述第五NMOS晶体管的漏极和所述第五PMOS晶体管的漏极之间，其中所述浮置电流源包括第七PMOS晶体管和第七NMOS晶体管，所述第七PMOS晶体管 具有被提供有第三偏置电压的栅极，所述第七NMOS晶体管具有被提供有第四偏置电压的 栅极，其中所述第七PMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的源极和与所述 第七NMOS晶体管相连接的漏极，并且其中所述第七NMOS晶体管具有与所述第六PMOS晶体管的漏极相连接的漏极和与所述 第六NMOS晶体管的漏极相连接的源极。
全文摘要
本发明涉及差分放大器电路、使用其的数据线驱动器及液晶显示设备。差分放大器电路包括NMOS晶体管对，该NMOS晶体管对与正相输入端子和反相输入端子相连接；PMOS晶体管对，该PMOS晶体管对与正相输入端子和反相输入端子相连接；以及输出电路部件。PMOS晶体管对包括第一和第二PMOS晶体管，并且NMOS晶体管对包括作为其中沟道区域被没有P阱地形成在P型衬底中的耗尽型NMOS晶体管的第一和第二非掺杂型NMOS晶体管。输出电路部件包括与第一和第二非掺杂型NMOS晶体管相连接的折叠级联型的第一电流镜，并且响应于来自第一电流镜的电流而输出输出电压。
文档编号G09G3/20GK101989841SQ20101022134
公开日2011年3月23日 申请日期2010年6月30日 优先权日2009年7月30日
发明者村田俊一, 西村浩一 申请人:瑞萨电子株式会社