专利名称：一种薄膜晶体管阵列基板及其驱动方法与液晶显示器的制作方法
技术领域：
本发明涉及液晶显示技术领域，尤其涉及一种薄膜晶体管(Thin FilmTransistor, TFT)阵列基板及其驱动方法与液晶显示器(Liquid Crystal Display, IXD)。
背景技术：
随着液晶显示技术的不断发展，具有体积小、功耗低、无辐射等优点的LCD已逐渐取代阴极射线管(Cathode Ray Tube，CRT)显示器成为显示器件中的主流产品。目前，IXD通常具有如图I所示的TFT阵列基板结构，所述TFT阵列基板包括至少一个由栅极线(Gate Line，简写为G)与数据线(Data Line，简写D)相互交叉形成的子像素区域(以图I所示的TFT阵列基板结构示意图为例，GpG2J1以及D2相互交叉后，即形成了一个子像素区域，同时，GN、GN+1、DN以及DN+1相互交叉后，也可以形成一个子像素区域)，其中， 每个子像素区域对应的子像素包括栅极与栅极线连接且漏极与数据线连接的晶体管11、一端与该晶体管11的源极相连且另一端与参考电压(Vcom)输出端(标记为a)相连的液晶电容12、以及一端与该晶体管11的源极相连且另一端与参考电压输出端相连的存储电容13。其中，当一驱动电压通过数据线加载到所述晶体管11时，晶体管11所在的子像素区域被激活，达到显示效果。目前，为了保证IXD各子像素在进行动态画面显示时的画面连续性，IXD大多采用每60HZ即改变一次驱动电压的方式(即电压转换频率为60HZ)来实现子像素的交流驱动，即使当IXD各子像素处于静态画面显示时，所述电压转换频率仍固定为60HZ。但是，由于驱动IXD各子像素进行画面显示时产生的IXD功耗与驱动电压、驱动电压的电压转换频率以及IXD数据线上寄生电容的大小呈正比，因此，当IXD各子像素处于静态显示时，由于电压转换频率较高，会使得LCD产生较大的静态功耗。
发明内容
本发明实施例提供了一种TFT阵列基板及其驱动方法与LCD，用以解决现有技术中存在的LCD的电压转换频率较高导致LCD在静态画面显示时系统功耗较大的问题。一种TFT阵列基板，包括至少一个由栅极线与数据线相互交叉形成的子像素区域，其中，每个子像素区域对应的子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管、一端与该第一晶体管的源极相连且另一端与Vcom输出端相连的第一存储电容，所述子像素还包括第二存储电容和第二晶体管，其中所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连；所述第二晶体管的源极与Vcom输出端相连、栅极与使能(Enable)信号输出端(标记为b)相连。进一步地，所述第二晶体管为金属-氧化物-半导体场效应晶体管(M0SFET)。一种IXD，其中，所述IXD包括上述TFT阵列基板。
一种驱动上述TFT阵列基板的方法，所述方法包括当TFT阵列基板中的子像素进行动态画面显示时，Enable信号输出端向第二晶体管的栅极输入将该第二晶体管设置为开路状态的第一使能信号(第一 Enable信号)；当TFT阵列基板中的子像素进行静态画面显示时，Enable信号输出端向第二晶体管的栅极输入将该第二晶体管设置为导通状态的第二使能信号(第二 Enable信号)。本发明的有益效果为本发明实施例提供了一种TFT阵列基板及其驱动方法与LCD，所述TFT阵列基板的各子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管以及一端与第一晶体管的源极相连且另一端与Vcom输出端相连的第一存储电容，同时，所述子像素还包括第二
存储电容以及第二晶体管，其中，所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连，所述第二晶体管的源极与Vcom输出端相连、栅极与Enable信号输出端相连。由于在本发明所述TFT阵列基板中，各子像素均增加了第二存储电容，因而增大了静态显示时存储电容的电容量，降低了静态显示时的电压转换频率，达到了降低了系统功耗的效果。
图I所示为现有技术中TFT阵列基板结构示意图；图2所示为本发明实施例一中所述TFT阵列基板结构示意图；图3所不为本发明实施例一中TFT阵列基板的信号驱动不意图。
具体实施例方式由于驱动IXD的TFT阵列基板中各子像素进行画面显示时产生的IXD功耗与驱动电压、驱动电压的电压转换频率以及LCD数据线上寄生电容的大小呈正比，且驱动电压和LCD数据线上寄生电容的大小由LCD本身的液晶特性决定，也就是说，当LCD确定后，所述IXD的驱动电压和IXD数据线上寄生电容的大小也是确定的，因此，为了降低IXD的TFT阵列基板中各子像素进行静态画面显示时产生的静态功耗，本发明实施例提供了一种新的TFT阵列基板，通过在TFT阵列基板的各子像素中增加额外的存储电容和用于控制该额外的存储电容开关的晶体管的方式，来达到增加各子像素的存储电容电容量，降低电压转换频率的效果。下面结合说明书附图对本发明实施例作进一步说明，但本发明不局限于下面的实施例。实施例一如图2所示，为本发明实施例一中所述TFT阵列基板的结构示意图，所述TFT阵列基板包括至少一个由栅极线与数据线相互交叉形成的子像素区域(以图2所示的TFT阵列基板结构示意图为例，G1, G2, D1以及D2相互交叉后，即形成了一个子像素区域，同时，Gn、Gn+1、Dn以及Dn+1相互交叉后，也可以形成一个子像素区域)，其中，每个子像素区域对应的子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管21以及一端与该第一晶体管21的源极相连且另一端与参考电压(Vcom)输出端(标记为a)相连的第一存储电容23，同时，所述子像素还包括第二存储电容24以及第二晶体管25，其中
所述第二存储电容24的一端与第一晶体管21的源极相连、另一端与第二晶体管25的漏极相连；所述第二晶体管25的源极与参考电压(Vcom)输出端相连、栅极与使能信号(Enable信号)输出端(标记为b)相连。具体地，所述第一存储电容23以及第二存储电容24的电容量大小可以根据实际情况进行设定，本发明实施例对此不作任何限定；另外，所述第一晶体管21和第二晶体管25可以为金属-氧化物-半导体场效应晶体管(M0SFET)，包括PM0SFET和NM0SFET以及薄膜晶体管(TFT)等开关管；具体地，可以为NM0SFET。具体地，所述第二晶体管25用于控制所述第二存储电容24的开关；以所述第二晶体管25为NM0SFET为例，当所述Enable信号输出端输出的Enable信号为高电平时，所述第二晶体管25处于导通状态，此时第二存储电容24与第一存储电容23为并联状态，以图2所示的TFT阵列基板为例，G1,G2,D1以及D2相互交叉后形成的子像素区域对应的子像素的存储电容的电容量将为第一存储电容23与第二存储电容24的电容量之和，此时，由于存储电容的电容量增加了，因而导致LCD驱动电压的电压转换频率降低，以现有技术中电压转换频率为60HZ为例，降低后的电压转换频率可以为6 IOHZ左右；进一步地，当所述Enable信号输出端输出的Enable信号为低电平时,所述第二晶体管25处于开路状态,此时,仍以图2所示的TFT阵列基板为例，G1,G2,D1以及D2相互交叉后形成的子像素区域对应的子像素的存储电容的电容量将只为第一存储电容23的电容量，由于存储电容的电容量与现有技术中TFT阵列基板中各子像素的存储电容的电容量是相同的，因此，LCD驱动电压的电压转换频率将保持不变。进一步地，所述Enable信号输出端输出的Enable信号由时序控制器(TCON)控制。由于存储电容的电容量越大，IXD驱动电压的电压转换频率越低，且电压转换频率越低，LCD静态功耗则越低，因此，在本发明实施例一中，为了降低LCD的TFT阵列基板中各子像素在进行静态画面显示时所产生的静态功耗，同时保证各子像素在进行动态画面显示时画面的连续性，需要使得当TFT阵列基板的子像素进行动态画面显示时，与该子像素的第二晶体管25相对应的Enable信号输出端输出的Enable信号为能够将所述第二晶体管 25设置为开路状态的第一Enable信号(具体地，当所述第二晶体管为NM0SFET时，所述第一Enable信号可以为低电平)，且当所述子像素进行静态画面显示时，与该子像素的第二晶体管25相对应的Enable信号输出端输出的Enable信号为能够将所述第二晶体管25设置为导通状态的第二 Enable信号(具体地，当所述第二晶体管为NM0SFET时，所述第二 Enablef目号可以为闻电平)。具体地，当所述第二晶体管为NM0SFET时，以图3所示的TFT阵列基板的信号驱动示意图为例，当TFT阵列基板的子像素进行静态画面显示时，数据线上的数据信号(Data信号)在帧之间是相同的,如第N-I帧(N-l frame)、第N帧和第N+1帧之间，此时，为了降低各子像素在进行静态显不时所产生的静态功耗，Enable信号输出端输出的Enable信号均为高电平；当TFT阵列基板的子像素进行动态画面显示时，数据线上的数据在帧之间是不同的，如第N+1帧和第N+2帧之间或第N-2帧和第N-I帧之间，此时，为了保证各子像素在进行动态画面显不时，画面的连续性，Enable信号输出端输出的Enable信号为低电平。
进一步地，所述TFT阵列基板还包括一端与该第一晶体管21的漏极相连且另一端与Vcom输出端相连的液晶电容22 ;具体地，所述液晶电容22的电容量大小由LCD的液晶特性决定，通常来说，所述液晶电容22的电容量一般均较小。需要说明的是，在本发明实施例一所述TFT阵列基板中，每个子像素可以包含多组由第二存储电容24和第二晶体管25进行串接后所形成的、与所述第一存储电容23并联的支路，本发明实施例对此并不作任何限定；另外，对于任一组由第二存储电容24和第二晶体管25进行串接后所形成的、与所述第一存储电容23并联的支路，该支路中还可以包含多个第二存储电容24和/或多个第二晶体管25，本发明实施例对此不作任何限定。本发明实施例一提供了一种TFT阵列基板，在所述TFT阵列基板中，各子像素均包括栅极与栅极线连接且漏极与数据线连接的第一晶体管以及一端与第一晶体管的源极相连且另一端与Vcom输出端相连的第一存储电容，同时，各子像素还包括第二存储电容以及第二晶体管，所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连，所述第二晶体管的源极与Vcom输出端相连、栅极与Enable信号输出端相连。由于在本发明实施例一所述TFT阵列基板中，各子像素均增加了额外的第二存储电容，因而·增大了各子像素进行静态画面显示时的存储电容的电容量，降低了静态显示时的电压转换频率，达到了降低了系统功耗的效果。实施例二 本发明实施例二提供了一种IXD，所述IXD包括实施例一中所述的TFT阵列基板。具体地，与现有技术中的IXD相比，在本实施例二所述IXD的TFT阵列基板中，各子像素均增加了第二存储电容以及用于控制该第二存储电容开关的第二晶体管，其中，所述第二存储电容的一端与TFT阵列基板中的第一晶体管的源极相连、另一端与第二晶体管的漏极相连，所述第二晶体管的源极与Vcom输出端相连、栅极与Enable信号输出端相连。具体地，当本发明实施例二中IXD的TFT阵列基板中各子像素进行动态画面显示时，与该子像素的第二晶体管相对应的Enable信号输出端输出的Enable信号为将该第二晶体管设置为开路状态的第一使能信号(具体地，当所述第二晶体管为NM0SFET时，所述第一使能信号可以为低电平)，且当所述子像素进行静态画面显示时，与该子像素的第二晶体管相对应的Enable信号输出端输出的Enable信号为将该第二晶体管设置为导通状态的第二使能信号(具体地，当所述第二晶体管为NM0SFET时，所述第二使能信号可以为高电平)，从而增大了 LCD的TFT阵列基板中各子像素静态显示时的电容量大小，降低了静态显示时的电压转换频率，达到了降低了系统功耗的效果。需要说明的是，与现有技术中的LCD相比，在本发明实施例二中所述LCD中，除了TFT阵列基板发生改变之外，其他LCD的结构部件均未发生任何变化。实施例三本发明实施例三提供了一种驱动实施例一中所述TFT阵列基板的方法，所述方法包括当TFT阵列基板中的子像素进行动态画面显示时，Enable信号输出端向第二晶体管的栅极输入将所述第二晶体管设置为开路状态的第一使能信号(具体地，当所述第二晶体管为NM0SFET时，所述第一使能信号可以为低电平)；当TFT阵列基板中的子像素进行静态画面显示时，Enable信号输出端向第二晶体管的栅极输入将所述第二晶体管设置为导通状态的第二使能信号(具体地，当所述第二晶体管为NM0SFET时，所述第二使能信号可以为高电平)。
具体地，以所述第二晶体管为NM0SFET为例，当所述Enable信号输出端向第二晶体管的栅极输入低电平的Enable信号时，所述第二晶体管处于开路状态，此时，以图2所示的TFT阵列基板为例，G1,G2,D1以及D2相互交叉后形成的子像素区域对应的子像素的存储电容的电容量将只为第一存储电容23的电容量，此时，驱动电压的电压转换频率保持不变，现有技术中该电压转换频率通常为60HZ左右；进一步地，当所述Enable信号输出端向第二晶体管的栅极输入高电平的Enable信号时，所述第二晶体管处于导通状态，此时第二存储电容与第一存储电容为并联状态，仍以图2所示的TFT阵列基板为例,G1、GyD1以及D2相互交叉后形成的子像素区域对应的子像素的存储电容的电容量将为第一存储电容23与第二存储电容24的电容量之和，此时，由于存储电容的电容量增加了，因而导致驱动电压的电压转换频率降低，以现有技术中电压转换频率为60HZ为例，降低后的电压转换频率可以为6 IOHZ左右。具体地,所述Enable信号输出端输出的Enable信号可以由TCON控制；当所述第二晶体管为NM0SFET时，以图3所示的TFT阵列基板的信号驱动示意图为例，当TFT阵列基板的子像素进行静态画面显示时，数据线上的数据信号(Data信号)在帧之间是相同的，如 第N-I帧(N-lframe)、第N帧和第N+1帧之间，此时，为了降低各子像素在进行静态显示时所产生的静态功耗，TCON可以根据数据线上数据信号的第N-I帧、第N帧和第N+1帧的状态，控制Enable信号输出端输出的Enable信号均为高电平；当TFT阵列基板的子像素进行动态画面显示时，数据线上的数据在帧之间是不同的，如第N+1帧和第N+2帧之间或第N-2帧和第N-I帧之间，此时，为了保证各子像素在进行动态画面显示时画面的连续性，TCON可以根据数据线上数据信号的第N+1帧和第N+2帧或第N-2帧和第N-I帧的状态，控制Enable信号输出端输出的Enable信号为低电平。以上所述仅是本发明的优选实施方案，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种薄膜晶体管阵列基板，包括至少一个由栅极线与数据线相互交叉形成的子像素区域，其中，每个子像素区域对应的子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管、一端与该第一晶体管的源极相连且另一端与参考电压输出端相连的第一存储电容，其特征在于，所述子像素还包括第二存储电容和第二晶体管，其中 所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连； 所述第二晶体管的源极与参考电压输出端相连、栅极与使能信号输出端相连。
2.如权利要求I所述的薄膜晶体管阵列基板，其特征在于， 所述第二晶体管为金属-氧化物-半导体场效应晶体管。
3.一种液晶显示器，其特征在于，所述液晶显示器包括权利要求I和2任一所述的薄膜 晶体管阵列基板。
4.一种驱动权利要求I所述的薄膜晶体管阵列基板的方法，其特征在于，所述方法包括 当薄膜晶体管阵列基板中的子像素进行动态画面显示时，使能信号输出端向第二晶体管的栅极输入将该第二晶体管设置为开路状态的第一使能信号； 当薄膜晶体管阵列基板中的子像素进行静态画面显示时，使能信号输出端向第二晶体管的栅极输入将该第二晶体管设置为导通状态的第二使能信号。
5.如权利要求4所述的方法，其特征在于， 所述使能信号输出端输出的使能信号由时序控制器控制。
全文摘要
本发明公开了一种薄膜晶体管阵列基板及其驱动方法与液晶显示器，所述薄膜晶体管阵列基板的各子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管、一端与第一晶体管的源极相连且另一端与参考电压输出端相连的第一存储电容，同时，所述子像素还包括第二存储电容和第二晶体管，所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连，所述第二晶体管的源极与参考电压输出端相连、栅极与使能信号输出端相连。由于在本发明所述薄膜晶体管阵列基板中，各子像素均增加了第二存储电容，因而增大了静态显示时的存储电容的电容量，降低了静态显示时的电压转换频率，达到了降低了系统功耗的效果。
文档编号G09G3/36GK102778796SQ201210236108
公开日2012年11月14日 申请日期2012年7月6日 优先权日2012年7月6日
发明者张亮, 张斌, 胡巍浩 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司