专利名称：移位寄存器单元电路、移位寄存器、阵列基板及显示设备的制作方法
技术领域：
本实用新型涉及液晶显示技术，尤其涉及一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备。
背景技术：
在目前移动产品液晶面板的设计中，可实现双向扫描的移位寄存器电路作为一种栅极驱动电路已经得到了广泛应用，将双向扫描的移位寄存电路集成在阵列基板上，形成对面板的扫描驱动，不仅节约成本，而且面板可以做到两边对称的美观设计，也省去了门电路控制芯片的粘合区域和扇形布线区间，实现窄边框设计，同时由于可以省去门方向的粘合工艺，对产能和良率提升也比较有利。双向扫描的移位寄存器电路,包括一个首行移位寄存器单兀电路，一个尾行移位寄存器单元电路，以及至少一个中间移位寄存器单元电路。如图1a所示，为一种可行的首行移位寄存器单元电路图，由十个薄膜晶体管与一个电容构成，帧开始信号(STV)输入端连接于信号输入端(INPUT)，图1b所示，为与图1a所示首行移位寄存器单元电路图相匹配的尾行移位寄存器单元电路图，由十个薄膜晶体管与一个电容构成，帧开始信号输入端连接于信号重置端(RESET)，图1c为与图1a所示首行移位寄存器单元电路图、图1b所示尾行移位寄存器单元电路图相匹配的中间移位寄存器单元电路，由十个薄膜晶体管与一个电容构成。当实现正向扫描时，如图1d所示，前一行的移位寄存单元的输出信号做为后一行的移位寄存单元的输入信号，而后一行的移位寄存单元的输出信号作为前一行移位寄存单元的重置信号，起到复位的作用；而当反向扫描的时候，如图1e所示，后一行的输出信号作为前一行的移位寄存单元的输入信号，而前一行的移位寄存单元的输出信号作为后一行的移位寄存单元的重置信号，起到复位的作用，正向扫描的时序波形图如图1f所示，正向扫描中，帧开始信号为高电平时，正向时钟信号(CLK)由低电平变为高电平，输出端输出正向时钟信号的脉冲；反向扫描的时序波形图如图1g所示，反向扫描中，帧开始信号为高电平时，反向时钟信号(CLKB)由低电平变为高电平,输出端输出反向时钟信号的脉冲。然而，当正向时钟信号或反向时钟信号由低电平变为高电平时，如果巾贞开始信号也为高电平，图la、lb、lc中的PU (pull up node，拉升点)点的电平容易被拉高，如图1h所示，由于薄膜晶体管MOl的尺寸比较大，存在比较大的寄生电容C02，在正向时钟信号没有变为高电平之前，PU点都是保持低电平，如图1i所示，在帧开始信号为高电平时，正向时钟信号由低电平变为高电平，I3U点通过薄膜晶体管MOl的寄生电容也会被变为高电平，使得I3U点波形产生一个小凸起，而输出信号由于电容CO I的存在耦合产生了小凸起，从而产生了显示屏的横线(H-1ine)不良。
发明内容本实用新型实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，以解决薄膜晶体管的横线不良。一种移位寄存器单元电路，包括第一薄膜晶体管，栅极连接帧开始信号输入端，源极连接关闭电压信号(VGL)输入端、工作电压(VDD)输入端或接地电压(VSS)输入端；第二薄膜晶体管，栅极连接所述第一薄膜晶体管的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；第三薄膜晶体管，栅极连接信号输入端，漏极连接工作电压输入端，源极连接第一薄膜晶体管的漏极；第四薄膜晶体管，栅极连接信号重置端，漏极连接第三薄膜晶体管的源极，源极连接接地电压输入端；第五薄膜晶体管，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；电容，正极连接第一薄膜晶体管的漏极，负极连接信号输出端(OUTPUT)。一种移位寄存器，包括至少三个本实用新型实施例提供的移位寄存器单元电路，其中，位于首行的移位器单元电路中，所述第一薄膜晶体管的源极连接工作电压输入端 ’位于中间的移位寄存器单元电路中，所述第一薄膜晶体管的源极连接关闭电压信号输入端；位于尾行移位寄存器单元电路中，所述第一薄膜晶体管的源极连接接地电压输入端。一种阵列基板 ，包括本实用新型实施例提供的移位寄存器。一种显示设备，包括本实用新型实施例提供的移位寄存器。本实用新型实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，在移位寄存器单元电路中添加第一薄膜晶体管，第一薄膜晶体管在巾贞开始信号为高电平，正向时钟信号由低电平变为高电平时，将PU点电平拉低,进而避免由于耦合电路的耦合作用使输出信号产生横线不良。本实用新型实施例提供的移位寄存器单元电路、移位寄存器、阵列基板及显示设备在实现双向扫描时避免了在高电平时产生不良的输出信号，有利于移动产品产能和良率的提升。
图1a为现有技术中的一种首行移位寄存器单元电路图；图1b为现有技术中的一种尾行移位寄存器单元电路图；图1c为现有技术中的一种中间移位寄存器单元电路图；图1d为现有技术中的正向扫描逻辑电路图；图1e为现有技术中的反向扫描逻辑电路图；图1f为现有技术中的正向扫描时序图；图1g为现有技术中的反向扫描时序图；图1h为现有技术中的一种存在寄生电容的耦合电路图；图1i为现有技术中的移位寄存器中PU点的波形图；图2a为本实用新型实施例提供的一种较佳的移位寄存器单元电路图；图2b为本实用新型实施例提供的移位寄存器中I3U点的波形图；图2c为本实用新型实施例提供的一种较佳的中间移位寄存器单元电路图；[0030]图2d为本实用新型实施例提供的一种较佳的首行移位寄存器单元电路图；图2e为本实用新型实施例提供的一种较佳的尾行移位寄存器单元电路图。
具体实施方式
本实用新型实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，在移位寄存器单元电路中添加第一薄膜晶体管，第一薄膜晶体管在巾贞开始信号为高电平，正向时钟信号由低电平变为高电平时，将PU点电平拉低,进而避免由于耦合电路的耦合作用使输出信号产生横线不良。本实用新型实施例提供的移位寄存器单元电路、移位寄存器、阵列基板及显示设备在实现双向扫描时避免了在高电平时产生不良的输出信号，有利于移动产品产能和良率的提升。如图2a所示，本实用新型实施例提供一种移位寄存器单元电路，包括第一薄膜晶体管M1，栅极连接于帧开始信号输入端，源极连接关闭电压信号输入端、工作电压输入端或接地电压输入端；图2a中以源极连接关闭电压信号输入端的情况为例第二薄膜晶体管M2，栅极连接第一薄膜晶体管Ml的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；第三薄膜晶体管M3，栅极连接信号输入端，漏极连接工作电压输入端，源极连接第一薄膜晶体管Ml的漏极；第四薄膜晶体管M4，栅极连接信号重置端，漏极连接第三薄膜晶体管M3的源极，源极连接接地电压输入端；第五薄膜晶体管M5，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；电容Cl，正极连接第一薄膜晶体管Ml的漏极，负极连接信号输出端。第一薄膜晶体管Ml的作用是在帧开始信号为高电平，正向时钟信号从低电平变为高电平时，将PU点电平拉低，这样就不会因为耦合电路的耦合作用使输出信号产生横线不良。本实用新型实施例中PU点的波形如图2b所示，当帧开始信号为高电平时，第一薄膜晶体管Ml将PU点电平拉低，抑制了 I3U点电平的凸起和输出信号的横线不良。较佳的，如图2a所示，本实用新型实施例提供的移位寄存单元电路，还包括第六薄膜晶体管M6，其漏极连接反向时钟信号输入端；第七薄膜晶体管M7，其栅极连接电容Cl的正极，漏极连接第六薄膜晶体管M6的源极，源极连接关闭电压信号输入端；第八薄膜晶体管M8，其栅极连接电容Cl的正极，源极连接关闭电压信号输入端；第九薄膜晶体管M9，其栅极连接反向时钟信号输入端，漏极连接反向时钟信号输入端，源极连接第八薄膜晶体管M8的漏极、第六薄膜晶体管M6的栅极；第十薄膜晶体管M10，其栅极连接第七薄膜晶体管M7的漏极，漏极连接第一薄膜晶体管Ml的漏极，源极连接关闭电压信号输入端；第十一薄膜晶体管M11，其栅极连接第七薄膜晶体管M7的漏极，漏极连接信号输出端，源极连接关闭电压信号输入端。本实用新型实施例提供的一种薄膜晶体管移位寄存器，包括至少三个本实用新型实施例提供的移位寄存器单元电路，其中，位于首行的移位器单元电路中，第一薄膜晶体管Ml的源极连接工作电压输入端；位于中间的移位寄存器单元电路中，第一薄膜晶体管Ml的源极连接关闭电压信号输入端；位于尾行移位寄存器单元电路中，第一薄膜晶体管Ml的源极连接接地电压输入端。较佳的，如图2c所示，中间移位寄存器单元电路具体包括中间第一薄膜晶体管M101，栅极连接于帧开始信号输入端，源极连接关闭电压信号输入端、工作电压输入端或接地电压输入端；中间第二薄膜晶体管M102，栅极连接中间第一薄膜晶体管MlOl的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；中间第三薄膜晶体管M103，栅极连接信号输入端，漏极连接工作电压输入端，源极连接中间第一薄膜晶体管MlOl的漏极；中间第四薄膜晶体管M104，栅极连接信号重置端，漏极连接中间第三薄膜晶体管M103的源极，源极连接接地电压输入端；中间第五薄膜晶体管M105，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；中间电容C101，正极连接中间第一薄膜晶体管MlOl的漏极，负极连接信号输出端。如图2d所示，首行移位寄存器单元电路包括首行第一薄膜晶体管M201，栅极连接于帧开始信号输入端，源极连接工作电压输入端;首行第二薄膜晶体管M202，栅极连接首行第一薄膜晶体管M201的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；首行第三薄膜晶体管M203，栅极连接信号输入端，漏极连接工作电压输入端，源极连接首行第一薄膜晶体管M201的漏极；首行第四薄膜晶体管M204，栅极连接信号重置端，漏极连接首行第三薄膜晶体管M203的源极，源极连接接地电压输入端；首行第五薄膜晶体管M205，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；首行电容C201，正极连接首行第一薄膜晶体管M201的漏极，负极连接信号输出端。如图2e所示，尾行移位寄存器单元电路包括尾行第一薄膜晶体管M301，栅极连接帧开始信号输入端，源极连接接地电压输入端;尾行第二薄膜晶体管M302，栅极连接尾行第一薄膜晶体管M301的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；尾行第三薄膜晶体管M303，栅极连接信号输入端，漏极连接工作电压输入端，源极连接尾行第一薄膜晶体管M301的漏极；尾行第四薄膜晶体管M304，栅极连接信号重置端，漏极连接尾行第三薄膜晶体管M303的源极，源极连接接地电压输入端；[0068]尾行第五薄膜晶体管M305，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；尾行电容C301，正极连接尾行第一薄膜晶体管M301的漏极，负极连接信号输出端。本实用新型实施例提供的首行移位寄存单元电路和尾行移位寄存单元电路中，首行第一薄膜晶体管M201源极连接工作电压输入端，尾行第一薄膜晶体管M301源极连接接地电压输入端，进而保证整个薄膜晶体管移位寄存器能够正常工作。由于首行移位寄存器单元电路和尾行移位寄存器单元电路不会出现点凸起，可以使用不添加首行第一薄膜晶体管M201的首行移位寄存器单元电路和不添加尾行第一薄膜晶体管M301的尾行移位寄存器单元电路；添加首行第一薄膜晶体管M201的首行移位寄存器单元电路和不添加尾行第一薄月旲晶体管M301的尾行移位寄存器单兀电路；不添加首行第一薄膜晶体管M201的首行移位寄存器单元电路和添加尾行第一薄膜晶体管M301的尾行移位寄存器单元电路；或者添加首行第一薄膜晶体管M201的首行移位寄存器单元电路和添加尾行第一薄膜晶体管M301的尾行移位寄存器单兀电路。当然，本领域的技术人员可以采用其他可行方式设置首行移位寄存器单元电路和尾行移位寄存器单元电路。如图2c所示，本实用新型实施例提供一种较佳的中间移位寄存器单元电路，包括中间第一薄膜晶体管M101，栅极连接帧开始信号输入端，源极连接关闭电压信号输入端；中间第二薄膜晶体管M102，栅极连接中间第一薄膜晶体管MlOl的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；中间第三薄膜晶体管M103，栅极连接信号输入端，漏极连接工作电压输入端，源极连接中间第一薄膜晶体管MlOl的漏极；中间第四薄膜晶体管M104，栅极连接信号重置端，漏极连接中间第三薄膜晶体管M103的源极，源极连接接地电压输入端；中间第五薄膜晶体管M105，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；中间电容C101，正极连接中间第一薄膜晶体管MlOl的漏极，负极连接信号输出端。中间第三薄膜晶体管M103、中间第四薄膜晶体管M104、中间第五薄膜晶体管M105与中间第二薄膜晶体管M102、中间电容ClOl共同实现基本的移位寄存功能，具体为输入信号为高电平时，中间第三薄膜晶体管M103开启对I3U节点充电，当正向时钟信号为高电平时，中间第二薄膜晶体管M102导通信号输出端输出正向时钟信号的脉冲，同时中间电容ClOl的自举电路作用将点电平进一步拉高；之后复位信号将中间第四薄膜晶体管M104和中间第五薄膜晶体管M105打开，对PU节点和信号输出端放电，实现了基本的移位寄存功能。当然，本领域的技术人员可以使用其他可行的方式实现基本移位寄存功能。较佳的，中间移位寄存器单元电路还包括中间第六薄膜晶体管M106，其漏极连接反向时钟信号输入端；中间第七薄膜晶体管M107，其栅极连接中间电容ClOl的正极，漏极连接中间第六薄膜晶体管M106的源极，源极连接关闭电压信号输入端；中间第八薄膜晶体管M108，其栅极连接中间电容ClOl的正极，源极连接关闭电压信号输入端；中间第九薄膜晶体管M109，其栅极连接反向时钟信号输入端，漏极连接反向时钟信号输入端，源极连接中间第八薄膜晶体管M108的漏极、中间第六薄膜晶体管M106的栅极；中间第十薄膜晶体管M110，其栅极连接中间第七薄膜晶体管M107的漏极，漏极连接中间第一薄膜晶体管MlOl的漏极，源极连接关闭电压信号输入端；中间第十一薄膜晶体管M111，其栅极连接中间第七薄膜晶体管M107的漏极，漏极连接信号输出端，源极连接关闭电压信号输入端。如图2d所示，本实用新型实施例提供的一种较佳的首行移位寄存器单元电路，包括首行第一薄膜晶体管M201，栅极连接帧开始信号输入端，源极连接工作电压输入端;首行第二薄膜晶体管M202，栅极连接首行第一薄膜晶体管M201的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；首行第三薄膜晶体管M203，栅极连接信号输入端，漏极连接工作电压输入端，源极连接首行第一薄膜晶体管M201的漏极；首行第四薄膜晶体管M204，栅极连接信号重置端，漏极连接首行第三薄膜晶体管M203的源极，源极连接接地电压输入端；首行第五薄膜晶体管M205，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；首行电容C201，正极连接首行第一薄膜晶体管M201的漏极，负极连接信号输出端。首行第三薄膜晶体管M203、首行第四薄膜晶体管M204、首行第五薄膜晶体管M205与首行第二薄膜晶体管M202、首行电容C201共同实现基本的移位寄存功能，具体为输入信号为高电平时，首行第三薄膜晶体管M203开启对节点充电，当正向时钟信号为高电平时，首行第二薄膜晶体管M202导通信号输出端输出正向时钟信号的脉冲，同时首行电容C201的自举电路作用将点电平进一步拉高；之后复位信号将首行第四薄膜晶体管M204和首行第五薄膜晶体管M205打开，对PU节点和信号输出端放电，实现了基本的移位寄存功能。当然，本领域的技术人员可以使用其他可行的方式实现基本移位寄存功能。较佳的，首行移位寄存器单元电路还包括首行第六薄膜晶体管M206，其漏极连接反向时钟信号输入端；首行第七薄膜晶体管M207，其栅极连接首行电容C201的正极，漏极连接首行第六薄膜晶体管M206的源极，源极连接关闭电压信号输入端；[0103]首行第八薄膜晶体管M208，其栅极连接首行电容C201的正极，源极连接关闭电压信号输入端；首行第九薄膜晶体管M209，其栅极连接反向时钟信号输入端，漏极连接反向时钟信号输入端，源极连接首行第八薄膜晶体管M208的漏极、首行第六薄膜晶体管M206的栅极；首行第十薄膜晶体管M210，其栅极连接首行第七薄膜晶体管M207的漏极，漏极连接首行第一薄膜晶体管M201的漏极，源极连接关闭电压信号输入端；首行第十一薄膜晶体管M211，其栅极连接首行第七薄膜晶体管M207的漏极，漏极连接信号输出端，源极连接关闭电压信号输入端。如图2e所示，本实用新型实施例提供的一种较佳的尾行移位寄存器单元电路，包括尾行第一薄膜晶体管M301，栅极连接帧开始信号输入端，源极连接接地电压输入端;尾行第二薄膜晶体管M302，栅极连接尾行第一薄膜晶体管M301的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；尾行第三薄膜晶体管M303，栅极连接信号输入端，漏极连接工作电压输入端，源极连接尾行第一薄膜晶体管M301的漏极；尾行第四薄膜晶体管M304，栅极连接信号重置端，漏极连接尾行第三薄膜晶体管M303的源极，源极连接接地电压输入端；尾行第五薄膜晶体管M305，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；尾行电容C301，正极连接尾行第一薄膜晶体管M301的漏极，负极连接信号输出端。尾行第三薄膜晶体管M303、尾行第四薄膜晶体管M304、尾行第五薄膜晶体管M305与尾行第二薄膜晶体管M302、尾行电容C301共同实现基本的移位寄存功能，具体为输入信号为高电平时，尾行第三薄膜晶体管M303开启对PU节点充电，当正向时钟信号为高电平时，尾行第二薄膜晶体管M302导通信号输出端输出正向时钟信号的脉冲，同时尾行电容C301的自举电路作用将点电平进一步拉高；之后复位信号将尾行第四薄膜晶体管M304和尾行第五薄膜晶体管M305打开，对PU节点和信号输出端放电，实现了基本的移位寄存功能。当然，本领域的技术人员可以使用其他可行的方式实现基本移位寄存功能。较佳的，尾行移位寄存器单元电路还包括尾行第六薄膜晶体管M306，其漏极连接反向时钟信号输入端；尾行第七薄膜晶体管M307，其栅极连接尾行电容C301的正极，漏极连接尾行第六薄膜晶体管M306的源极，源极连接关闭电压信号输入端；尾行第八薄膜晶体管M308，其栅极连接尾行电容C301的正极，源极连接关闭电压信号输入端；尾行第九薄膜晶体管M309，其栅极连接反向时钟信号输入端，漏极连接反向时钟信号输入端，源极连接尾行第八薄膜晶体管M308的漏极、尾行第六薄膜晶体管M306的栅极；[0120]尾行第十薄膜晶体管M310，其栅极连接尾行第七薄膜晶体管M307的漏极，漏极连接尾行第一薄膜晶体管M301的漏极，源极连接关闭电压信号输入端；尾行第十一薄膜晶体管M311，其栅极连接尾行第七薄膜晶体管M307的漏极，漏极连接信号输出端，源极连接关闭电压信号输入端。本实用新型实施例提供的薄膜晶体管移位寄存器进行正向扫描时，工作电压输入端连接电源正极，接地电压输入端连接电源负极；进行反向扫描时，工作电压输入端连接电源负极，接地电压输入端连接电源正极。换言之，通过切换工作电压和接地电压连接的电源极性，本实用新型的移位寄存器可以进行双向驱动。本实用新型实施例提供一种阵列基板，包括本实用新型实施例提供的薄膜晶体管移位寄存器。本实用新型实施例提供一种显示设备，包括本实用新型实施例提供的薄膜晶体管移位寄存器。本实用新型实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，在移位寄存器单元电路中添加第一薄膜晶体管，第一薄膜晶体管在巾贞开始信号为高电平，正向时钟信号由低电平变为高电平时，将PU点电平拉低,进而避免由于耦合电路的耦合作用使输出信号产生横线不良。本实用新型实施例提供的移位寄存器单元电路、移位寄存器、阵列基板及显示设备在实现双向扫描时避免了在高电平时产生不良的输出信号，有利于移动产品产能和良率的提升。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种移位寄存器单元电路，其特征在于，包括第一薄膜晶体管，栅极连接于帧开始信号输入端，源极连接关闭电压信号输入端、工作电压输入端或接地电压输入端；第二薄膜晶体管，栅极连接所述第一薄膜晶体管的漏极，漏极连接正向时钟信号输入端，源极连接信号输出端；第三薄膜晶体管，栅极连接信号输入端，漏极连接工作电压输入端，源极连接所述第一薄膜晶体管的漏极；第四薄膜晶体管，栅极连接信号重置端，漏极连接所述第三薄膜晶体管的源极，源极连接接地电压输入端；第五薄膜晶体管，栅极连接反向时钟信号输入端，漏极连接信号输出端，源极连接关闭电压信号输入端；电容，正极连接所述第一薄膜晶体管的漏极，负极连接所述信号输出端。
2.如权利要求1所述的移位寄存器单元电路，其特征在于，还包括第六薄膜晶体管，其漏极连接反向时钟信号输入端；第七薄膜晶体管，其栅极连接所述电容的正极，漏极连接所述第六薄膜晶体管的源极，源极连接关闭电压信号输入端；第八薄膜晶体管，其栅极连接所述电容的正极，源极连接关闭电压信号输入端；第九薄膜晶体管，其栅极连接反向时钟信号输入端，漏极连接反向时钟信号输入端，源极连接所述第八薄膜晶体管的漏极、所述第六薄膜晶体管的栅极；第十薄膜晶体管，其栅极连接所述第七薄膜晶体管的漏极，漏极连接所述第一薄膜晶体管的漏极，源极连接所述关闭电压信号输入端；第十一薄膜晶体管，其栅极连接所述第七薄膜晶体管的漏极，漏极连接信号输出端，源极连接关闭电压信号输入端。
3.一种移位寄存器，其特征在于，包括至少三个如权利要求1或2所述的移位寄存器单元电路，其中，位于首行的移位器单元电路中，所述第一薄膜晶体管的源极连接工作电压输入端；位于中间的移位寄存器单元电路中，所述第一薄膜晶体管的源极连接关闭电压信号输入端；位于尾行移位寄存器单元电路中，所述第一薄膜晶体管的源极连接接地电压输入端。
4.如权利要求3所述的移位寄存器，其特征在于，当所述薄膜晶体管移位寄存器进行正向扫描时，工作电压输入端连接电源正极，接地电压输入端连接电源负极；当所述薄膜晶体管移位寄存器进行反向扫描时，工作电压输入端连接电源负极，接地电压输入端连接电源正极。
5.—种阵列基板,其特征在于，包括如权利要求3-4任一所述的移位寄存器。
6.—种显不设备,其特征在于,包括如权利要求3-4任一所述的移位寄存器。
专利摘要本实用新型实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，在移位寄存器单元电路中添加第一薄膜晶体管,第一薄膜晶体管在帧开始信号为高电平，正向时钟信号由低电平变为高电平时，将PU点电平拉低，进而避免由于耦合电路的耦合作用使输出信号产生横线不良。本实用新型实施例提供的移位寄存器单元电路、移位寄存器、阵列基板及显示设备在实现双向扫描时避免了在高电平时产生不良的输出信号，有利于移动产品产能和良率的提升。
文档编号G09G3/36GK202905121SQ20122046719
公开日2013年4月24日 申请日期2012年9月13日 优先权日2012年9月13日
发明者王世君 申请人:北京京东方光电科技有限公司