专利名称：移位寄存器单元、移位寄存器、阵列基板和显示装置的制作方法
技术领域：
本实用新型涉及显示器领域，尤其涉及一种移位寄存器单元、移位寄存器、阵列基板和显示装置。
背景技术：
随着显示技术的不断发展，采用薄膜晶体管的有源阵列显示器已成为最为常见的平板显示装置，其栅极驱动电路通常以移位寄存器的方式实现，移位寄存器由多个级联的移位寄存器单元组成，各个移位寄存器单元依次输出信号，以实现栅极的逐行驱动。现有的移位寄存器单元包括采样、输出、复位三个工作状态。在相邻的两个移位寄存器单元中，后一个移位寄存器单元的输出信号作为前一个移位寄存器单元的复位信号，以使前一个移位寄存器单元停止输出。但是，如果前一个移位寄存器单元没有接收到来自后一个移位寄存器单元的复位信号，前一个移位寄存器单元就不会停止输出。因此，现有技术中前一个移位寄存器单元的复位是由后一个移位寄存器单元来控制的，则若来自后一个移位寄存器单元的复位信号无法顺利或延迟反馈给前一个移位寄存器单元，则前一个移位寄存器单元就不会按照预定的时间停止输出，则可能导致整个阵列基板甚至液晶显示器的无法正常工作。故而，需要解决这个移位寄存器单元无法独立复位的问题。
实用新型内容本实用新型所要解决的技术问题在于提供一种移位寄存器单元、移位寄存器、阵列基板和显示装置，使得各移位寄存器单元能够独立复位。为解决上述技术问题，本实用新型采用如下技术方案:本实用新型第一方面提供了一种移位寄存器单元，包括:米样部分、输出部分和复位部分，其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管；所述第一开关管的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号，所述第一开关管的栅极连接第一时钟信号；所述第二开关管的栅极和源极连接第二时钟信号，所述第二时钟信号与所述第一时钟信号反相；所述第三开关管的栅极和源极连接所述第一时钟信号；所述第四开关管的栅极连接所述第二时钟信号，所述第四开关管的源极连接电源输入信号；所述第五开关管的源极连接所述第二时钟信号，所述第五开关管的栅极连接所述第一开关管和所述第二开关管的漏极，所述第五开关管的漏极连接所述移位寄存器单元的输出端；所述第六开关管的栅极连接所述第三开关管和所述第四开关管的漏极，所述第六开关管的源极连接所述电源输入信号，所述第六开关管的漏极连接所述移位寄存器单元的输出端；所述第一电容的一端连接所述第五开关管的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容的一端连接所述第六开关管的栅极，另一端连接所述电源输入信号。[0010]所述第一至第六开关管均为MOS管或薄膜晶体管。所述薄膜晶体管为P型薄膜晶体管或为N型薄膜晶体管。当所述第一至第六开关管均为P型薄膜晶体管时，所述电源输入信号为高电平；在第一时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；在第二时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；在第三时间段内，所述输入信号为高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平。当所述第一至第六开关管均为N型薄膜晶体管时，所述电源输入信号为低电平；在第一时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；在第二时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；在第三时间段内，所述输入信号为低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平。本实用新型第二方面提供了一种移位寄存器，包括η个级联的上述移位寄存器单元，所述η为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第η个所述移位寄存器单元的输出端连接至所述移位寄存器的信号输出端。本实用新型第三方面提供了一种阵列基板，包括上述移位寄存器。本实用新型第四方面提供了一种液晶显示器，包括上述阵列基板。在本实用新型的实施例中，该移位寄存器单元的结构使得该移位寄存器单元在接收输入信号后，可以输出相应的输出信号，并在输出输出信号后，自行复位，无需在等待到下一移位寄存器单元的输出信号作为复位信号之后，再根据复位信号进行复位。保证了移位寄存器单元的正常工作，进而保证了整个阵列基板甚至液晶显示器的正常工作。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本实用新型实施例中的移位寄存器单元的结构示意图；图2为本实用新型实施例中的P型薄膜晶体管的移位寄存器单元的结构示意图；图3为本实用新型实施例中的P型薄膜晶体管的移位寄存器单元的时序图；图4为本实用新型实施例中的N型薄膜晶体管的移位寄存器单元的结构示意图；图5为本实用新型实施例中的N型薄膜晶体管的移位寄存器单元的时序图。
具体实施方式
[0031]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。本实用新型实施例的第一方面提供了一种移位寄存器单元，为了方便对该移位寄存器单元的描述，如图1所示，所述移位寄存器单元包括:其中，所述采样部分包括第一开关管Tl和第二开关管T2，所述输出部分包括第五开关管T5、第六开关管T6、第一电容Cl和第二电容C2，所述复位部分包括第三开关管T3、第四开关管T4;具体的，所述第一开关管Tl的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号IN，所述第一开关管Tl的栅极连接第一时钟信号CK ;所述第二开关管T2的栅极和源极连接第二时钟信号CKB，所述第二时钟信号CKB与所述第一时钟信号CK反相；所述第三开关管T3的栅极和源极连接所述第一时钟信号CK ;所述第四开关管T4的栅极连接所述第二时钟信号CKB，所述第四开关管T4的源极连接电源输入信号V;所述第五开关管T5的源极连接所述第二时钟信号CKB，所述第五开关管T5的栅极连接所述第一开关管Tl和所述第二开关管T2的漏极，所述第五开关管T5的漏极连接所述移位寄存器单元的输出端；所述第六开关管T6的栅极连接所述第三开关管T3和所述第四开关管T4的漏极，所述第六开关管T6的源极连接所述电源输入信号V，所述第六开关管T6的漏极连接所述移位寄存器单元的输出端；所述第一电容Cl的一端连接所述第五开关管T5的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容C2的一端连接所述第六开关管T6的栅极，另一端连接所述电源输入信号V。在本实施例的技术方案中，该移位寄存器单元的结构使得该移位寄存器单元在接收输入信号后，可以输出相应的输出信号，并在输出输出信号后，自行复位，无需在等待到下一移位寄存器单元的输出信号作为复位信号之后，再根据复位信号进行复位。保证了移位寄存器单元的正常工作，进而保证了整个阵列基板甚至液晶显示器的正常工作。需要说明的是，在本实用新型实施例中，高电平均为VGH表示，低电平均为VGL表
/Jn ο优选的，所述第一至第六开关管均可以为MOS管或薄膜晶体管。进一步的，所述薄膜晶体管可为P型薄膜晶体管或为N型薄膜晶体管，其中，由于多晶硅薄膜晶体管的迁移率较高，尤其适用于移位寄存器单元。如图2所示，当所述第一至第六开关管均为P型薄膜晶体管时，在第一时间段tl内，所述输入信号IN为低电平VGL,所述第一时钟信号CK为低电平VGL，所述第二时钟信号CKB为高电平VGH，则所述移位寄存器单元的输出信号OUT为高电平VGH ；具体的，在第一时间段tl内，所述移位寄存器单元进入采样阶段。此时,所述输入信号IN为低电平VGL,并且,所述第一时钟信号CK为低电平VGL,使得第一、三开关管T1、T3导通；同时，由于所述第二时钟信号CKB与所述第一时钟信号CK反相，则所述第二时钟信号CKB为VGH，则第二开关管Τ2和第四开关管Τ4无法导通。所以此时N1、Ν2点的电平相应的被拉低到(低电平VGL+Vth (任一个薄膜晶体管的门限电压))，故而第六开关管T6导通，由于第六开关管T6的源极连接高电平VGH，漏极连接所述移位寄存器单元的输出端。则所述移位寄存器单元的输出信号OUT为高电平VGH。并且由于NI点的电平为(低电平VGL+Vth)，第六开关管T6的输出端输出高电平VGH,此时,位于NI点和第六开关管T6的输出端之间的第一电容Cl被充电，对输入信号IN进行充电，则第一电容Cl两端的电压差为(高电平VGH-低电平VGL-门限电压Vth)。在第二时间段t2内，所述输入信号为高电平VGH，所述第一时钟信号CK为高电平VGH，所述第二时钟信号CKB为低电平VGL，则所述移位寄存器单元的输出信号为低电平VGL ；具体的，在第二时间段t2内，所述移位寄存器单元进入输出阶段。此时，输入信号IN和第一时钟信号CK均为高电平VGH，使得第一开关管Tl关断，由于第一电容Cl的作用，NI点的电平得以保持，仍为(低电平VGL+门限电压Vth)，故而T5导通，输出低电平VGL。同时，由于第二时钟信号CKB的电平为低电平VGL,故而第二、四开关管T2、T4导通，由于第四开关管Τ4的源极连接高电平VGH，此时Ν2点的电平为高电平VGH，关断了第六开关管Τ6。则此时，移位寄存器单元的输出信号为第五开关管Τ5输出的低电平VGL。在第三时间段t3内，所述输入信号IN为高电平VGH,所述第一时钟信号CK为低电平VGL，所述第二时钟信号CKB为高电平VGH，则所述移位寄存器单元的输出信号为高电平VGH。具体的，在第三时间段t3内，所述移位寄存器单元进入复位阶段。此时，第一时钟信号CK为低电平VGL，输入信号IN为高电平VGH，第一开关管Tl导通，使得NI点的电平被拉高到高电平VGH，第五开关管T5被关断。同时，由于第一时钟信号CK为低电平VGL，第三开关管T3导通，N2的电位被拉低至(低电平VGL+门限电压Vth)，使得第六开关管T6被导通，使得移位寄存器单元的输出信号OUT再次被拉高为高电平VGH，实现移位寄存器单元的独立复位。另外，在该移位寄存器单元的其他阶段，第二电容C2保持了 N2点处于低电平VGL，保证了第六开关管T6的导通，使得输出信号OUT始终为高电平VGH，提高了输出信号OUT的稳定性。如图4所示，当所述第一至第六开关管均为N型薄膜晶体管时，移位寄存器单元也可实现独立复位功能，此时的电源输入信号V为低电平VGL，由于N型薄膜晶体管的移位寄存器单元工作过程与P型薄膜晶体管的移位寄存器单元类似，在此不再赘述。需要说明的是，N型薄膜晶体管的移位寄存器单元的输入信号IN、第一时钟信号CK、第二时钟信号CKB和输出信号OUT均反相于P型薄膜晶体管的移位寄存器单元，具体参见图5。另外，一般薄膜晶体管的源极和漏极是可以互换设置的。本实施例的第二方面提供了一种移位寄存器，包括η个级联的上述移位寄存器单元，所述η为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第η个所述移位寄存器单元的输出端连接至所述移位寄存器的信号输出端。由于本实用新型实施例提供的移位寄存器与上述本实用新型实施例所提供的移位寄存器单元具有相同的技术特征，所以也能产生相同的技术效果，解决相同的技术问题。本实施例的第三方面提供了一种阵列基板，包括上述移位寄存器。本实施例的第四方面提供了一种显示装置，包括上述阵列基板。所述液晶显示器可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。尤其是采用低温多晶硅技术的有源有机发光二极管显示器。以上所述，仅为本实用新型的具体实施方式
，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
权利要求1.一种移位寄存器单元，其特征在于，包括: 米样部分、输出部分和复位部分， 其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管； 所述第一开关管的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号，所述第一开关管的栅极连接第一时钟信号；所述第二开关管的栅极和源极连接第二时钟信号，所述第二时钟信号与所述第一时钟信号反相；所述第三开关管的栅极和源极连接所述第一时钟信号；所述第四开关管的栅极连接所述第二时钟信号，所述第四开关管的源极连接电源输入信号；所 述第五开关管的源极连接所述第二时钟信号，所述第五开关管的栅极连接所述第一开关管和所述第二开关管的漏极，所述第五开关管的漏极连接所述移位寄存器单元的输出端；所述第六开关管的栅极连接所述第三开关管和所述第四开关管的漏极，所述第六开关管的源极连接所述电源输入信号，所述第六开关管的漏极连接所述移位寄存器单元的输出端；所述第一电容的一端连接所述第五开关管的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容的一端连接所述第六开关管的栅极，另一端连接所述电源输入信号。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一至第六开关管均为MOS管或薄膜晶体管。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述薄膜晶体管为P型薄膜晶体管或为N型薄膜晶体管。
4.根据权利要求3所述的移位寄存器单元，其特征在于，当所述第一至第六开关管均为P型薄膜晶体管时，所述电源输入信号为高电平； 在第一时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平； 在第二时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平； 在第三时间段内，所述输入信号为高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平。
5.根据权利要求3所述的移位寄存器单元，其特征在于，当所述第一至第六开关管均为N型薄膜晶体管时，所述电源输入信号为低电平； 在第一时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平； 在第二时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平； 在第三时间段内，所述输入信号为低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平。
6.一种移位寄存器，其特征在于，包括η个级联的如权利要求1-5任一项所述的移位寄存器单元，所述η为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第η个所述移位寄存器单元的输出端连接至所述移位寄存器的信号输出端。
7.—种阵列基板，其特征在于，包括如权利要求6所述的移位寄存器。
8.—种显示 装置，其特征在于，包括如权利要求7所述的阵列基板。
专利摘要本实用新型实施例公开了一种移位寄存器单元、移位寄存器、阵列基板和显示装置，涉及显示器领域，使得各移位寄存器单元能够独立复位。该种移位寄存器单元，包括采样部分、输出部分和复位部分，其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管。
文档编号G09G3/20GK203055466SQ20132006033
公开日2013年7月10日 申请日期2013年2月1日 优先权日2013年2月1日
发明者王颖 申请人:京东方科技集团股份有限公司