移位暂存器及移位暂存器的驱动方法

移位暂存器及移位暂存器的驱动方法
【专利摘要】一种移位暂存器包含多级移位暂存电路。每一级移位暂存电路包含第一开关、输入电路、下拉电路及下拉稳压电路。第一开关耦接于节点，用以接收时钟脉冲信号，并根据节点的电压电平及时钟脉冲信号输出该级移位暂存电路的扫描信号。输入电路用以根据前M级移位暂存电路输出的信号，上拉节点的电压电平。下拉电路用以根据后N级移位暂存电路输出的信号及时钟脉冲信号，下拉节点的电压电平，并减少节点上的漏电流。下拉稳压电路用以根据节点的电压电平，下拉节点及扫描信号的电压电平。
【专利说明】移位暂存器及移位暂存器的驱动方法

【技术领域】
[0001]本发明涉及一种移位暂存器，尤关于一种可移位暂存器的电路结构。

【背景技术】
[0002]一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存电路，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。
[0003]图1为先前技术的移位暂存电路100的电路图。移位暂存电路100包含开关T1A、TIB、TIE、TIG、T1H、T1K、TIL、TIM、TIN。开关TlA的第一端接收时钟脉冲信号CK,开关TlA的第二端为移位暂存电路100的输出端On，用以输出移位暂存电路100的扫描信号Gn，开关TlA的控制端电性耦接于移位暂存电路100的节点Qn。开关TlB的第一端接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gn_1;开关TlB的第二端电性耦接于节点Qn，开关TlB的控制端电性耦接于开关TlB的第一端。开关TlE的第一端电性耦接于节点Qn，开关TlE的弟_.端电性稱接于系统电压端Vss,开关TlE的控制端接收后N级(例如为后2级)移位暂存电路的扫描信号Gn+2。开关TlG的第一端接收栅极高电压电平VGH,开关TlG的控制端电性耦接于开关TlG的第一端。开关TlH的第一端电性耦接于开关TlG的第一端，开关TlH的控制端电性耦接于开关TlG的第二端。开关TlK的第一端电性耦接于开关TlG的第二端，开关TlK的第二端电性耦接于系统电压端Vss，开关TlK的控制端电性耦接于节点Qno开关TlL的第一端电性耦接于开关TlH的第二端，开关TlL的第二端电性耦接于系统电压端Vss，开关TlL的控制端电性耦接于节点Qn。开关TlM的第一端电性耦接于节点Qn，开关TlM的第二端电性耦接于开关TlA的第二端，开关TlM的控制端电性耦接于开关TlH的第二端。开关TlN的第一端电性耦接于开关TlA的第二端0N，开关TlN的第二端电性耦接于系统电压端Vss,开关TlN的控制端电性稱接于开关TlH的弟_.端。系统电压端Vss可用以提供栅极低电压电平VGL。
[0004]图2为移位暂存电路100的操作时序图，于时段Tl中，扫描信号Gim提升至栅极高电压电平VGH,扫描信号Gn+2维持在栅极低电压电平VGL,而时钟脉冲信号CK处于栅极低电压电平VGL。此时开关TlB被导通，使得节点Qn的电压电平也跟着被上拉到栅极高电压电平VGH,因而导通了开关TlA,使得扫描信号Gn的电压电平被控制在与时钟脉冲信号CK相同的栅极低电压电平VGL。此时开关TIG、TlK和TlL皆呈被导通状态，然而开关TlK的驱动能力较开关TlG为大，因此开关TlH的控制端被维持在栅极低电压电平VGL而被截止，开关TlH的第二端的电压电平则被导通的开关TlL同样维持在栅极低电压电平VGL，导致开关TlM和TlN被截止。开关TlE亦被截止。
[0005]于时段T2期间,扫描信号Gim回到栅极低电压电平VGL,扫描信号GN+2维持在栅极低电压电平VGL，而时钟脉冲信号CK变为栅极高电压电平VGH。此时开关TlB被截止，而开关TlA仍被导通并将扫描信号Gn的电压电平上拉至与时钟脉冲信号CK相同的栅极高电压电平VGH。节点Qn的电压电平则因为电容Cl的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关TIG、TlK和TlL仍被导通，而开关T1H、T1M、T1N和TlE则仍皆被截止。此外在时段T2期间，节点Qn的高电压电平虽然可将扫描信号Gn的电压电平迅速上拉至栅极高电压电平VGH，然而却也使得开关TlB的漏极-源极电压差Vds和TlE的漏极-源极电压差Vds变为接近两倍的栅极高电压电平2VGH，如此高的漏极-源极电压差Vds常会导致较大的漏电流，而致使节点Qn的电压电平被下拉，因而减弱开关TlA上拉扫描信号Gn的驱动能力。
[0006]于时段T3期间,扫描信号Gim和Gn+2皆维持在栅极低电压电平VGL,而时钟脉冲信号CK变为栅极低电压电平VGL，开关TlB仍被截止，而开关TlA持续导通并将扫描信号Gn的电压电平下拉至与时钟脉冲信号CK相同的栅极低电压电平VGL。开关T1G、T1K和TlL仍被导通，而开关T1H、TIM、TlN和TlE则仍皆被截止。
[0007]于时段T4期间,扫描信号Gim维持在栅极低电压电平VGL,扫描信号GN+2变为栅极高电压电平VGH，而时钟脉冲信号CK仍为栅极低电压电平VGL。开关TlB仍被截止，而开关TlE被导通，使得节点Qn的电压电平被下拉到栅极低电压电平VGL。开关T1A、T1K和TlL因此而被截止，开关TlG仍持续导通，并因此导通开关T1H、TlM和T1N，使得节点Qn和扫描信号Gn的电压电平皆被稳定的维持在栅极低电压电平VGL。
[0008]随着现今显示面板的解析度越来越高，显示面板的源极驱动器传输一个位元的像素信息所需的时间也跟着被缩短，但由于上述移位暂存电路100在图2的时段T2期间，开关TlA上拉扫描信号Gn的驱动能力会因为开关TlB和TlE产生的漏电流而减弱，因此容易导致扫描号Gn的电压电平转变不够快，而容易产生显示面板的错充或误判。


【发明内容】

[0009]本发明的一实施例提供一种移位暂存器。移位暂存器包括多级移位暂存电路，每一移位暂存电路包含第一开关、输入电路、下拉电路及下拉稳压电路。第一开关具有第一端、第二端及控制端，第一开关的第一端用以接收时钟脉冲信号，第一开关的第二端用以输出该级移位暂存电路的第一扫描信号，第一开关的控制端电性耦于接该级移位暂存电路的节点。输入电路包含第二开关及接收电路。第二开关具有第一端、第二端及控制端，第二开关的第二端电性耦接于该级移位暂存电路的节点，第二开关的控制端电性耦接于多级移位暂存电路中一前M级移位暂存电路的节点，M为一正整数。接收电路电性耦接第二开关的第一端，用以接收并根据前M级移位暂存电路输出的信号控制第二开关的第一端的电压电平。下拉电路电性耦接于该级移位暂存电路的节点，用以根据多级移位暂存电路中后N级移位暂存电路输出的信号下拉该级移位暂存电路的节点的电压电平，N为一正整数。下拉稳压电路电性耦接于该级移位暂存电路的节点及第一开关的第二端，用以依据该级移位暂存电路的节点的电压电平，下拉该级移位暂存电路的节点及第一开关的第二端的电压电平。
[0010]本发明的另一实施例提供一种移位暂存器。移位暂存器一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含输入电路、第一开关、下拉电路及下拉稳压电路。输入电路用以接收并根据多级移位暂存电路中前M级移位暂存电路输出的信号上拉该级移位暂存电路的节点的电压电平，M为一正整数。第一开关具有第一端、第二端及控制端，第一开关的第一端用以接收时钟脉冲信号，第一开关的第二端用以输出该级移位暂存电路的第一扫描信号，第一开关的控制端电性耦接该级移位暂存电路的节点。下拉电路包含第二开关及下拉控制电路。第二开关具有第一端、第二端及控制端，第二开关的第一端电性耦接于该级移位暂存电路的节点，第二开关的第二端电性耦接于第一开关的第二端。下拉控制电路用以接收时钟脉冲信号及多级移位暂存电路中后N级移位暂存电路输出的信号，并且根据时钟脉冲信号及后N级移位暂存电路输出的信号,在第一扫描信号具有高电压电平时，上拉第二开关的控制端的电压电平，并在后N级移位暂存电路输出的信号具有高电压电平时，上拉第二开关的控制端的电压电平，以下拉该级移位暂存电路的节点的电压电平，N为一正整数。第一下拉稳压电路电性耦接于该级移位暂存电路的节点、第一开关的第二端、后N级移位暂存电路的节点，用以依据该级移位暂存电路的节点及后N级移位暂存电路的节点的电压电平，下拉该级移位暂存电路的节点及第一开关的第二端的电压电平。
[0011]本发明的另一实施例提供一种移位暂存器的驱动方法。移位暂存器包括多级移位暂存电路，每一移位暂存电路包含输入电路、第一开关、电容、下拉电路及下拉稳压电路。第一开关具有第一端、第二端及控制端，第一开关的控制端电性耦接于输入电路，电容具有第一端及第二端，电容的第一端电性耦接于第一开关的控制端，及电容的第二端电性耦接于第一开关的第二端，下拉电路包含下拉控制电路及第二开关。第二开关具有第一端、第二端及控制端，第二开关的第一端电性耦接于第一开关的控制端，第二开关的第二端电性耦接于第一开关的第二端，第二开关的控制端电性耦接于下拉控制电路。下拉稳压电路电性耦接于第一开关的第二端及第一开关的控制端。上述移位暂存器的驱动方法包含:使输入电路接收多级移位暂存电路中前M级移位暂存电路输出的具有第一高电压电平的扫描信号，以使输入电路上拉第一开关的控制端的电压电平，M为一正整数；使第一开关的第一端及下拉控制电路接收时钟脉冲信号，其中时钟脉冲信号具有第一高电压电平，以使第一开关的第二端输出具有第一高电压电平的扫描信号，使电容将第一开关的控制端的电压电平耦合至第二高电压电平，其中第二高电压电平高于第一高电压电平，并使下拉控制电路上拉第二开关的控制端的电压电平，以减少自第一开关的控制端流经第二开关的漏电流；使时钟脉冲信号具有低电压电平，以使第一开关的第二端的电压电平下拉至低电压电平，并使电容下拉第一开关的控制端的电压电平。

【专利附图】

【附图说明】
[0012]图1为先前技术的移位暂存电路的电路图。
[0013]图2为图1的移位暂存器的时序图。
[0014]图3为本发明一实施例的移位暂存电路的电路图。
[0015]图4为本发明一实施例的移位暂存器的示意图。
[0016]图5为图4的移位暂存器的时序图。
[0017]图6为本发明另一实施例的移位暂存电路的电路图。
[0018]图7为本发明另一实施例的移位暂存电路的电路图。
[0019]图8为本发明另一实施例的移位暂存器的示意图。
[0020]图9为图8的移位暂存器的时序图。
[0021]图10为一般晶体管的驱动电流对电压的关系图。
[0022]图11为本发明另一实施例的移位暂存电路的电路图。
[0023]图12为本发明另一实施例的移位暂存电路的电路图。
[0024]图13为本发明另一实施例的移位暂存器的示意图。
[0025]图14为图13的移位暂存器的时序图。
[0026]图15为本发明一实施例的移位暂存器的驱动方法的流程图。
[0027]上述附图中的附图标记说明如下:
[0028]100、200、400、500、700、800 移位暂存电路
[0029]300、600、900移位暂存器
[0030]200_1至200_5移位暂存电路
[0031]500_1至500_5移位暂存电路
[0032]800_1至800_5移位暂存电路
[0033]210、510、810上拉电路
[0034]220、520下拉电路
[0035]230、530、830、840下拉稳压电路
[0036]C1、C2电容
[0037]T1A、T1B、T1E、T1G、T1H开关
[0038]TlK 至 TlN开关
[0039]T2A 至 T2C、T2E、T2G、T2H 开关
[0040]T2K 至 T2N开关
[0041]T4D、T7D开关
[0042]T5A、T5B、T5E、T5F开关
[0043]T5G 至 T50开关
[0044]T8B、T8B开关
[0045]T8G 至 T8X开关
[0046]CK时钟脉冲信号
[0047]Qn> Qn_! > Qn+2> Fn节点
[0048]On输出端
[0049]Gn、Gn+1、Gn+2扫描信号
[0050]STN、STN+1、STN+2扫描信号
[0051]VGH栅极高电压电平
[0052]Vss系统电压端
[0053]HCl至HC4时钟脉冲信号
[0054]OpOyOyCVO5输出端
[0055]Q1、Q2、Q3、Q4、Q5节点
[0056]GpGyGpGpG5扫描信号
[0057]Tl 至 T4时段
[0058]Tp周期
[0059]Vds l、Vds 2、Vds 3漏极-源极电压
[0060]Vg栅极电压
[0061]Id驱动电流
[0062]1000驱动方法
[0063]SlOOO 至 S1340步骤

【具体实施方式】
[0064]图3为本发明的移位暂存电路200的电路图，图4为本发明的移位暂存器300的电路图，移位暂存器300包含多级移位暂存电路200_1至200_5，且每一级移位暂存电路200_1至200_5的架构皆与移位暂存电路200的架构相同。
[0065]移位暂存电路200包含开关T2A、输入电路210、下拉电路220及下拉稳压电路230。开关T2A具有第一端，第二端及控制端，开关T2A的第一端用以接收时钟脉冲信号CK，开关T2A的第二端为移位暂存电路200的输出端0N，用以输出移位暂存电路200的扫描信号Gn,开关T2A的控制端电性耦接于移位暂存电路200的节点Qn。输入电路210包含开关T2B及接收电路212。开关T2B具有第一端、第二端及控制端，开关T2B的第二端电性耦接于移位暂存电路200的节点Qn，开关T2B的控制端电性耦接于前M级(例如为前I级，M可以为正整数)移位暂存电路的节点Qim ;以图4的移位暂存器300为例，移位暂存电路200_2的前M级(例如为前I级)移位暂存电路即为移位暂存电路200_1，因此移位暂存电路200_2中开关T2B的控制端即电性耦接于移位暂存电路200_1的节点Qp接收电路212电性耦接开关T2B的第一端，用以接收前M级(例如为前I级)移位暂存电路输出的扫描信号6,_1，并根据扫描信号Gim控制开关T2B的第一端的电压电平。下拉电路220电性稱接于移位暂存电路200的节点Qn,并用以根据后N级(例如为后2级,N可以为正整数,通常而言N等于M+1)移位暂存电路输出的扫描信号GN+2下拉移位暂存电路200的节点Qn的电压电平；以图4的移位暂存器300为例，移位暂存电路200_2的后N级(例如为后2级)移位暂存电路即为移位暂存电路200_4，因此移位暂存电路200_2的下拉电路即根据移位暂存电路200_4输出的扫描信号G4下拉移位暂存电路200_2的节点Q2的电压电平。下拉稳压电路230电性耦接于移位暂存电路200的节点Qn及开关T2A的第二端，下拉稳压电路230用以依据移位暂存电路200的节点Qn的电压电平，下拉移位暂存电路200的节点Qn及开关T2A的第二端的电压电平。在本发明的一实施例中，移位暂存电路200还包含电容Cl，电容Cl电性连接于开关T2A的控制端及开关T2A的第二端之间。
[0066]在图3中，移位暂存电路200的接收电路212包含开关T2C。开关T2C的第一端系接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gim，开关T2C的第二端电性耦接于开关T2B的第一端，且开关T2C的控制端电性耦接于开关T2C的第一端。移位暂存电路200的下拉电路220包含开关T2E。开关T2E的第一端电性耦接于移位暂存电路200的节点Qn，开关T2E的弟_.端电性稱接于系统电压端Vss,且开关T2E的控制端系接收后N级(例如为后2级)移位暂存电路输出的扫描信号&+2。而系统电压端VSS可用以提供栅极低电压电平VGL。
[0067]移位暂存电路200的下拉稳压电路230包含开关T2G、T2H、T2K、T2L、T2M及T2N。开关T2G的第一端接收栅极高电压电平VGH，开关T2G的控制端电性耦接于开关T2G的第一端。开关T2H的第一端电性耦接于开关T2G的第一端，开关T2H的控制端电性耦接于开关T2G的第二端。开关T2K的第一端电性耦接于开关T2G的第二端，开关T2K的第二端电性耦接于系统电压端Vss，开关T2K的控制端电性耦接于移位暂存电路200的节点Qn。开关T2L的第一端电性耦接于开关T2H的第二端，开关T2L的第二端电性耦接于系统电压端Vss，开关T2L的控制端电性耦接于移位暂存电路200的节点Qn。开关T2M的第一端电性耦接于移位暂存电路200的节点Qn，开关T2M的第二端电性耦接于开关T2A的第二端，开关T2M的控制端电性耦接于开关T2H的第二端。开关T2N的第一端电性耦接于开关T2A的第二端，开关T2N的第二端电性耦接于系统电压端Vss，开关T2N的控制端电性耦接于开关T2H的第
~.-5.JJU
-~-? O
[0068]移位暂存器300可用于显示面板的栅极驱动器，而移位暂存器300中多级的移位暂存电路即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图4中，移位暂存电路200_1至200_5会分别由其输出端O1至O5将栅极驱动信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路200_2至200_5会分别接收其前一级移位暂存电路200_1至200_4的栅极驱动信号G1至G4,而移位暂存电路200j则会接收第一起始信号SP。此外，移位暂存电路200_2至移位暂存电路200_5分别电性耦接至前一级移位暂存电路200_1至移位暂存电路200_4的节点Q1至Q4，而移位暂存电路200_1则会接收第二起始信号SP_Q。移位暂存电路200_1至移位暂存电路200_3分别电性耦接至后N级(例如为后2级)移位暂存电路200_3至移位暂存电路200_5的输出端O3至05。于一实施例中，移位暂存电路200_1会优先发出其栅极驱动信号G1，然后移位暂存电路200_2、200_3、200_4会跟着依序发出其栅极驱动信号G2、G3> G4,而200_5则是五个移位暂存电路200_1至200_5当中最后发出栅极驱动信号G5的移位暂存器。
[0069]此外，移位暂存电路200_1至200_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HCl至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HCl至HC4不同时为栅极高电压电平VGH。以图5为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段Tl、Τ2、Τ3及Τ4依序变为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HCl四分的一个周期ΤΡ，时钟脉冲信号HC3系落后时钟脉冲信号HCl 二分的一个周期ΤΡ，而时钟脉冲信号HC4则落后时钟脉冲信号HCl四分的三个周期Tp,然而本发明的时钟脉冲信号间的相位关系并不以此为限。
[0070]再者，在本发明的一实施例中，移位暂存电路300依据四个时钟脉冲信号HCl至HC4进行操作，而可称为四相(four phase)移位暂存电路，因此移位暂存电路300的第N个移位暂存器所接收的时钟脉冲信号，会与第(N+4)个移位暂存器所接收的时钟脉冲信号相同，其中N为正整数。例如，第一个移位暂存电路200_1接收时钟脉冲信号HC1，而第五个移位暂存电路200_5所接收的时钟脉冲信号也是时钟脉冲信号HC1。然而本发明并不以此为限，于相关领域熟悉者当可依其需要而将移位暂存电路300扩充至八相或其他倍数个相位，而皆应属本发明的范围。
[0071]图5为图4的移位暂存电路300中，移位暂存电路200_2的操作时序图。于时段Tl期间，时钟脉冲信号HC2 (其为图3的时钟脉冲信号CK)为栅极低电压电平VGL，扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1具有两倍的栅极高电压电平VGH，亦即2VGH。此时开关T2C被导通，且由于移位暂存电路200_1的节点Q1具有较高的电压电平，因此开关T2B的控制端及第二端之间的压差较大，而可将节点Q2的电压电平上拉到更接近栅极高电压电平VGH。开关T2A因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T2G、T2K和T2L皆被导通，然而开关T2K的驱动能力较开关T2G为大，因此开关T2H的控制端被维持在栅极低电压电平VGL而被截止，开关T2H的第二端的电压电平则被导通的开关T2L同样维持在栅极低电压电平VGL，导致开关T2M和T2N被截止，开关T2E亦被截止。
[0072]于时段T2期间，扫描信号G1回到栅极低电压电平VGL，扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，而移位暂存电路200_1的节点Q1具有栅极高电压电平VGH。此时开关T2C被截止，开关T2B的第一端与控制端皆为栅极高电压电平VGH，使得开关T2B被截止，而开关T2A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容Cl的率禹合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T2G、T2K和T2L仍被导通，而开关T2H、T2M、T2N和T2E则仍皆被截止。
[0073]此外在时段T2期间，由于开关T2B及T2C皆为截止状态，因此开关T2B的第一端并无可供电流通过的路径，而导致开关T2B的第一端仍会先维持在栅极高电压电平VGH，而开关T2B的漏极-源极电压差Vds则约为一倍高电压电平VGH。如此一来，便可减少先前技术中，因为开关的漏极-源极电压差Vds过大(约两倍高电压电平2VGH)导致在节点Qn上出现的漏电流，也因此可改善因为漏电流而导致开关驱动能力降低的问题。
[0074]此外，由于移位暂存电路200_1的节点Q1仍为栅极高电压电平，因此开关T2B的控制端的电压电平与开关T2B的第二端的电压电平亦相同，而亦可避免因为开关T2B的栅极-源极电压差Vgs负偏过大而使漏电流增加。
[0075]于时段T3期间，扫描信号GJP G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1具有栅极低电压电平VGL。此时开关T2B和T2C皆被截止，而开关T2A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T2G、T2K和T2L仍被导通，而开关T2H、T2M、T2N和T2E则仍皆被截止。
[0076]于时段T4期间，扫描信号G1维持在栅极低电压电平VGL,扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1仍具有栅极低电压电平VGL。开关T2B及T2C仍被截止，而开关T2E被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T2A、T2K和T2L因此被截止，开关T2G仍持续导通，并因此导通开关T2H、T2M和T2N，使得节点Q2和扫描信号G2的电压电平皆被稳定地维持在栅极低电压电平VGL。
[0077]从上述实施例中可以得知，移位暂存电路200_2的接收电路212及开关T2B可根据前M级(例如为前I级)移位暂存电路200_1的节点Q1的电压电平及前M级(例如为前I级)移位暂存电路200_1输出的扫描信号G1，减少开关T2B的第一端与开关T2B的第二端之间的电位差，并使开关T2B的控制端的电压电平与开关T2B的第一端的电压电平相等，以减少于移位暂存电路200_2的节点Q2上的漏电流，并确保移位暂存器300所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
[0078]另外，利用本发明的移位暂存器作为显示面板的栅极驱动器时，其所输出的扫描信号可能会受到显示面板的负载影响，使得波形无法迅速变换而产生误差。图6为本发明一实施例的移位暂存电路400。移位暂存电路400与移位暂存电路200的差别在于移位暂存电路400另包含开关T4D。开关T4D具有第一端、第二端及控制端，开关T4D的第一端用以接收时钟脉冲信号CK，开关T4D的第二端用以输出扫描信号STn，及开关T4D的控制端电性耦接于移位暂存电路400的节点Qn。由于开关T4D的连线架构与开关T2A相同，因此扫描信号STn及扫描信号Gn具有相同的时序及电压电平,扫描信号Gn输出用以作为显不面板的扫描信号，而扫描信号STn并未做为显示面板的扫描信号，因此波型变化较为准确。如此一来，移位暂存电路400的接收电路212即可接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gim或STim，并根据扫描信号Gim或STim控制开关T2B的第一端的电压电平；而移位暂存电路400的下拉电路220则可根据后N级(例如为后2级)移位暂存电路输出的扫描信号Gn+2或STN+2下拉移位暂存电路400的节点Qn的电压电平。
[0079]图7为本发明的移位暂存电路500的电路图，图8为本发明的移位暂存器600的电路图，移位暂存器600包含多级移位暂存电路500_1至500_5，且每一级移位暂存电路的架构皆与移位暂存电路500的架构相同。移位暂存电路500包含开关T5A、输入电路510、下拉电路520及下拉稳压电路530。开关T5A具有第一端，第二端及控制端，开关T5A的第一端用以接收时钟脉冲信号CK,开关T5A的第二端为移位暂存电路500的输出端On,用以输出移位暂存电路500的扫描信号Gn，开关T5A的控制端电性耦接于移位暂存电路500的节点Qn。输入电路510用以接收前M级(例如为前I级)移位暂存电路输出的扫描信号6,_1，并根据扫描信号Gim上拉移位暂存电路500的节点Qn的电压电平。以图8的移位暂存器600为例，移位暂存电路500_2的前M级(例如为前I级)移位暂存电路即为移位暂存电路500_1，因此移位暂存电路500_2的输入电路用以接收移位暂存电路500_1所输出的扫描信号Gp下拉电路520包含开关T5E和下拉控制电路522。开关T5E具有第一端、第二端及控制端Fn，开关T5E的第一端电性耦接于移位暂存电路500的节点Qn，开关T5E的第二端电性耦接于开关T5A的第二端。下拉控制电路522电性耦接于开关T5E的控制端FN，并用以接收时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号Gn+2 ;以图8的移位暂存器600为例，移位暂存电路500_2的后N级(例如为后2级)移位暂存电路即为移位暂存电路500_4，因此移位暂存电路500_2的下拉控制电路系接收移位暂存电路500_4所输出的扫描信号G4。此外，下拉控制电路522可接收时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2，并且根据时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2,在扫描信号Gn具有栅极高电压电平VGH时,上拉开关T5E的控制端Fn的电压电平，并在扫描信号Gn+2具有栅极高电压电平VGH时，上拉开关T5E的控制端Fn的电压电平，以下拉开关T5A的第二端的电压电平。下拉稳压电路530电性耦接于移位暂存电路500的节点Qn、开关T5A的第二端，及后N级(例如为后2级)移位暂存电路的节点QN+2，下拉稳压电路530用以依据移位暂存电路500的节点Qn的电压电平，下拉移位暂存电路500的节点Qn及开关T5A的第二端的电压电平。在本发明的一实施例中，移位暂存电路500还包含电容Cl，电容Cl电性连接于开关T5A的控制端及开关T5A的第二端之间。
[0080]在图7中，输入电路520包含开关T5B。开关T5B具有第一端、第二端及控制端，开关T5B的第一端接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gn_1;开关T5B的二端电性耦接于移位暂存电路500的节点Qn，开关T5B的控制端电性耦接于开关T5B的第一端。此外，移位暂存电路500的下拉控制电路522包含电容C2及开关T5F。电容C2具有第一端及第二端，电容C2的第一端用以接收时钟脉冲信号CK,及电容C2的第二端电性率禹接于开关T5E的控制端Fn。开关T5F具有第一端、第二端及控制端,开关T5F的第一端接收后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2，开关T5F的第二端电性耦接于电容C2的第二端，及开关T5F的控制端电性耦接于开关T5F的第一端。
[0081]移位暂存电路500的下拉稳压电路530包含开关T5G、T5H、T51、T5J、T5K、T5L、T5M、T5N及T50。开关T5G的第一端接收栅极高电压电平VGH，开关T5G的控制端电性耦接于开关T5G的第一端。开关T5H的第一端电性耦接于开关T5G的第一端，开关T5H的控制端电性耦接于开关T5G的第二端。开关T5I的第一端电性耦接于开关T5G的第二端，开关T5I的弟~■端电性稱接于系统电压端Vss,及开关T5I的控制端电性稱接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T5J的第一端电性耦接于开关T5H的第二端，开关T5J的弟~■端电性稱接于系统电压端Vss,及开关T5J的控制端电性稱接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T5K的第一端电性耦接于开关T5G的第二端，开关T5K的第二端电性耦接于系统电压端Vss，开关T5K的控制端电性耦接于移位暂存电路500的节点Qn。开关T5L的第一端电性耦接于开关T5H的第二端，开关T5L的第二端电性耦接于系统电压端Vss，开关T5L的控制端电性耦接于移位暂存电路500的节点Qn。开关T5M的第一端电性耦接于移位暂存电路500的节点Qn，开关T5M的第二端电性耦接于开关T5A的第二端，开关T5M的控制端电性耦接于开关T5H的第二端。开关T5N的第一端电性耦接于开关T5A的第二端，开关T5N的第二端电性耦接于系统电压端Vss，开关T5N的控制端电性耦接于开关T5H的第二端。开关T50的第一端电性耦接于开关T5E的控制端FN，开关T50的第二端电性稱接于系统电压端Vss,及开关T50的控制端电性稱接于开关T5H的弟_.端。
[0082]移位暂存器600可用于显示面板的栅极驱动器，而移位暂存器600中多级的移位暂存电路即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图8中，移位暂存电路500_1至500_5会分别由其输出端O1至O5将扫描信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路500_2至500_5会分别接收其前一级移位暂存电路500_1至500_4的扫描信号G1至G4，而移位暂存电路500_1则会接收第一起始信号SP。此外，移位暂存电路500_1至移位暂存电路500_3分别电性耦接至后N级(例如为后2级)移位暂存电路500_3至移位暂存电路500_5的节点Q3至Q5以及输出端O3至05。于一实施例中，移位暂存电路500_1会优先发出其栅极驱动信号G1，然后移位暂存电路500_2、500_3、500_4会跟着依序发出其栅极驱动信号G2、G3、G4，而500_5则是五个移位暂存电路500_1至500_5当中最慢发出栅极驱动信号G5的移位暂存器。
[0083]此外，移位暂存电路500_1至500_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HCl至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HCl至HC4不同时为栅极高电压电平VGH。以图9为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段Tl、Τ2、Τ3及Τ4依序地为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HCl四分的一个周期ΤΡ，时钟脉冲信号HC3系落后时钟脉冲信号HCl 二分的一个周期ΤΡ，而时钟脉冲信号HC4则落后时钟脉冲信号HCl四分的三个周期Tp,然而本发明的时钟脉冲信号间的相位关系并不以此为限。
[0084]图9为图8的移位暂存电路600中，移位暂存电路500_2的操作时序图。于时段Tl期间，时钟脉冲信号HC2为栅极低电压电平VGL，扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4为栅极低电压电平VGL0此时移位暂存电路500_2的开关T5B被导通，而将移位暂存电路500_2的节点Q2的电压电平上拉到栅极高电压电平VGH。开关T5A因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T5G、T5K和T5L皆被导通，然而T5K的驱动能力较开关T5G为大，因此开关T5H的控制端被维持在栅极低电压电平VGL而被截止，开关T5H的第二端的电压电平则被导通的开关T5L同样维持在栅极低电压电平VGL，导致开关T5M、T5N级T50皆被截止。另外，开关T5E、T5F、T5I及T5J也皆为截止状态。
[0085]于时段T2期间，扫描信号G1回到栅极低电压电平VGL,扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，而移位暂存电路500_4的节点Q4仍为栅极低电压电平VGL。此时开关T5B被截止,而T5A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容Cl的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T5G、T5K和T5L仍被导通，而开关T5H、T51、T5J、T5M、T5N及T50则仍皆被截止。开关T5F被截止。
[0086]此外在时段T2期间，由于时钟脉冲信号HC2为栅极高电压电平，因此开关T5E的控制端Fn与开关T5E的第二端具有相同的电压电平而处于截止状态，且由于开关T5E的第二端电性耦接于其输出端02，因此开关T5E的漏极-源极电压差Vds约为一倍高电压电平VGH。图10图为晶体管开关的驱动电流Id对栅极电压Vg和漏极-源极电压Vds的关系图。在图10中，漏极-源极电压Vds ^ds 2及Vds 3的大小关系为Vds AVds 2>Vds l，因此从第10图可得知，即便在栅极-源极电压Vgs接近零时，较大的漏极-源极电压差Vds仍可能会造成较大的漏电流。因此透过降低开关T5E的漏极-源极电压差Vds，即可改善先前技术中因为开关的漏极-源极电压差Vds过大(约两倍高电压电平2VGH)而导致在节点Qn上出现的漏电流，以及因为漏电流而导致开关驱动能力降低的问题。此外，由于开关T5E的控制端？,与开关T5E的第二端具有相同的电压电平，因此亦可避免因为开关的栅极-源极电压差Vgs负偏过大而使漏电流增加。
[0087]于时段T3期间，扫描信号GJP G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4变为栅极高电压电平VGH。此时开关T5B被截止，而开关T5A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T5G、T51、T5J、T5K和T5L被导通，而开关T5H、T5M、T5N及T50则仍皆被截止。而开关T5E和T5F亦为截止状态。
[0088]于时段T4期间，扫描信号G1维持在栅极低电压电平VGL,扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4变为两倍栅极高电压电平2VGH。开关T5B仍被截止，而开关T5E和T5F被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T5A、T5K和T5L因此被截止，开关T5G仍持续导通，然而因为开关T5I及T5J仍为导通状态，因此开关T5G与开关T5H的第二端的电压电平皆被下拉至栅极低电压电平VGL，使得开关T5H、T5M、T5N及T50仍皆为截止状态，因此开关T5E的控制端Fn的电压电平不会被下拉，而使开关T5E能稳定地导通并将节点Q2的电压电平维持在栅极低电压电平。
[0089]从上述实施例中可以得知，移位暂存电路500_2的下拉控制电路522可在移位暂存电路500_2输出的扫描信号G2为栅极高电压电平VGH时，将开关T5E的控制端Fn的电压电平提升至与开关T5E的第二端的电压电平相同准而维持在截止状态，且移位暂存电路500_2中开关T5E的第二端电性耦接于其输出端02，因此可减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500_2的节点Q2上的漏电流，以确保移位暂存器600所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
[0090]另外，利用本发明的移位暂存器作为显示面板的栅极驱动器时，其所输出的扫描信号可能会受到显示面板的负载影响，使得波形无法迅速变换而产生误差。图11为本发明一实施例的移位暂存电路700。相较于移位暂存电路500，移位暂存电路700另包含开关T7D。开关T7D具有第一端、第二端及控制端，开关T7D的第一端用以接收时钟脉冲信号CK，开关T7D的第二端用以输出扫描信号STn，及开关T7D的控制端电性耦接于移位暂存电路700的节点Qn。由于开关T7D的连线架构与开关T5A相同，因此扫描信号STn及扫描信号Gn亦具有相同的时序及电压电平，且扫描信号STn并未做为显不面板的扫描信号,波型变化较为准确。如此一来，移位暂存电路700的输入电路510即可接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gim或扫描信号STim，而下拉控制电路522即可用以接收后N级(例如为后2级)移位暂存电路输出的扫描信号Gn+2或STN+2。
[0091]图12说明本发明的一实施例的移位暂存电路800。移位暂存电路800的开关T5A及下拉电路520分别与移位暂存电路500的开关T5A及下拉电路520具有相同的电路架构。另外，移位暂存电路800还包含输入电路810、第一下拉稳压电路830及第二下拉稳压电路840。输入电路810包含开关T8B及接收电路812。开关T8B的第二端电性耦接于移位暂存电路800的节点Qn，开关T8B的控制端电性耦接于前M级(例如为前I级)移位暂存电路的节点Qh。接收电路812则用以接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gim，及在扫描信号Gn具有高电压电平VGH时，减少开关T8B的第一端与移位暂存电路800的节点Qn之间的电位差，并使开关T8B的控制端的电压电平与开关T8B的第一端的电压电平相等，以减少于移位暂存电路800的节点Qn上的漏电流。第一下拉稳压电路830及第二下拉稳压电路840具有相同的电路架构，其皆电性耦接于移位暂存电路800的节点Qn、开关T5E的控制端？1<、开关T5A的第二端On、后N级(例如为后2级)移位暂存电路的节点Qn+2并分别接收使能信号LCl和LC2，用以依据使能信号LCl或LC2、移位暂存电路800的节点％及后N级(例如为后2级)移位暂存电路的节点QN+2的电压电平，下拉移位暂存电路800的节点Qn、开关T5E的控制端Fn及开关T5A的第二端On的电压电平。
[0092]在本发明的一实施例中，接收电路812包含开关T8C，开关T8C的第一端接收前M级(例如为前I级)移位暂存电路输出的扫描信号Gim，开关T8C的第二端电性耦接于开关T8B的第一端，而开关T8C的控制端电性耦接于开关T8C的第一端。第一下拉稳压电路830包含开关T8G、T8H、T81、T8J、T8K、T8L、T8M、T8N及T80。开关T8G的第一端接收使能信号LCl，开关T8G的控制端电性耦接于开关T8G的第一端。开关T8H的第一端电性耦接于开关T8G的第一端，开关T8H的控制端电性耦接于开关T8G的第二端。开关T8I的第一端电性耦接于开关T8G的第二端，开关T8I的第二端电性耦接于系统电压端Vss，及开关T8I的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T8J的第一端电性耦接于开关T8H的第二端，开关T8J的第二端电性耦接于系统电压端Vss，及开关T8J的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T8K的第一端电性耦接于开关T8G的第二端，开关T8K的第二端电性耦接于系统电压端Vss，开关T8K的控制端电性耦接于移位暂存电路800的节点Qn。开关T8L的第一端电性耦接于开关T5H的弟~■端，开关T8L的弟_■端电性稱接于系统电压端Vss,开关T8L的控制端电性稱接于移位暂存电路800的节点Qn。开关T8M的第一端电性耦接于移位暂存电路800的节点QN，开关T8M的第二端电性耦接于开关T5A的第二端，开关T8M的控制端电性耦接于开关T8H的第二端。开关T8N的第一端电性耦接于开关T5A的第二端，开关T8N的第二端电性耦接于系统电压端Vss，开关T8N的控制端电性耦接于开关T8H的第二端。开关T80的第一端电性耦接于开关T5E的控制端Fn，开关T80的第二端电性耦接于系统电压端Vss，及开关T80的控制端电性耦接于开关T8H的第二端。第二下拉稳压电路840包含开关T8P、T8Q、T8R、T8S、T8T、T8U、T8V、T8W及T8X。开关T8P的第一端接收使能信号LC2，开关T8P的控制端电性耦接于开关T8P的第一端。开关T8Q的第一端电性耦接于开关T8P的第一端，开关T8Q的控制端电性耦接于开关T8P的第二端。开关T8R的第一端电性耦接于开关T8P的第二端，开关T8R的弟~.端电性稱接于系统电压端Vss,及开关T8R的控制端电性稱接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T8S的第一端电性耦接于开关T8Q的第二端，开关T8S的弟~■端电性稱接于系统电压端Vss,及开关T8S的控制端电性稱接于后N级(例如为后2级)移位暂存电路的节点Qn+2。开关T8T的第一端电性耦接于开关T8P的第二端，开关T8T的第二端电性耦接于系统电压端Vss，开关T8T的控制端电性耦接于移位暂存电路800的节点Qn。开关T8U的第一端电性耦接于开关T8Q的第二端，开关T8U的第二端电性耦接于系统电压端Vss，开关T8U的控制端电性耦接于移位暂存电路800的节点Qn。开关T8V的第一端电性耦接于移位暂存电路800的节点Qn，开关T8V的第二端电性耦接于开关T5A的第二端，开关T8V的控制端电性耦接于开关T8Q的第二端。开关T8W的第一端电性耦接于开关T5A的第二端，开关T8W的第二端电性耦接于系统电压端Vss，开关T8W的控制端电性耦接于开关T8Q的第二端。开关T8X的第一端电性耦接于开关T5E的控制端FN，开关T8X的第二端电性稱接于系统电压端Vss,及开关T8X的控制端电性稱接于开关T8Q的弟_.端。
[0093]于本发明的一实施例中，使能信号LCl和LC2为低频信号，其电压电平会每隔一个周期Tf于栅极低电压电平VGL及栅极高电压电平VGH之间切换，当使能信号LCl处于栅极低电压电平VGL时，使能信号LC2则会处于栅极高电压电平VGH ;而当使能信号LCl处于栅极高电压电平VGH时，使能信号LC2则处于栅极低电压电平VGL。亦即，第一下拉稳压电路830和第二下拉稳压电路840可以轮流运作以完成下拉移位暂存电路800的节点Qn、开关T5E的控制端Fn及开关T5A的第二端On的电压电平的功能。如此一来，即可避免下拉稳压电路中的晶体管开关因为长时间的固定偏压导致特性偏移而使驱动能力下降。
[0094]图13为本发明的移位暂存器900的电路图。移位暂存器900可用于显示面板的栅极驱动器，而移位暂存器900中多级的移位暂存器即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图13中，移位暂存电路800_1至800_5会分别由其输出端O1至O5将扫描信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路800_2至800_5会分别接收其前M级(例如为前I级)移位暂存电路800_1至800_4的扫描信号G1至G4，而移位暂存电路800_1则会接收第一起始信号SP。移位暂存电路800_2至移位暂存电路800_5分别电性耦接至前M级(例如为前I级)移位暂存电路800_1至移位暂存电路800_4的节点Q1至Q4。而移位暂存电路800_1则会接收第二起始信号SP_Q。此外，移位暂存电路800_1至移位暂存电路800_3分别电性耦接至后N级(例如为后2级)移位暂存电路800_3至移位暂存电路800_5的节点Q3至Q5以及输出端O3至05。于一实施例中，移位暂存电路800_1会优先发出其栅极驱动信号G1,然后移位暂存电路800_2、800_3、800_4会跟着依序发出其栅极驱动信号G2、G3> G4，而800_5则是五个移位暂存电路800_1至800_5当中最慢发出栅极驱动信号G5的移位暂存器。
[0095]此外，移位暂存电路800_1至800_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HCl至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HCl至HC4不同时为栅极高电压电平VGH。以图14为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段Tl、Τ2、Τ3及Τ4依序地为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HCl四分的一个周期ΤΡ，时钟脉冲信号HC3系落后时钟脉冲信号HCl 二分的一个周期ΤΡ，而时钟脉冲信号HC4则落后时钟脉冲信号HCl四分的三个周期Tp,然而本发明的时钟脉冲信号间的相位关系并不以此为限。
[0096]图14为图13的移位暂存电路900中移位暂存电路800_2的操作时序图。在图14的实施例中，使能信号LCl维持在栅极高电压电平VGH，而使能信号LC2皆为栅极低电压电平VGL，亦即，移位暂存电路800_2利用第一下拉稳压电路830来将下拉其节点Q2、扫描信号Gn及开关Τ5Ε的控制端Fn的电压电平。然而如同前面所说明的，使能信号LCl和LC2可以每隔一个周期Tf于栅极低电压电平VGL及栅极高电压电平VGH之间切换，而当使能信号LCl维持在栅极低电压电平VGL，且使能信号LC2为栅极高电压电平VGH时，移位暂存电路800_2即可利用第二下拉稳压电路840来将下拉其节点Q2、扫描信号Gn及开关Τ5Ε的控制端Fn的电压电平。由于其操作原理并无不同，因此以下仅就使能信号LCl系在栅极高电压电平VGH且使能信号LC2系在栅极低电压电平VGL的情况下说明。
[0097]于图14的时段Tl期间，时钟脉冲信号HC2为栅极低电压电平VGL,扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，移位暂存电路800_1的节点Q1具有两倍的栅极高电压电平VGH，亦即2VGH，而移位暂存电路800_4的节点Q4为栅极低电压电平VGL。此时开关T8C被导通，且由于移位暂存电路800_1的节点Q1具有较高的电压电平，因此开关Τ8Β的控制端及第二端之间的压差较大，而可将节点Q2的电压电平上拉到栅极更接近高电压电平VGH。开关Τ5Α因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T8G、T8K和T8L皆被导通，然而T8K的驱动能力较开关T8G为大，因此开关T8H的控制端被维持在栅极低电压电平VGL而被截止，开关T8H的第二端的电压电平则被导通的开关T8L同样维持在栅极低电压电平VGL，导致开关T8M、T8N级T80皆被截止。另外，开关T5E、T5F、T8I及T8J也皆为截止状态。
[0098]于时段T2期间,扫描信号G1回到栅极低电压电平VGL,扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，移位暂存电路800_1的节点Q1具有栅极高电压电平VGH，而移位暂存电路800_4的节点Q4仍为栅极低电压电平VGL。此时开关T8C被截止，开关T8B的控制端与开关T8B的第一端具有相同的电压电平，因此亦为截止状态。T5A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容Cl的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T8G、T8K和T8L仍被导通，而开关T8H、T81、T8J、T8M、T8N及T80则仍皆被截止。开关T5F被截止。此外在时段T2期间，由于时钟脉冲信号HC2为栅极高电压电平，因此开关T5E的控制端Fn与开关T5E的第二端具有相同的电压电平而处于截止状态，且由于开关T5E的第二端电性耦接于输出端O2，因此开关T5E的漏极-源极电压差Vds约为一倍高电压电平VGH。另外，由于开关T8B及T8C皆为截止状态，因此开关T8B的第一端是仍会先维持在栅极高电压电平VGH，而开关T8B的漏极-源极电压差Vds则约为一倍高电压电平VGH。如此一来，便可减少先前技术中，因为开关的漏极-源极电压差Vds过大导致在节点Qn上经由开关T5E及T8B所流出的漏电流，也因此可改善因为漏电流而导致开关驱动能力降低的问题。此外，由于开关T5E的控制端？，与开关T5E的第二端具有相同的电压电平，而开关T8B的控制端的电压电平与开关T8B的第一端的电压电平亦相同，因此可避免因为开关的栅极-源极电压差Vgs负偏过大而使漏电流增加。
[0099]于时段T3期间，扫描信号GJP G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，移位暂存电路800_1的节点Q1具有栅极低电压电平VGL，而移位暂存电路800_4的节点Q4变为栅极高电压电平VGH。此时开关T8B被截止，而开关T5A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T8G、T81、T8J、T8K和T8L被导通，而开关T8H、T8M、T8N及T80则仍皆被截止。而开关T5E和T5F亦为截止状态。
[0100]于时段T4期间，扫描信号G1维持在栅极低电压电平VGL,扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，移位暂存电路800_1的节点Q1仍具有栅极低电压电平VGL，而移位暂存电路800_4的节点Q4变为两倍栅极高电压电平2VGH。开关T8C和T8B仍被截止，而开关T5E和T5F被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T5A、T8K和T8L因此被截止，开关T8G仍持续导通，然而因为开关T8I及T8J仍为导通状态，因此开关T8G与开关T8H的第二端的电压电平皆被下拉至栅极低电压电平VGL，使得开关T8H、T8M、T8N及T80仍皆为截止状态，因此开关T5E的控制端Fn的电压电平不会被下拉，而使开关T5E能稳定地导通并将节点Q2的电压电平维持在栅极低电压电平。
[0101]从上述实施例中可以得知，移位暂存电路800_2的下拉控制电路522可在移位暂存电路800_2输出的扫描信号G2为栅极高电压电平VGH时，将开关T5E的控制端Fn的电压电平提升至与开关T5E的第二端的电压电平相同准而维持在截止状态，且开关T5E的第二端电性耦接于输出端O2，因此可减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500_2的节点Q2上的漏电流。此外，移位暂存电路800_2的接收电路812及开关T8B可根据前M级(例如为前I级)移位暂存电路800_1的节点Q1的电压电平及前M级(例如为前I级)移位暂存电路800_1输出的扫描信号G1，减少开关T8B的的第一端与移位暂存电路800_2的节点Q2之间的电位差，并使开关T8B的控制端的电压电平与开关T8B的第一端的电压电平相等，以减少于移位暂存电路800_2的节点Q2上的漏电流。如此一来便可确保移位暂存器900所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
[0102]图15为本发明一实施例的移位暂存器600的驱动方法1000。移位暂存器600包含多级移位暂存电路500_1至500_5，且每级移位暂存电路500_1至500_5皆与图7中的移位暂存电路500具有相同架构。移位暂存器600的驱动方法包含以下步骤:
[0103]S1000:使输入电路510接收前M级(例如为前I级)移位暂存电路输出的具有栅极高电压电平VGH的扫描信号Gn_1;以使输入电路510上拉开关T5A的控制端Qn的电压电平；
[0104]SllOO:使开关T5A的第一端及下拉控制电路522接收时钟脉冲信号CK，其中时钟脉冲信号CK具有第一高电压电平；
[0105]S1120:使开关T5A的第二端输出具有第一高电压电平VGH的扫描信号Gn ；
[0106]S1140:使电容Cl将开关T5A的控制端的电压电平耦合至第二高电压电平2VGH，其中第二高电压电平2VGH高于第一高电压电平VGH ；
[0107]SI 160:使下拉控制电路522上拉开关T5E的控制端Fn的电压电平，以减少自开关T5A的控制端Qn流经开关T5E的漏电流；
[0108]S1200:使时钟脉冲信号CK具有低电压电平VGL ；
[0109]S1220:使开关T5A的第二端的电压电平下拉至低电压电平VGL ;及
[0110]S1240:使电容Cl下拉开关T5A的控制端Qn的电压电平；及
[0111]S1260:使电容C2下拉开关T5E的控制端Fn的电压电平至低电压电平VGL。
[0112]此外，为能适时地将开关T5A的控制端Qn的电压电平下拉至低电压电平VGL，移位暂存器600的驱动方法1000还可包含以下步骤:
[0113]S1300:使下拉控制电路512接收后N级(例如为后2级)移位暂存电路输出的具有第一高电压电平VGH的扫描信号Gn+2 ；
[0114]S1320:使下拉稳压电路530停止将开关T5E的控制端Fn的电压电平下拉至低电压电平VGL ；
[0115]S1340:使开关T5E下拉开关T5A的控制端Qn的电压电平。
[0116]从上述实施例可以得知，移位暂存器600的驱动方法1000，可以减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500的节点Q2上的漏电流。如此一来便可确保移位暂存器600所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
[0117]综上所述，本发明的实施例所提供的移位暂存器及其驱动方法，可在输出栅极驱动信号时，减少移位暂存电路内部开关的漏极-源极电压差Vds，并使其栅极及源极电压的电压电平相等，以减少于移位暂存电路内部节点上产生的漏电流，进而确保移位暂存器所输出的栅极驱动信号的波形的正确性，而能避免显示面板的错充或误判。
[0118]以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含: 一第一开关，具有一第一端，一第二端及一控制端，该第一开关的该第一端用以接收一时钟脉冲信号，该第一开关的该第二端用以输出该级移位暂存电路的一第一扫描信号，该第一开关的该控制端电性耦接于该级移位暂存电路的一节点； 一输入电路，包含: 一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第二端电性耦接于该级移位暂存电路的该节点，该第二开关的该控制端电性耦接于该些移位暂存电路中一前M级移位暂存电路的一节点，M为一正整数；及 一接收电路，电性耦接该第二开关的第一端，用以接收该前M级移位暂存电路输出的一扫描信号，并根据该扫描信号控制该第二开关的第一端的电压电平； 一下拉电路，电性耦接于该级移位暂存电路的该节点，用以根据该些移位暂存电路中一后N级移位暂存电路输出的一扫描信号下拉该级移位暂存电路的该节点的电压电平，N为一正整数 '及 一下拉稳压电路，电性耦接于该级移位暂存电路的该节点及该第一开关的该第二端，用以依据该级移位暂存电路的该节点的电压电平，下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平。
2.如权利要求1所述的移位暂存器,其中每一移位暂存电路另包含: 一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端用以接收该时钟脉冲信号，该第三开关的该第二端用以输出一第二扫描信号，及该第三开关的该控制端电性耦接于该级移位暂存电路的该节点； 其中该接收电路接收该前M级移位暂存电路输出的该扫描信号系接收该前M级移位暂存电路输出的一第一扫描信号或该前M级移位暂存电路输出的一第二扫描信号，及该下拉电路用以根据该后N级移位暂存电路输出的该扫描信号下拉该级移位暂存电路的该节点的电压电平系根据该后N级移位暂存电路输出的一第一扫描信号或该后N级移位暂存电路输出的一第二扫描信号下拉该级移位暂存电路的该节点的电压电平。
3.如权利要求1所述的移位暂存器，其中每一移位暂存电路的该下拉电路包含: 一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端电性耦接于该级移位暂存电路的该节点，该第四开关的该第二端电性耦接于该第一开关的该第二端；一电容，具有一第一端及一第二端，该电容的该第一端用以接收该时钟脉冲信号，及该电容的该第二端电性耦接于该第四开关的该控制端；及 一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端接收该后N级移位暂存电路输出的该扫描信号，该第五开关的该第二端电性耦接于该电容的该第二端，及该第五开关的该控制端电性耦接于该第五开关的该第一端。
4.一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含: 一输入电路，用以接收该些移位暂存电路中一前M级移位暂存电路输出的一扫描信号，并根据该信号上拉该级移位暂存电路的一节点的电压电平，M为一正整数； 一第一开关，具有一第一端，一第二端及一控制端，该第一开关的该第一端用以接收一时钟脉冲信号，该第一开关的该第二端用以输出该级移位暂存电路的一第一扫描信号，该第一开关的该控制端电性耦接该级移位暂存电路的该节点； 一下拉电路，包含: 一第二开关，具有一第一端，一第二端及一控制端，该第二开关的该第一端电性稱接于该级移位暂存电路的该节点，该第二开关的该第二端电性耦接于该第一开关的该第二端；及 一下拉控制电路，用以接收该时钟脉冲信号及该些移位暂存电路中一后N级移位暂存电路输出的一扫描信号，并且根据该时钟脉冲信号及该后N级移位暂存电路输出的该扫描信号，在该第一扫描信号具有该高电压电平时，上拉该第二开关的该控制端的电压电平，并在该后N级移位暂存电路输出的该扫描信号具有该高电压电平时，上拉该第二开关的该控制端的电压电平，以下拉该级移位暂存电路的该节点的电压电平，N为一正整数；及 一第一下拉稳压电路，电性耦接于该级移位暂存电路的该节点、该第一开关的该第二端、该后N级移位暂存电路的一节点，用以依据该级移位暂存电路的该节点及该后N级移位暂存电路的该节点的电压电平，下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平。
5.如权利要求4所述的移位暂存器，另包含: 一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端用以接收该时钟脉冲信号，该第三开关该的该第二端用以输出一第二扫描信号，及该第三开关的该控制端电性耦接于该级移位暂存电路的该节点； 其中该输入电路接收该前M级移位暂存电路输出的该扫描信号系该前M级移位暂存电路输出的一第一扫描信号或该前M级移位暂存电路输出的一第二扫描信号，及该下拉控制电路接收该后N级移位暂存电路输出的该扫描信号为该后N级移位暂存电路输出的一第一扫描信号或该后N级移位暂存电路输出的一第二扫描信号。
6.如权利要求4所述的移位暂存器，其中该输入电路包含: 一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第二端电性耦接于该级移位暂存电路的该节点，该第四开关的该控制端电性耦接该前M级移位暂存电路的一节点；及 一接收电路，用以接收该前M级移位暂存电路输出的该扫描信号及在该第一扫描信号具有该高电压电平时，减少该第四开关的该第一端与该级移位暂存电路的该节点之间的电位差，并使该第四开关的该控制端的电压电平与该第四开关的该第一端的电压电平相等，以减少于该级移位暂存电路的该节点上的一漏电流。
7.如权利要求4所述的移位暂存器，其中该下拉控制电路包含: 一电容，具有一第一端及一第二端，该电容的该第一端用以接收该时钟脉冲信号，及该电容的该第二端电性耦接于该第二开关的该控制端；及 一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端接收该后N级移位暂存电路输出的该扫描信号，该第五开关的该第二端电性耦接于该电容的该第二端，及该第五开关的该控制端电性耦接于该第五开关的该第一端。
8.如权利要求4所述的移位暂存器，另包含: 一第二下拉稳压电路，电性耦接于该级移位暂存电路的该节点、该第一开关的该第二端、一第二使能信号及该后N级移位暂存电路的该节点，用以依据该第二使能信号、该节点及该后N级移位暂存电路的该节点的电压电平，下拉该节点及该第一开关的该第二端的电压电平； 其中该第一下拉稳压电路另接收一第一使能信号，并根据该第一使能信号下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平，且该第一使能信号及该第二使能信号的电压电平系为互补。
9.如权利要求4所述的移位暂存器，其中该第一下拉稳压电路包含: 一第六开关，具有一第一端、一第二端及一控制端，该第六开关的该第一端接收一第一使能信号，及该第六开关的该控制端电性耦接于该第六开关的该第一端； 一第七开关，具有一第一端、一第二端及一控制端，该第七开关的该第一端接收该第一使能信号，及该第七开关的该控制端电性耦接于该第六开关的该第二端； 一第八开关，具有一第一端、一第二端及一控制端，该第八开关的该第一端电性耦接于该第六开关的该第二端，该第八开关的该第二端电性耦接于一系统电压端，及该第八开关的该控制端电性耦接于该后N级移位暂存电路的该节点； 一第九开关，具有一第一端、一第二端及一控制端，该第九开关的该第一端电性耦接于该第七开关的该第二端，该第九开关的该第二端电性耦接于该系统电压端，及该第九开关的该控制端电性耦接于该后N级移位暂存电路的该节点；及 一第十开关，具有一第一端、一第二端及一控制端，该第十开关的该第一端电性耦接于该第二开关的该控制端，该十开关的该第二端电性耦接于该系统电压端，及该第十开关的该控制端电性耦接于该第七开关的该第二端； 其中该第八开关及该第九开关在该后N级移位暂存电路输出的该扫描信号具有该高电压电平时，下拉该第七开关的该第二端的电压电平，以避免该第十开关下拉该第二开关的该控制端的电压电平。
10.一种移位暂存器的驱动方法，该移位暂存器包括多级移位暂存电路，每一移位暂存电路包含一输入电路、一第一开关、一电容、一下拉电路及一下拉稳压电路，该第一开关具有一第一端，一第二端及一控制端，该第一开关的该控制端电性稱接于该输入电路，该电容具有一第一端及一第二端，该电容的该第一端电性耦接于该第一开关的该控制端，及该电容的该第二端电性耦接于该第一开关的该第二端，该下拉电路包含一下拉控制电路及一第二开关，该第二开关具有一第一端，一第二端及一控制端，该第二开关的该第一端电性耦接于该第一开关的该控制端，该第二开关的该第二端电性耦接于该第一开关的该第二端，该第二开关的该控制端电性耦接于该下拉控制电路，该下拉稳压电路电性耦接于该第一开关的该第二端及该第一开关的该控制端，该方法包含: 使该输入电路接收该些移位暂存电路中一前M级移位暂存电路输出的具有一第一高电压电平的一扫描信号，以使该输入电路上拉该第一开关的该控制端的电压电平，M为一正整数； 使该第一开关的该第一端及该下拉控制电路接收一时钟脉冲信号，其中该时钟脉冲信号具有该第一高电压电平，以使: 该第一开关的该第二端输出具有该第一高电压电平的一扫描信号； 该电容将该第一开关的该控制端的电压电平耦合至一第二高电压电平，其中该第二高电压电平高于该第一高电压电平；及 该下拉控制电路上拉该第二开关的该控制端的电压电平，以减少自该第一开关的该控制端流经该第二开关的一漏电流；及 使该时钟脉冲信号具有一低电压电平，以使: 该第一开关的该第二端的电压电平下拉至该低电压电平；及 该电容下拉该第一开关的该控制端的电压电平。
11.如权利要求9所述的方法，其中每一移位暂存电路的该下拉稳压电路另电性耦接于该第二开关的该控制端及该些移位暂存电路中一后N级移位暂存电路的一第一开关的一控制端，N为一正整数，该方法另包含: 使该下拉控制电路接收该后N级移位暂存电路输出的具有该第一高电压电平的一扫描信号，使该下拉稳压电路停止将该第二开关的该控制端的电压电平下拉至该低电压电平并且使该第二开关下拉该级移位暂存电路的该第一开关的该控制端的电压电平。
【文档编号】G09G3/20GK104167166SQ201410443295
【公开日】2014年11月26日 申请日期:2014年9月2日 优先权日:2014年7月18日
【发明者】林炜力, 董哲维, 陈嘉亨 申请人:友达光电股份有限公司