移位寄存器和显示装置的制作方法

本发明涉及一种移位寄存器，且特别涉及一种可提升可靠性的移位寄存器和具有此移位寄存器的显示装置。

背景技术：

随着薄膜电晶体(thinfilmtransistor；tft)液晶显示技术的不断进步，将驱动电路整合在显示面板上的技术，例如系统面板(systemonglass；sog)等，已逐渐广泛用于现今的显示装置产品上。另一方面，对于高解析度显示装置而言，每个像素的驱动时间有限，若是驱动电路不能在驱动时间内完成对应像素的驱动，则可能导致图像显示错误数据或是其他因驱动稳定度不佳而造成的问题。因此，如何设计适用在高解析度显示装置的驱动电路，已为业界所致力的目标之一。

技术实现要素：

本发明的目的是在于提供一种移位寄存器和显示装置，其具有稳定的效能且不易受到其他杂讯的干扰，进而提升图像的显示品质。

根据本发明的上述目的，提出一种移位寄存器。此移位寄存器包含预充电单元、上拉单元、第一下拉单元和第二下拉单元。预充电单元接收第一输入信号和第二输入信号，且根据第一输入信号和第二输入信号而由第一节点输出预充电信号。预充电单元包含第一电晶体和第二电晶体。第一电晶体的闸极和第一源汲极接收第一输入信号，且第一电晶体的第二源汲极耦接第一节点并输出预充电信号。第二电晶体的闸极和第一源汲极接收第二输入信号，且第二电晶体的第二源汲极耦接第一电晶体的第二源汲极。上拉单元耦接预 充电单元，其根据预充电信号、第一时钟信号和第二时钟信号而由第二节点输出扫描信号。上拉单元包含第三电晶体、电容和第四电晶体。第三电晶体的闸极接收预充电信号，第三电晶体的第一源汲极接收第一时钟信号，且第三电晶体的第二源汲极耦接第二节点并输出扫描信号。电容的第一端耦接第三电晶体的闸极，且电容的第二端耦接第三电晶体的第二源汲极。第四电晶体的闸极接收第二时钟信号，第四电晶体的第一源汲极耦接参考电位，且第四电晶体的第二源汲极耦接第三电晶体的闸极。第一下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。第二下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。

依据本发明的一实施例，上述第一输入信号是起始信号，且上述第二输入信号是对应移位寄存器的下一级移位寄存器所输出的扫描信号。

依据本发明的又一实施例，上述第一输入信号是对应移位寄存器的上一级移位寄存器所输出的扫描信号，且上述第二输入信号是对应移位寄存器的下一级移位寄存器所输出的扫描信号。

依据本发明的又一实施例，上述第一输入信号是对应移位寄存器的上一级移位寄存器所输出的扫描信号，且上述第二输入信号是结束信号。

依据本发明的又一实施例，上述第一时钟信号在第一时间点时由高准位转换至低准位，上述第二时钟信号在第一时间点后的第二时间点时由低准位转换至高准位，第二时间点与第一时间点相差两个数据写入时间。

依据本发明的又一实施例，上述第一下拉单元包含第五电晶体、第六电晶体、第七电晶体、第八电晶体和第九电晶体。第五电晶体的闸极和第一源汲极输入第一下拉控制信号。第六电晶体的闸极输入第二下拉控制信号，第 六电晶体的第一源汲极耦接参考电位，且第六电晶体的第二源汲极耦接第五电晶体的第二源汲极。第七电晶体的闸极耦接第一节点，第七电晶体的第一源汲极耦接参考电位，且第七电晶体的第二源汲极耦接第五电晶体的第二源汲极。第八电晶体的闸极耦接第七电晶体的第二源汲极，第八电晶体的第一源汲极耦接参考电位，且第八电晶体的第二源汲极耦接第一节点。第九电晶体的闸极耦接第七电晶体的第二源汲极，第九电晶体的第一源汲极耦接参考电位，且第九电晶体的第二源汲极耦接第二节点。

依据本发明的又一实施例，上述第二下拉单元包含第十电晶体、第十一电晶体、第十二电晶体、第十三电晶体和第十四电晶体。第十电晶体的闸极和第一源汲极输入第二下拉控制信号。第十一电晶体的闸极输入第一下拉控制信号，第十一电晶体的第一源汲极耦接参考电位，且第十一电晶体的第二源汲极耦接第十电晶体的第二源汲极。第十二电晶体的闸极耦接第一节点，第十二电晶体的第一源汲极耦接参考电位，且第十二电晶体的第二源汲极耦接第十电晶体的第二源汲极。第十三电晶体的闸极耦接第十二电晶体的第二源汲极，第十三电晶体的第一源汲极耦接参考电位，且第十三电晶体的第二源汲极耦接第一节点。第十四电晶体的闸极耦接第十二电晶体的第二源汲极，第十四电晶体的第一源汲极耦接参考电位，且第十四电晶体的第二源汲极耦接第二节点。

根据本发明的上述目的，另提出一种显示装置。此显示装置包含显示面板、多个时钟信号线和移位寄存装置。此些时钟信号线用以提供多个时钟信号。移位寄存装置用以驱动显示面板，且其包含多个移位寄存器。每个移位寄存器与其上一级移位寄存器或其下一级移位寄存器相互耦接，且每个移位寄存器包含预充电单元、上拉单元、第一下拉单元和第二下拉单元。预充电单元接收第一输入信号和第二输入信号，且根据第一输入信号和第二输入信号而由第一节点输出预充电信号。预充电单元包含第一电晶体和第二电晶体。第一电晶体的闸极和第一源汲极接收第一输入信号，且第一电晶体的第二源汲极耦接第一节点并输出预充电信号。第二电晶体的闸极和第一源汲极接收 第二输入信号，且第二电晶体的第二源汲极耦接第一电晶体的第二源汲极。上拉单元耦接预充电单元，其根据预充电信号、第一时钟信号和第二时钟信号而由第二节点输出扫描信号。上拉单元包含第三电晶体、电容和第四电晶体。第三电晶体的闸极接收预充电信号，第三电晶体的第一源汲极耦接此些时钟信号线中用以提供第一时钟信号的第一时钟信号线，且第三电晶体的第二源汲极耦接第二节点并输出扫描信号。电容的第一端耦接第三电晶体的闸极，且电容的第二端耦接第三电晶体的第二源汲极。第四电晶体的闸极耦接此些时钟信号线中用以提供第二时钟信号的第二时钟信号线，第四电晶体的第一源汲极耦接参考电位，且第四电晶体的第二源汲极耦接第三电晶体的闸极。第一下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。第二下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。

依据本发明的一实施例，上述此些移位寄存器是n级移位寄存器，其中第1级移位寄存器中的第一输入信号和第二输入信号分别是起始信号和第2级移位寄存器所输出的扫描信号，第n级移位寄存器中的第一输入信号和第二输入信号分别是第(n-1)级移位寄存器所输出的扫描信号和结束信号，且第i级移位寄存器中的第一输入信号和第二输入信号分别是第(i-1)级移位寄存器所输出的扫描信号和第(i+1)级移位寄存器所输出的扫描信号，其中i是大于1且小于n的正整数。

依据本发明的又一实施例，上述第一时钟信号在第一时间点时由高准位转换至低准位，上述第二时钟信号在第一时间点后的第二时间点时由低准位转换至高准位，第二时间点与第一时间点相差两个数据写入时间。

根据本发明的上述目的，另提出一种移位寄存器。此移位寄存器包含预充电单元、上拉单元、第一下拉单元和第二下拉单元。预充电单元接收第一 输入信号和第二输入信号，且根据第一输入信号和第二输入信号而由第一节点输出预充电信号。上拉单元耦接预充电单元，其根据预充电信号，第一时钟信号和第二时钟信号而由第二节点输出扫描信号。第二下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。第一输入信号是起始信号，且第二输入信号是对应移位寄存器的下一级移位寄存器所输出的扫描信号。

根据本发明的上述目的，另提出一种移位寄存器。此移位寄存器包含预充电单元、上拉单元、第一下拉单元和第二下拉单元。预充电单元接收第一输入信号和第二输入信号，且根据第一输入信号和第二输入信号而由第一节点输出预充电信号。上拉单元耦接预充电单元，其根据预充电信号，第一时钟信号和第二时钟信号而由第二节点输出扫描信号。第二下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。第一输入信号是对应移位寄存器的上一级移位寄存器所输出的扫描信号，且第二输入信号是对应移位寄存器的下一级移位寄存器所输出的扫描信号。

根据本发明的上述目的，另提出一种移位寄存器。此移位寄存器包含预充电单元、上拉单元、第一下拉单元和第二下拉单元。预充电单元接收第一输入信号和第二输入信号，且根据第一输入信号和第二输入信号而由第一节点输出预充电信号。上拉单元耦接预充电单元，其根据预充电信号，第一时钟信号和第二时钟信号而由第二节点输出扫描信号。第二下拉单元耦接预充电单元和上拉单元，其接收预充电信号、第一下拉控制信号和第二下拉控制信号，且根据预充电信号、第一下拉控制信号和第二下拉控制信号来控制是否将扫描信号下拉至参考电位。第一输入信号是对应移位寄存器的上一级移位寄存器所输出的扫描信号，且第二输入信号是结束信号。

本发明的优点在于，移位寄存器具有稳定的驱动效能且不易受到其他杂 讯的干扰，且使用此移位寄存器的显示装置可提升其显示品质，避免在显示的图像中产生例如水波纹或横纹等问题，使其具有高可靠度和高稳定度。

附图说明

为了更完整了解实施例及其优点，现参照结合所附图式所做的下列描述，其中：

图1绘示依据本发明实施例的显示装置的示意图；

图2绘示依据本发明实施例的闸极驱动电路的示意图；

图3绘示依据本发明实施例的移位寄存器的等效电路图；以及

图4绘示图2的闸极驱动电路的时序图。

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、公开的实施例仅供说明，并非用以限定本发明的范围。

请参照图1，其绘示依据本发明实施例的显示装置100的示意图。显示装置100包括显示面板110、源极驱动器120和闸极驱动器130a、130b。显示面板110具有多个排列成阵列的像素，其共同用以显示图像。显示面板110可以是例如扭转向列(twistednematic；tn)型、水平切换(in-planeswitching；ips)型、边缘电场切换(fringe-fieldswitching；ffs)型或垂直配向(verticalalignment；va)型等各种类型的液晶显示面板，或是有机发光二极管显示(organiclight-emittingdiode；oled)面板等，但不限于此。源极驱动器120电性连接至显示面板110，其用以将图像数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。如图1所示，闸极驱动器130a、130b分别设置于显示面板110的左右两侧，且共同用以将闸极驱动信号传输至显示面板 110。在其他实施例中，闸极驱动器130a、130b的设置位置可依据不同的设计需求而对应调整。显示面板110受到源极驱动信号和闸极驱动信号的驱动而显示图像。

请参照图2，图2绘示依据本发明实施例的闸极驱动电路200的示意图。闸极驱动电路200适用于图1的显示装置100或是其他类似的显示装置。以下以设置于使用于图1的显示装置100为例说明。闸极驱动电路200分为第一闸极驱动电路200a和第二闸极驱动电路200b，其中第一闸极驱动电路200a为闸极驱动器130a的一部分，且第二闸极驱动电路200b为闸极驱动器130b的一部分。

第一闸极驱动电路200a包含时钟信号线l1～l8、起始信号线s、结束信号线r和n级第一移位寄存器210a(1)～210a(n)，且第二闸极驱动电路200b包括时钟信号线l1’～l8’、起始信号线s’、结束信号线r’和n级第二移位寄存器210b(1)～210b(n)，其中n为大于或等于8的正整数。在一些实施例中，n为8的多倍数。时钟信号线l1～l8用以分别提供时钟信号c1～c8至对应的第一移位寄存器210a(1)～210a(n)，且时钟信号线l1’～l8’用以分别提供时钟信号c1’～c8’至对应的第二移位寄存器210b(1)～210b(n)，其中每个时钟信号c1～c8、c1’～c8’的周期相同。在本实施例中，时钟信号c1～c8、c1’～c8’的周期为16个数据写入时间h(每个数据写入时间h各占1/16个时钟信号周期)。时钟信号c1～c8依序向后平移两个数据写入时间h。此外，起始信号线s提供起始信号stv至第1级第一移位寄存器210a(1)，起始信号线s’提供起始信号stv’至第1级第二移位寄存器210b(1)，结束信号线r提供结束信号rstv至第n级第一移位寄存器210a(n)，且结束信号线r’提供结束信号rstv’至第n级第二移位寄存器210b(n)。

第一移位寄存器210a(1)～210a(n)分别产生扫描信号out(1)～out(n)，其用以在特定的数据写入时间驱动显示面板110的奇数像素行(row)。第二移位寄存器210b(1)～210b(n)分别产生扫描信号out’(1)～out’(n)，其用以在特定的数据写入时间驱动显示面板110的偶数像素行。同级的扫描信号 out(1)～out(n)和扫描信号out’(1)～out’(n)相差一个数据写入时间h。例如，第1级扫描信号out(1)落后第1级扫描信号out’(1)一个数据写入时间h。

在图2的闸极驱动电路200中，每个第一移位寄存器210a(1)～210a(n)和每个第二移位寄存器210b(1)～210b(n)均与其上一级移位寄存器或其下一级移位寄存器相互耦接，且利用其上一级移位寄存器或其下一级移位寄存器输出的扫描信号来控制其输出的扫描信号准位，故闸极驱动电路200可减少额外控制信号的使用，且在其电路布局上可减少信号线路的跨接。

图3绘示依据本发明实施例的移位寄存器300的等效电路图。移位寄存器300可以是图2的第一移位寄存器210a(1)～210a(n)和第二移位寄存器210b(1)～210b(n)之中的任何一个。移位寄存器300包含预充电单元310、上拉单元320、第一下拉单元330和第二下拉单元340。

预充电单元310接收输入信号in1、in2，且根据输入信号in1、in2而由节点x输出预充电信号。预充电单元310包含电晶体m1、m2，其中电晶体m1的闸极和第一源汲极接收输入信号in1，电晶体m1的第二源汲极耦接节点x输出预充电信号，电晶体m2的闸极和第一源汲极接收输入信号in2，且电晶体m2的第二源汲极耦接电晶体m1的第二源汲极。

若移位寄存器300为图2中的第1级第一移位寄存器210a(1)或第1级第二移位寄存器210b(1)，则输入信号in1为起始信号stv或stv’，且输入信号in2为第2级第一移位寄存器210a(2)输出的扫描信号out(2)或第2级第二移位寄存器210b(2)输出的扫描信号out’(2)。

若移位寄存器300为图2中的第2至(n-1)级第一移位寄存器210a(2)～210a(n-1)与第2至(n-1)级第二移位寄存器210b(2)～210b(n-1)中的任何一个，则输入信号in1和输入信号in2分别为其上一级第一移位寄存器输出的扫描信号和其下一级第一移位寄存器输出的扫描信号，或是分别为其上一级第二移位寄存器输出的扫描信号和其下一级第二移位寄存器输出的扫 描信号。以第i级第一移位寄存器210a(i)为例(i是大于1且小于n的正整数)，输入信号in1为第(i-1)级移位寄存器210a(i-1)输出的扫描信号out(i-1)，且输入信号in2为为第(i+1)级移位寄存器210a(i+1)输出的扫描信号out(i+1)。

若移位寄存器300为图2中的第n级第一移位寄存器210a(n)或第n级第二移位寄存器210b(n)，则输入信号in1为第(n-1)级第一移位寄存器210a(n-1)输出的扫描信号out(n-1)或第(n-1)级第二移位寄存器210b(n-1)输出的扫描信号out’(n-1)，且输入信号in2为结束信号rstv或rstv’。

上拉单元320耦接预充电单元310，其接收预充电信号和时钟信号cn1、cn2，且根据预充电信号和时钟信号cn1、cn2由节点y输出扫描信号out。上拉单元320包括电晶体m3、m4和电容cx。电晶体m3的闸极接收预充电信号，电晶体m3的第一源汲极接收时钟信号cn1，且电晶体m3的第二源汲极耦接节点y并输出扫描信号out。电容cx的第一端耦接电晶体m3的闸极，且电容cx的第二端耦接电晶体m3的第二源汲极。电晶体m4的闸极接收时钟信号cn2，电晶体m4的第一源汲极耦接参考电位vgl，且电晶体m4的第二源汲极耦接电晶体m3的闸极。在本实施例中，电晶体m3和m4具有相同的临界电压vt。在其他实施例中，电晶体m3和m4可具有不同的临界电压。

时钟信号cn1、cn2分别为时钟信号c1～c8中的不同两个或时钟信号c1’～c8’中的不同两个，且时钟信号cn1、cn2相差10个数据写入时间h。换句话说，时钟信号cn1由高准位转换至低准位的时间点与时钟信号cn2由低准位转换至高准位的时间点相差两个数据写入时间h。举例而言，当时钟信号cn1为时钟信号c1时，时钟信号cn2可以是时钟信号c6。参考图4，时钟信号c1在时间点t2时由低准位转换至高准位，时钟信号c6则在时间点t12时由低准位转换至高准位，其中时间点t12与时间点t2相差10个数据写入时间h。换言之，时钟信号c1在时间点t10时已由高准位转换至低准位，而时钟信号c6在时间点t12时才由低准位转换至高准位，其中时间点t12与 时间点t10相差两个数据写入时间h。

第一下拉单元330耦接预充电单元310和上拉单元320，其接收预充电信号和下拉控制信号gpwl1、gpwl2，且根据预充电信号和下拉控制信号gpwl1、gpwl2来控制是否将扫描信号out下拉至参考电位vgl。在第一下拉单元330将扫描信号out下拉至参考电位vgl后，第一下拉单元330将扫描信号out维持在参考电位vgl。第一下拉单元330包含电晶体m5～m9。电晶体m5～m9可以是非晶硅薄膜电晶体或低温多晶硅薄膜电晶体等，但不限于此。电晶体m5的闸极和第一源汲极输入下拉控制信号gpwl1。电晶体m6的闸极输入下拉控制信号gpwl2，电晶体m6的第一源汲极耦接参考电位vgl，且电晶体m6的第二源汲极耦接电晶体m5的第二源汲极。电晶体m7的闸极耦接节点x，电晶体m7的第一源汲极耦接参考电位vgl，且电晶体m7的第二源汲极耦接电晶体m5的第二源汲极。电晶体m8的闸极耦接电晶体m7的第二源汲极，电晶体m8的第一源汲极耦接参考电位vgl，且电晶体m8的第二源汲极耦接节点x。电晶体m9的闸极耦接电晶体m7的第二源汲极，电晶体m9的第一源汲极耦接参考电位vgl，且电晶体m9的第二源汲极耦接节点y。

第二下拉单元340耦接预充电单元310和上拉单元320，其接收预充电信号和下拉控制信号gpwl1、gpwl2，且根据预充电信号和下拉控制信号gpwl1、gpwl2来控制是否将扫描信号out下拉至参考电位vgl。在第二下拉单元340将扫描信号out下拉至参考电位vgl后，第二下拉单元340将扫描信号out维持在参考电位vgl。第二下拉单元340包含电晶体m10～m14。电晶体m10～m14可以是非晶硅薄膜电晶体或低温多晶硅薄膜电晶体等，但不限于此。电晶体m10的闸极和第一源汲极输入下拉控制信号gpwl2。电晶体m11的闸极输入下拉控制信号gpwl1，电晶体m11的第一源汲极耦接参考电位vgl，且电晶体m11的第二源汲极耦接电晶体m10的第二源汲极。电晶体m12的闸极耦接节点x，电晶体m12的第一源汲极耦接参考电位vgl，且电晶体m12的第二源汲极耦接电晶体m10的第二源汲极。 电晶体m13的闸极耦接电晶体m12的第二源汲极，电晶体m13的第一源汲极耦接参考电位vgl，且电晶体m13的第二源汲极耦接节点x。电晶体m14的闸极耦接电晶体m12的第二源汲极，电晶体m14的第一源汲极耦接参考电位vgl，且电晶体m14的第二源汲极耦接节点y。

请参照图4，图4绘示图2的闸极驱动电路200a的时序图。如图4所示，起始信号stv在时间点t0从低准位升至高准位(即参考电位vgh)，接着时钟信号c1～c8依序在时间点t2、t4、…、t16时升为高准位，使得扫描信号out(1)～out(n)依序对应升为高准位(图4仅绘示扫描信号out(1)～out(3))。时钟信号c1～c8依序降为低准位(即参考电位vgl)时，使得扫描信号out(1)～out(8)对应降为低准位。时钟信号c2落后时钟信号c1两个数据写入时间h，时钟信号c3落后时钟信号c2两个数据写入时间h等，依此类推。扫描信号out(4)～out(n)(图未绘示)同样依照上述说明而依序升为高准位和降为低准位，以分别用于驱动显示面板110中对应的像素行。

对于图2的每个移位寄存器210a(1)～210a(n)、210b(1)～210b(n)而言，电晶体m1在扫描信号out(1)～out(n)、out’(1)～out’(n)由参考电位vgl升为参考电位vgh时的两个数据写入时间h前受到输入信号in1的作用而导通，使得节点x的电位升高至参考电位vgh减去电晶体m1的临界电压vt(即vgh-vt)。

接着，再经过两个数据写入时间h后，电晶体m3受到时钟信号cn1的作用而导通，使得节点x的电位受到电容cx的耦合作用而升高至vgh-vt+vc，且扫描信号out(1)～out(n)、out’(1)～out’(n)由参考电位vgl升为参考电位vgh。在本实施例中，电压差vc为(vgh-vgl)×[cgs/(cpl+cgs)]，其中cgs为电晶体m3的寄生电容，而cpl为节点x看到的等效电容。

接着，再经过8个数据写入时间h后，电晶体m3受到时钟信号cn1的作用而关断，使得节点x的电位降低至vgh-vt，且扫描信号 out(1)～out(n)、out’(1)～out’(n)由参考电位vgh降为参考电位vgl。

最后，再经过两个数据写入时间h后，电晶体m2受到输入信号in2的作用而关断，且电晶体m4受到时钟信号cn2的作用而导通，使得节点x的电位降为参考电位vgl。

以移位寄存器210a(1)为例，在时间点为t0时，起始信号stv升为参考电位vgh，以导通电晶体m1，使得节点x的电位升至vgh-vt。在时间点为t2时，时钟信号c1升为参考电位vgh，以导通电晶体m3，使得节点x的电位受到电容cx的耦合作用而升高至vgh-vt+vc，且扫描信号out(1)由参考电位vgl升为参考电位vgh。在时间点为t10时，扫描信号out(1)降为参考电位vgl，以关断电晶体m3，使得节点x的电位降低至vgh-vt，且扫描信号out(1)由参考电位vgh降为参考电位vgl。在时间点为t12时，扫描信号out(2)降为参考电位vgl，以关断电晶体m2，且时钟信号c6升为参考电位vgh，以导通电晶体m4，使得节点x的电位降为参考电位vgl。

在图4所绘示的时序图中，扫描信号out(1)～out(n)、out’(1)～out’(n)由参考电位vgl升为参考电位vgh时，节点x的电位升高至vgh-vt，而非直接升高至vgh-vt+vc。直到再经过两个数据写入时间h后，节点x的电位才从vgh-vt升高至vgh-vt+vc。此外，扫描信号out(1)～out(n)、out’(1)～out’(n)由参考电位vgh降为参考电位vgl时，节点x的电位降低至vgh-vt，而非直接降为参考电位vgl。直到再经过两个数据写入时间h后，节点x的电位才从vgh-vt降为参考电位vgl。图3所绘示的电路图及图4所绘示的时序图的优点在于，可使扫描信号out(1)～out(n)、out’(1)～out’(n)的电位完全由电晶体m3的导通和关断状态决定，且可使节点x的电位更为稳定且不易受到其他杂讯的干扰，进而提升显示装置的显示品质，避免在显示的图像中产生例如水波纹或横纹等问题，使显示装置具有高可靠度和高稳定度。

虽然本发明已经以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许变动与润饰， 故本发明的保护范围当视权利要求所界定者为准。