移位电路、移位寄存器和显示装置的制作方法

本发明涉及一种移位电路，包括该移位电路的移位寄存器和包括该移位寄存器的显示装置。

背景技术：

近来，诸如有机发光显示器(OLED)或液晶显示器(LCD)的有源驱动型平板显示装置已经被普遍开发和分布，并且为了使显示装置小型化并降低制造成本，已经开发了在同一基板上形成包括像素电路的显示单元和用于驱动栅极线(扫描线)的栅极驱动器的显示装置。有源驱动型显示装置通常使用移位寄存器作为栅极驱动器。

作为这样的移位寄存器，使用被称为所谓的汤姆逊型(Thomson type)移位寄存器的非晶硅薄膜晶体管的栅极驱动器在本领域中已众所周知(非专利文献1)。

图1是示出非专利文献1中记载的常规的移位寄存器的配置的电路图。

图1的移位寄存器包括由非晶硅制成的晶体管T1至T4。当起始信号(start signal)被输入至输入端子IN时，晶体管T1导通，使得电荷被充入P节点，从而将降低至晶体管T1的阈值电压的电压施加至晶体管T3的栅极。在这种情况下，当施加至时钟端子的时钟信号CLK从低电平变为高电平时，处于浮置状态的P节点的电压受至晶体管T3的寄生电容C_gd和C_gs的耦合干扰。因此，P节点在高阈值电压下被自举，从而通过输出端子OUT输出时钟信号CLK。

然后，当下一级(next stage)的输出被输入至复位端子RST时，晶体管T2和T4导通，然后充电至P节点的电荷和输出端子OUT的电荷仅在复位信号的脉冲宽度时段期间放电，并且保持浮置状态直至下一个时段。

同时，近年来已经尝试将氧化物薄膜晶体管(TFT)引入至显示装置的驱动电路。此外，由于与使用非晶硅作为半导体材料的TFT相比，氧化物TFT具有高迁移率、大导通电流和优异透明度的优点，所以特别地，有机TFT用作使用用于像素电路的透明有机EL装置的显示装置(TOLED)的TFT的材料。

然而，氧化物TFT具有阈值电压低于0V的关键缺点，从而导致难以应用于电路。

例如，当通过氧化物TFT形成图1的常规移位电路时，由于由氧化物半导体材料制成的晶体管T1至T4的阈值电压低于0V，所以即使当下一级的输出被输入至复位端子RST时，晶体管T3也不会完全截止，但是每当时钟CLK导通和截止时，时钟信号被部分地输出至输出端子OUT，从而导致输出电压的异常增大。

[现有技术文献]

[非专利文献]

非专利文献1：使用氢化非晶硅TFT的可靠集成栅极驱动器电路的研究，Kwon，Min-sung，2009年2月，庆熙大学.

技术实现要素：

技术问题

本发明的目的是提供一种移位电路、包括所述移位电路的移位寄存器和包括所述移位寄存器的显示装置，所述移位电路用于防止现有技术中出现的问题，即，即使当所述移位电路处于复位状态时，也输出端子的输出也根据时钟的导通和截止而异常地增大。

技术方案

为了实现上述目的，根据本发明的一个方面，提供一种移位寄存器的移位电路，所述移位寄存器包括级联连接的多个移位电路，所述移位电路包括：输入电路，包括前一级的移位电路的输出信号作为输入信号被供应至的输入端子、下一级的移位电路的输出信号作为复位信号被供应至的复位端子以及第一节点，并且被配置为当输入所述输入信号时，将所述第一节点的电位设置为所述输入信号的电位；反相电路，包括第二节点和基准电压端子，其中所述第二节点被配置为具有通过使所述第一节点的电位反转而获得的与所述第一节点的电位相反的电位；输出电路，包括第一时钟信号被供应至的第一时钟端子以及输出所述输出信号的输出端子，并且被配置为根据所述第一节点的电位和所述第二节点的电位将所述输出信号的电位作为根据所述第一时钟信号的电位输出至所述输出端子；以及保持电路，被配置为当所述第一节点的电位不是所述输入信号的电位时，将所述第二节点的电位保持为高电平电位。

根据本发明的另一方面，提供一种移位寄存器的移位电路，所述移位寄存器具有第一状态和第二状态，并且包括级联连接的多个移位电路，所述移位电路包括：输出端子，被配置为输出指示所述第一状态和所述第二状态中的任一个的状态信号；输出控制晶体管，在所述输出控制晶体管中时钟信号施加至第二电极，并且第三电极连接至所述输出端子；充电装置，连接在所述输出控制晶体管的第一电极和第一节点之间；置位晶体管，被配置为基于从所述多个移位电路的前一级中的移位电路输出的状态信号激活所述第一节点，并且对所述充电装置充电；以及复位晶体管，被配置为基于从所述多个移位电路的下一级中的移位电路输出的状态信号来去激活所述第一节点。

此外，根据本发明的另一方面，提供了一种移位寄存器，包括级联连接的多个移位电路，其中所述多个移位电路中的每一个包括上述移位电路。

此外，根据本发明的另一方面，提供了一种包括发光装置的显示装置，所述显示装置包括：以矩阵形式设置的多个像素电路；以及上述移位寄存器，并且包括行选择驱动器，其被配置为通过将移位寄存器中包括的每个移位电路的输出信号作为用于选择显示装置的行的行选择信号来选择行单元中的多个像素电路。

有益效果

根据具有上述配置的本发明的移位电路，可以防止当移位电路由具有低于0V的阈值电压的晶体管形成时，输出端子的输出根据复位状态中的时钟信号的导通和截止而异常增大的问题，并且在移位电路的输出时可以确定地分开基准电压端子和输出端子，使得时钟信号可以精确地输出至输出端子，从而确保移位寄存器的操作的稳定性。特别地，当使用具有低于0V的阈值电压的氧化物薄膜晶体管形成移位电路时，可以确保操作的稳定性。

附图说明

图1是示出常规的移位寄存器的移位电路的配置的电路图。

图2是示出根据本发明的优选实施例的显示装置的配置的图。

图3是示出图2的栅极驱动器的移位寄存器的配置的图。

图4是示出本发明的实施例1的移位电路的配置的图。

图5是示出图4的移位电路的操作的时序图。

图6是示出本发明的实施例2的移位电路的配置的图。

图7是示出图6的移位电路的操作的时序图。

图8是示出本发明的实施例3的移位电路的配置的图。

图9是示出图8的移位电路的操作的时序图。

图10是示出本发明的实施例4的移位电路的配置的图。

图11是示出图10的移位电路的操作的时序图。

具体实施方式

以下将参照附图详细描述本发明的优选实施例。

实施例1

以下，作为示例，将根据实施例1的显示装置描述为具有多个像素的显示装置，其中每个像素包括作为发光装置的有机电致发光装置(以下称为“有机EL装置”)。

图2示出根据本发明的实施例1的显示装置的配置。

如图2A所示，根据本发明的实施例1的显示装置1包括n行m列的多个像素电路Px(i，j)(i＝1至m，j＝1至n，m和n分别为自然数)、栅极驱动器(行选择驱动器)12、阳极驱动器13、数据驱动器14以及控制器15。

像素电路Px(i，j)对应于图像的每个像素，以矩阵形式布置，并且包括有机EL装置101，两个晶体管T1和T2以及电容器C，如图2B所示。

电容器C是布置在晶体管T2的栅极和源极之间的电容器。

有机EL装置101是具有如下结构的显示装置：在所述结构中，像素电极(阳极电极)、包括单个或多个载流子传输层(carrier transport layer)的有机EL层以及对电极依次堆叠，并且向对电极(阴极电极)施加阴极电位Vcath。

晶体管T1和T2是由n沟道场效应晶体管(FET)形成的TFT，并且分别具有漏极、源极和栅极，其中半导体层布置在漏极和源极之间，使得当在漏极和源极之间施加预定偏置电压并且将大于阈值电压的电压施加至栅极时，在半导体层中形成沟道，以通过沟道在漏极和源极之间形成电流路径。

晶体管T1是用于将指示图像数据Data的灰度的图像信号Vdata施加至电容器C的一个端子的晶体管。每个像素电路Px(i，j)的晶体管T1的源极连接至晶体管T2的栅极和电容器C的一个端子。

像素电路Px(i，1)，...和Px(i，n)中的每一个的晶体管T1的漏极连接至第i条数据线(date line)Ldi，并且像素电路Px(1，j)，...和Px(m，j)中的每一个的晶体管T1的栅极连接至第j条栅极线Lgj。

此外，当高电平信号依次地输出至栅极线Lg1，...和Lgn中的每一条时，像素电路Px(1，j)，...和Px(m，j)中的每个晶体管T1导通，使得输入至数据线Ld1，...和Ldm中的每一条的图像信号Vdata被输出至晶体管T2的栅极和电容器C的一个端子。

晶体管T2是控制具有基于图像数据Vdata的量的电流并将所述电流供应至有机EL装置101的晶体管，晶体管T2的栅极连接至晶体管T1的源极和电容器C的一个端子，晶体管T2的漏极连接至阳极线Laj，并且晶体管T2的源极连接至电容器C的另一端子和有机EL装置101的阳极。

栅极驱动器12是用于以行为单位选择像素电路Px(i，j)的驱动器，并且如图3所示，来自控制器15的基准电压Vss被施加至栅极驱动器12。此外，将起始信号St，结束信号End和时钟信号CLK1和CLK2供应至栅极驱动器12。

栅极驱动器12通过被供应有起始信号St而开始操作，根据时钟信号CLK1和CLK2依次将输出信号OUT(1)至OUT(n)输出至栅极线Lg1至Lgn，并通过应用结束信号End而结束操作。

由此，栅极驱动器12以行为单位选择像素电路Px(1,1)至Px(m，1)，...和Px(1，n)至Px(m，n)。

栅极驱动器12具有如图3所示的移位寄存器，其中移位寄存器包括形成为多级(级的数量与栅极线的数量相同)的移位电路BC₁至BC_n，并且移位电路BC₁至BC_n中的每个形成为在每个时序(timing)变为两个状态(第一状态和第二状态)中的任何一个状态的双稳电路，并且输出指示相应状态的信号作为扫描信号。

此外，移位电路BC₁至BC_n中的每个包括用于输入置位信号(包括起始信号St)的置位信号输入端子SET，用于输入时钟信号CLK1或CLK2的时钟输入端子CLK，用于输入复位信号的复位输入端子RST，用于输入低电平基准电压的基准电压输入端子Vss，以及用于输出扫描信号作为移位电路的输出信号的输出端子OUT。

从移位寄存器的每一级(移位电路BC₁至BC_n)输出的扫描信号OUT作为置位信号SET施加至下一级，并且作为复位信号RST施加至前一级。此外，移位寄存器的操作由来自控制器15的起始信号St开始，并且以结束信号End结束。

接下来，将参考图4详细描述根据实施例1的移位电路BC_k的配置。

图4是示出根据本发明的优选实施例1的移位电路的配置的图，在图4以及以下的说明中，以多个移位电路BC₁至BC_n的特定的移位电路BC_k为例进行了说明，但移位电路BC_k以外的移位电路与移位电路BC_k相同。

如图4所示，移位电路BC_k包括五个晶体管T₁₁至T₁₅、一个电容器C_Q、四个输入端子和一个输出端子。

移位电路BC_k中包括的晶体管T₁₁至T₁₅的每个包括由氧化物TFT形成的n沟道FET。

晶体管T₁₁至T₁₅分别具有栅极(第一电极)、漏极(第二电极)和源极(第三电极)，其中半导体层布置在漏极和源极之间，并且当在漏极和源极之间施加预定的偏置电压并且将大于阈值电压的电压施加至栅极时，在半导体层中形成沟道以通过沟道在漏极和源极之间形成电流路径。

置位信号输入端子SET是输入置位信号SET[k]的端子。此外，输出端子OUT是用于输出连接至对应的栅极线Lgk的移位电路BC_k的输出信号OUT[k]的端子。每个移位电路BC_k的输出端子OUT连接至下一级的移位电路BC_k+1的输出端子OUT，前一级的移位电路BC_k的输出信号OUT[k]成为下一级的移位电路BC_k+1的置位信号SET[k]。

复位端子RST是复位信号RST[k]被施加至的端子，各移位电路的复位端子RST连接至下一级的移位电路BC_k+1的输出端子OUT，使得下一级中的移位电路BC_k+1的输出信号OUT[k+1]被施加为相应级中的移位电路BC_k的复位信号RST[k]。

这样，特定级中的移位电路BC_k的输出信号OUT[k]被供应为激活与相应的移位电路BC_k相对应的栅极线Lgk的扫描信号，并且被供应为前一级的移位电路BC_k-1的复位信号RST[k-1]以及作为下一级的移位电路BC_k+1的置位信号SET[k]来供应。

时钟输入端子CLK是时钟信号CLK1或CLK2被输入至的端子，奇数级的移位电路的时钟输入端子CLK被供应来自控制器15的点击信号CLK1，并且偶数级的移位电路的时钟输入端子CLK被供应来自控制器15的时钟信号CLK2。

基准电压端子Vss是作为基准电压的低电平电压被施加至的端子。优选地，考虑到在实施例1的每个移位电路中包括的晶体管T₁₁至T₁₅的每个是由氧化物晶体管形成的情况中的氧化物晶体管的阈值电压，作为基准电压的低电平电压是低于氧化物晶体管的阈值电压的电压。

置位晶体管T₁₁的源极端子、复位晶体管T₁₄的漏极端子、第一开关晶体管T₁₂和输出控制晶体管T₁₃的栅极端子彼此连接，并且以下，将它们彼此连接的连接点称为节点Q。此外，电容器C_Q的一端连接至节点Q。

置位晶体管T₁₁的栅极端子和漏极端子连接(即，二极管连接)至置位信号输入端子SET，并且置位晶体管T₁₁的源极端子与节点Q连接。

第一开关晶体管T₁₂的栅极端子连接至节点Q，第一开关晶体管T₁₂的源极端子连接至基准电压端子Vss，并且第一开关晶体管T₁₂的漏极端子连接至时钟输入端子CLK，并且还连接至下拉晶体管T₁₅的栅极端子。

输出控制晶体管T₁₃的栅极端子连接至节点Q，输出控制晶体管T₁₃的漏极端子连接至时钟输入端子CLK，并且还连接至第一开关晶体管T₁₂的漏极端子和下拉晶体管T₁₅的栅极端子，并且输出控制晶体管T₁₃的源极端子连接至输出端子OUT，并且还连接至电容器C_Q的另一端和下拉晶体管T₁₅的漏极端子。

复位晶体管T₁₄的栅极端子连接至复位输入端子RST，复位晶体管T₁₄的漏极端子连接至节点Q，并且复位晶体管T₁₄的源极端子连接至基准电压端子Vss，并且连接至第一开关晶体管T₁₂的源极端子和下拉晶体管T₁₅的源极端子。

接下来，参照图4和图5，将描述移位电路BC_k的操作。图5是示出图4的移位电路的操作的时序图。

首先，在图5的时段t₀中，节点Q的电位和输出端子OUT的输出信号 OUT[k]为低电平电位。此外，由于下拉晶体管T₁₅通过施加至时钟输入端子CLK的高电平时钟信号CLK1而导通，并且来自基准电压端子Vss的低电平电位通过下拉晶体管T₁₅施加至输出端子OUT，所以输出信号OUT[k]可靠地保持在低电平。换句话说，在使用阈值电压Vth等于或低于0V的氧化物TFT作为输出控制晶体管T₁₃的情况下，即使当输出控制晶体管T₁₃没有完全截止时，下拉晶体管T₁₅也导通，从而可以防止时钟信号CLK输出至输出端子OUT。

接下来，在时段t₁中，将置位信号SET[k]施加至置位信号输入端子SET，并且二极管连接的置位晶体管T₁₁导通以对电容器C_Q充电，从而节点Q的电位从低电平变为高电平，使得第一开关晶体管T₁₂和输出控制晶体管T₁₃导通，并且下拉晶体管T₁₅截止。然而，在时段t₁中，由于施加至时钟输入端子CLK的时钟信号CLK1处于低电平状态，所以输出信号OUT[k]不输出至输出端子OUT。

接下来，在时段t₂中，施加至置位信号输入端子SET的置位信号SET[k]变为低电平，施加至时钟输入端子CLK的时钟信号CLK1增大至高电平。在这种情况下，由于输出控制晶体管T₁₃处于导通状态，所以输出端子OUT的电位也增大，并且节点Q的电位也通过电容器C_Q增大(即，节点Q被自举)。因此，输出控制晶体管T₁₃的栅极端子施加有通过在时段t₁中将时钟信号CLK1的电位加至在电容器C_Q中充电的置位信号SET[k]的电位获得的电位。因此，输出控制晶体管T₁₃允许时钟信号CLK1通过输出端子OUT无损耗地输出为输出信号OUT[k](扫描信号)，使得选择连接至移位电路BC_k的输出端子OUT的栅极线Lgk。

在这种情况下，第一开关晶体管T₁₂持续保持在导通状态，并且因此下拉晶体管T₁₅也持续保持在截止状态。

接下来，在时段t₃中，当高电平复位信号RST[k]被输入至复位输入端子RST时，复位晶体管T₁₄导通，并且因此节点Q的电位变为低电平，使得第一开关晶体管T₁₂和输出控制晶体管T₁₃截止，并且时钟信号CLK1不施加至时钟输入端子CLK，因此，输出信号OUT[k]不输出至输出端子OUT。

类似于上述操作，移位电路BC_k使用从前一级的移位电路BC_k-1输出的输出信号OUT[k-1]作为输入信号(置位信号SET[k])，以使输入信号分别与时钟信号CLK1和CLK2同步地移位。此外，移位电路BC_k输出移位的信号作为输出信号OUT[k]。

将参照图2和图3简单地描述具有包括根据实施例1的移位电路BC_k的栅极驱动器12的显示装置1的操作。

栅极驱动器12将移位电路BC₁的高电平输出信号OUT[1]输出至栅极线Lg1，并且像素电路Px(1,1)至Px(m，1)的每个晶体管T1由高电平输出信号OUT[1]导通。

此外，数据驱动器14在该时段期间通过数据线Ld1至Ldm将图像信号Vdata供应至由栅极驱动器12选择的像素电路Px(1,1)至Px(m，1)，并且通过每个晶体管T1将图像信号Vdata写入像素电路Px(1,1)至Px(m，1)的每个电容器C₁。

栅极驱动器12以相同的方式依次将移位电路BC₂，BC₃，...和BC_n的高电平输出信号OUT[2]，OUT[3]、…和OUT[n]输出至栅极线Lg2，Lg3，…和Lgn。

当输出信号OUT[2]，OUT[3]，...和OUT[n]依次输出至栅极线Lg2，Lg3，...和Lgn时，选择像素电路Px(1,2)至Px(m，2)，Px(1,3)至Px(m，3)，...和Px(1，n)至Px(m，n)，并且数据驱动器14通过所供应的像素数据将图像数据Vdata施加至数据线Ld1至Ldm，以将图像数据Vdata分别写入至所选择的像素电路Px(1,2)至Px(m，2)，Px(1,3)至Px(m，3)，...和Px1，n)至Px(m，n)。

当如上所述完成写入时，控制器15控制发光操作。

阳极驱动器13阳极线La(1)至La(n)将高电平信号Vsource(1)至Vsource(n)输出至阳极线La(1)至La(n)。因此，像素电路Px(i，j)的晶体管T2使用由每个电容器C₁保持的电压作为栅极电压，以将与栅极电压Vgs对应的电流供应至有机EL装置101，并且有机EL装置101以与电流的值对应的亮度发光。

如上所述，置位信号SET[k]用作使节点Q的电位从低电平升高至高电平的信号，使得产生高电平输出信号OUT[k]，以允许选择与移位电路BC_k相对应的栅极线Lgk，并且复位信号RST[k]用作使高电平电位反转为低电平电位的信号。另外，在节点Q的电位处于高电平的时段期间，时钟信号CLK1变为高电平，使得移位电路BC_k输出有源输出信号OUT[k]，以允许选择相应的栅极线Lgk。

此外，在本实施例中，除了时钟信号CLK作为输出信号OUT[k]输出的时段之外，输出端子OUT维持为由下拉晶体管T₁₅施加至基准电压端子Vss的基准电压，并且基准电压和TFT的阈值电压具有基准电压>TFT的阈值电压Vth的关系。因此，即使当移位寄存器中包括的每个TFT的阈值电压Vth低于0V时，不完全执行TFT的截止操作，从而防止除正常输出信号OUT[k]之外的电压被输出至输出端子OUT。

2.实施例2

将描述本发明的实施例2。图6是示出本发明的实施例2的移位电路的配置的图。

如图6所示，根据实施例2的移位电路BC_k具有六个晶体管T₂₁至T₂₆、一个电容器C_Q、四个输入端子和一个输出端子。

在本实施例中，5个晶体管T₂₁至T₂₅与实施例1的5个晶体管T₁₁至T₁₅大致相同，电容器C_Q与实施例1的电容器C_Q相同，并且四个输入端子和一个输出端子也分别与实施例1的四个输入端子和一个输出端子相同。

实施例1和实施例2的不同之处在于，在实施例2中，在实施例1的移位电路BC_k中的时钟输入端子CLK和下拉晶体管T₁₅的栅极端子之间增加具有二极管连接结构的反相晶体管T₂₆，反相晶体管T₂₆的栅极端子和漏极端子连接至时钟输入端子CLK，并且反相晶体管T₂₆的源极端子连接至下拉晶体管T₂₅的栅极端子。通过该差异，作为下拉晶体管T₂₅的栅极端子的节点QB的电位与节点Q的电位具有反比关系。其他配置与实施例1相同，因此省略其详细说明。

接下来，将参照图6和图7详细描述根据实施例2的移位电路BC_k的操作。图7是示出图6的移位电路的操作的时序图。

首先，在图7的时段t₀中，由于施加至置位信号输入端子SET的置位信号SET[k]和施加至复位输入端子RST的复位信号RST[k]保持在低电平，并且高电平时钟信号CLK1施加至时钟输入端子CLK，所以节点QB的电位通过经过二极管连接结构的反相晶体管T₂₆的时钟信号CLK1变为高电平，使得下拉晶体管T₂₅导通，节点Q处于低电平状态。因此，输出端子OUT通过施加至基准电压端子Vss的参考电位的电压而变为低电平状态，即，没有信号输出的状态。

接下来，在图7的时段t₁中，将置位信号SET[k]施加至置位信号输入端子SET，并且二极管连接的置位晶体管T₂₁导通以对电容器C_Q充电，从而节点Q的电位从低电平变为高电平，使得第一开关晶体管T₂₂和输出控制晶体管T₂₃导通。然而，在时段t₁中，由于施加至时钟输入端子CLK的时钟信号CLK1处于低电平状态，所以输出信号OUT[k]保持在低电平。

此外，在时段t₁中，由于施加至时钟输入端子CLK的时钟信号CLK1处于低电平，所以节点QB的电位变为低电平。

接下来，在图7的时段t₂中，施加至时钟输入端子CLK的时钟信号CLK1增大至高电平。在这种情况下，由于输出控制晶体管T₂₃处于导通状态，所以输出端子OUT的电位也增大，并且节点Q的电位也通过电容器C_Q增大(即，节点Q被自举)。因此，输出控制晶体管T₂₃的栅极端子施加有通过在时段t₁中将时钟信号CLK1的电位加至在电容器C_Q中充电的置位信号SET[k]的电位获得的电位。因此，输出控制晶体管T₂₃允许时钟信号CLK1通过输出端子OUT无损耗地输出为输出信号OUT[k]，使得选择连接至移位电路BC_k的输出端子OUT的栅极线Lgk。

在这种情况下，第一开关晶体管T₂₂持续保持在导通状态，因此下拉晶体管T₂₅持续保持在截止状态。

接下来，在时段t₃中，当高电平复位信号RST[k]被输入至复位输入端子RST时，复位晶体管T₂₄导通，并且因此节点Q的电位变为低电平，使得第一开关晶体管T₂₂和输出控制晶体管T₂₃截止，并且输出端子OUT的电位下降至低电平，因此，输出信号OUT[k]的输出停止。

如上所述，同样在本实施例中，置位信号SET[k]用作使节点Q的电位从低电平升高至高电平的信号，使得产生高电平输出信号OUT[k]，以允许选择与移位电路BC_k相对应的栅极线Lgk，并且复位信号RST[k]用作使高电平电位反转为低电平电位的信号。另外，在节点Q的电位处于高电平的时段期间，时钟信号CLK1变为高电平，使得移位电路BC_k输出有源输出信号OUT[k]，以允许选择相应的栅极线Lgk。

此外，在本实施例中，节点QB在节点Q的电位处于高电平的时段期间保持在低电平，并且特别地，当时钟信号CLK1施加至时钟输入端子CLK时，节点QB通过具有二极管连接结构的反相晶体管T₂₆可靠地保持在高电平，使得除时钟信号CLK作为输出信号OUT[k]被输出的时段之外，输出端子OUT维持为由下拉晶体管T₂₅施加至基准电压端子Vss的基准电压，并且基准电压和TFT的阈值电压具有基准电压>TFT的阈值电压Vth的关系。因此，即使当移位寄存器中包括的每个TFT的阈值电压Vth低于0V时，不完全执行TFT的截止操作，从而防止除正常输出信号OUT[k]之外的电压被输出至输出端子OUT。

由于包括根据本发明的实施例2的移位电路BC_k的显示装置1的操作与实施例1的操作相同，因此不再详细描述。

3.实施例3

将描述本发明的实施例3。图8是示出本发明的优选实施例3的移位电路的配置的图。

如图8所示，根据实施例3的移位电路BC_k包括七个晶体管T₃₁至T₃₇、一个电容器C_Q、四个输入端子和一个输出端子。

在本实施例中，5个晶体管T₃₁至T₃₅与实施例2的5个晶体管T₂₁至T₂₅大致相同，电容器C_Q与实施例1的电容器C_Q相同，并且四个输入端子和一个输出端子也分别与实施例1的四个输入端子和一个输出端子相同。

然而，在实施例2和实施例3之间存在如下差异。首先，实施例3的第二开关晶体管T₃₆具有与实施例2的反相晶体管T₂₆相同的连接结构，但是在该晶体管不用于使实施例2的节点QB的电位反转的方面具有不同的功能，而是用于使节点R的电位改变为低电平，如图9所示。第二，在实施例3中，在作为实施例2的移位电路BC_k中的下拉晶体管T₂₅的栅极端子的节点R和基准电压端子Vss之间添加第三开关晶体管T₃₇，并且在下一级中第三开关晶体管T₃₇的栅极端子施加有移位电路BC_k+1的时钟信号CLK2，从而减小施加至下拉晶体管T₃₅的压力。其他配置与实施例2相同，因此省略其详细说明。

接下来，将参照图8和图9详细描述根据实施例3的移位电路BC_k的操作。图9是示出图8的移位电路的操作的时序图。

首先，在图9的时段t₀中，由于施加至置位信号输入端子SET的置位信号SET[k]和施加至复位输入端子RST的复位信号RST[k]保持在低电平，并且高电平时钟信号CLK1被施加至时钟输入端子CLK，通过经过具有二极管连接结构的第二开关晶体管T₃₆施加的时钟信号CLK1，节点R的电位变为高电平，使得下拉晶体管T₃₅导通，并且节点Q处于低电平状态。因此，输出端子OUT通过施加至基准电压端子Vss的参考电位的电压而变为低电平状态，即，不输出输出信号OUT[k]的状态。

接下来，在图9的时段t₁中，将置位信号SET[k]施加至置位信号输入端子SET，并且二极管连接的置位晶体管T₃₁导通以对电容器C_Q充电，从而节点Q的电位从低电平变为高电平，使得第一开关晶体管T₃₂导通，并且第三开关晶体管T₃₇通过施加至第三开关晶体管T₃₇的栅极端子的高电平时钟信号CLK2导通。因此，节点R变为低电平状态，并且因此下拉晶体管T₃₅截止。

接下来，在图9的时段t₂中，施加至时钟输入端子CLK的时钟信号CLK1增大至高电平，并且节点Q的电位也通过电容器C_Q增大(即，节点Q被自举)。因此，输出控制晶体管T₃₃的栅极端子施加有通过在时段t₁中将时钟信号CLK1的电位加至在电容器C_Q中充电的置位信号SET[k]的电位获得的电位。因此，输出控制晶体管T₃₃允许时钟信号CLK1通过输出端子OUT无损耗地输出为输出信号OUT[k]，使得选择连接至移位电路BC_k的输出端子OUT的栅极线Lgk。

在这种情况下，第一开关晶体管T₃₂持续保持在导通状态，节点R的电位也持续保持在低电平，因此下拉晶体管T₃₅也持续保持在截止状态。

接下来，在时段t₃中，当高电平复位信号RST[k]被输入至复位输入端子RST时，复位晶体管T₃₄导通，并且因此节点Q的电位变为低电平，使得输出控制晶体管T₃₃截止，并且输出端子OUT的电位下降至低电平，因此，输出信号OUT[k]的输出停止。

在这种情况下，由于节点Q的电位变为低电平，所以第一开关晶体管T₃₂也截止，但是下一级的移位电路BC_k+1的时钟信号CLK2被施加至第三开关晶体管T₃₇的栅极端子，使得通过经过第三开关晶体管T₃₇施加的参考电位的电压使下拉晶体管T₃₅保持在截止状态。

如上所述，同样在本实施例中，置位信号SET[k]用作使节点Q的电位从低电平升高至高电平的信号，使得产生高电平输出信号OUT[k]，以允许选择与移位电路BC_k相对应的栅极线Lgk，并且复位信号RST[k]用作使高电平电位反转为低电平电位的信号。另外，在节点Q的电位处于高电平的时段期间，时钟信号CLK1变为高电平，使得移位电路BC_k输出有源输出信号OUT[k]，以允许选择相应的栅极线Lgk。

此外，根据本实施例，在除了时段t₀之外的时段中，下拉晶体管T₃₅通过第三开关晶体管T₃₇截止，使得可以解决由于下拉晶体管T₁₅和T₂₅在除了作为将输出信号OUT[k]输出至输出端子OUT的时段的时段t₂之外的时段中保持在激活状态(导通状态)而在下拉晶体管T₁₅和T₂₅上施加过大压力的问题，从而提高移位寄存器的稳定性。

包括根据本发明的实施例3的移位电路BC_k的显示装置1的操作与实施例1的操作相同。

4.实施例4

接着，参照图10，对根据实施例4的移位电路BC_k的配置进行详细说明。图10是示出根据本发明的优选实施例4的移位电路的配置的图。

如图10所示，每个移位电路BC_k包括输入端子SET、输出端子OUT、复位端子RST、基准电压端子Vss以及包括第一时钟端子CLK1和第二时钟端子CLK2的两个时钟端子CLK1和CLK2。

输入端子SET是输入信号SET[k]被供应至的端子，并且起始信号St作为输入信号SET[1]从控制器15被供应至与图3中的第一移位电路对应的移位电路BC₁的输入端子SET。

输出端子OUT是用于输出输出信号OUT[k]的端子，并且连接至显示装置1的各条栅极线Lgk，以将移位电路BC_k的输出信号输出至对应的像素电路的开关晶体管T₄₁。此外，来自第二移位电路的各个移位电路BC₂至BC_n的输入端子分别连接至前一级的移位电路的输出端子OUT。

复位端子RST是复位信号RST[k]被供应至的端子，并且来自第二移位电路的各个移位电路的复位端子RST分别连接至下一级中的移位电路的输出端子OUT，并且下一级中的移位电路的输出信号作为前一级中的移位电路的复位信号来施加。此外，在最后一级的移位电路BC_n中，通过从控制器15施加的结束信号End或起始信号St，结束移位寄存器的操作，即栅极驱动器12的操作。

两个时钟信号分别输入至的两个时钟端子CLK1和CLK2中的第一时钟端子CLK1是第一时钟信号CLK1从控制器15施加至的端子，第二时钟端子CLK2是施加第二时钟信号CLK2施加至的端子。

基准电压端子Vss是作为基准电压的低电平电压施加至的端子。优选地，考虑至在本实施例的每个移位电路中包括的每个晶体管TR41至TR48由氧化物晶体管形成的情况中的氧化物晶体管的阈值电压，作为基准电压的低电平电压是低于氧化物晶体管的阈值电压的电压。

移位电路BC_k包括八个晶体管TR41至TR48和一个电容器C，并且晶体管TR41至TR48中的每一个是由氧化物TFT形成的n沟道FET。

八个晶体管TR41至TR48分别具有漏极、源极和栅极，其中半导体层布置在漏极和源极之间，并且当在漏极和源极之间施加预定的偏置电压并且将大于阈值电压的电压施加至栅极时，在半导体层中形成沟道以通过沟道在漏极和源极之间形成电流路径。

第一输入晶体管TR41根据施加至输入端子SET的输入信号SET[k]的信号电平来确定节点Q的电位，第一输入晶体管TR41的栅极和漏极连接至输入端子SET，并且第一输入晶体管TR41的源极连接至节点Q并连接至第二输入晶体管TR43的漏极。

第二输入晶体管TR43是用于通过供应至复位端子RST的高电平信号来复位移位电路BC_k的晶体管，其中第二输入晶体管TR43的栅极连接至复位端子RST，第二输入晶体管TR43的漏极连接至节点Q和第一输入晶体管TR41的源极，并且第二输入晶体管TR43的源极与反相晶体管TR45和第三保持晶体管TR46的源极一起连接至基准电压端子Vss。

通过输入端子SET、复位端子RST、节点Q、第一输入晶体管TR41和第二输入晶体管TR43，可以形成本发明的输入电路。

输出晶体管TR42根据节点Q的电位而导通或截止，并且施加至第一时钟端子CLK1的第一时钟信号CLK1施加至输出晶体管TR42的漏极，使得当输出晶体管TR42处于导通状态时，作为移位信号的输出信号OUT[k]与时钟信号同步地输出至输出端子OUT。

输出晶体管TR42根据节点Q的电位而导通或截止，并且当输出晶体管TR42处于导通状态时，作为移位信号的输出信号OUT[k]与施加至第一时钟端子CLK1的第一时钟信号CLK1同步地输出至输出端子OUT。

输出晶体管TR42的栅极连接至节点Q，输出晶体管TR42的漏极连接至第一时钟端子CLK1，并且输出晶体管TR42的源极连接至输出端子OUT，并且连接至第四保持晶体管TR44的源极和第三保持晶体管TR46的漏极。此外，产生自举效应的电容器C连接在输出晶体管TR42的栅极和源极之间。

通过第一时钟端子CLK1、输出端子OUT和输出晶体管TR42可以形成本发明的输出电路。

当第一输入晶体管TR41与输出晶体管TR42一起导通时，反相晶体管TR45导通，使得反相节点QB的电位保持在低电平，反相晶体管TR45的栅极连接至节点Q，反相晶体管TR45的漏极连接至反相节点QB，并且反相晶体管TR45的源极连接至基准电压端子Vss。

这里，反相节点QB是具有与节点Q的电位相反的电位的端子，即当节点Q的电位是高电平电位时，反相节点QB的电位是低电平电位，并且当节点Q的电位是低电平电位时，反相节点QB的电位是高电平电位。下面将详细描述其操作。

通过反相节点QB、基准电压端子Vss和反相晶体管TR45，可以形成本发明的反相电路。

第一保持晶体管TR47具有连接至第一时钟端子CLK1的栅极和漏极，以及连接至第三保持晶体管TR46的栅极和反相节点QB的源极，并且通过施加至第一时钟端子CLK1的第一时钟信号CLK1而操作，以使反相节点QB的电位反转为高电平。

第二保持晶体管TR48具有连接至第二时钟端子CLK2的栅极和漏极，以及连接至第三保持晶体管TR46的栅极和反相节点QB的源极，并且通过施加至第二时钟端子CLK2的第二时钟信号CLK2而操作，以使反相节点QB的电位反转为高电平。

第三保持晶体管TR46的栅极连接至反相节点QB，并且通过第一保持晶体管TR47和第二保持晶体管TR48连接至第一时钟端子CLK1和第二时钟端子CLK2，第三保持晶体管TR46的漏极连接至输出端子OUT，并且第三保持晶体管TR46的源极与基准电压端子Vss一起连接至反相晶体管TR45的源极。

此外，当反相节点QB的电位为高电平时，第三保持晶体管TR46通过施加至第一时钟端子CLK1的第一时钟信号CLK1导通，并且允许输出端子OUT的电位下降至基准电压端子Vss的电位，并且因此即使当输出晶体管TR42的阈值电压等于或低于0V时也防止电压输出至输出端子OUT。

第四保持晶体管TR44的栅极连接至反相节点QB，以在反相节点QB的电位为高电平时允许输出晶体管TR42处于二极管状态，第四保持晶体管TR44的漏极连接至节点Q，并且第四保持晶体管TR44的源极连接至输出端子OUT。此外，输出端子OUT还连接至电容器C的另一端、输出晶体管TR42的源极和第三保持晶体管TR46的漏极。

以下，对实施例4的移位电路BC_k的操作进行说明。图11是示出图10的移位电路的操作的时序图。

图2所示的控制器向栅极驱动器12供应具有彼此相差180度的相位的第一时钟信号CLK1和第二时钟信号CLK2以及高电平起始信号St，并且当第一时钟信号CLK1为低电平时，高电平起始信号St作为输入信号SET[1]被供应至第一级中的移位电路BC₁的输入端子SET，使得具有二极管结构的移位电路BC₁的第一输入晶体管TR41导通。供应高电平起始信号St的时段是输入时段t_in。

当第一输入晶体管TR41导通时，节点Q的电位变为高电平，使得栅极分别连接至节点Q的输出晶体管TR42和反相晶体管TR45导通。当反相晶体管TR45导通时，反相节点QB的电位变为施加至基准电压端子Vss的电位，即，截止电位。结果，第三保持晶体管TR46也截止。

接下来，在输出时段t_out中，当第一时钟信号CLK1增大至高电平，并且第二时钟信号CLK2降低至低电平时，第一时钟信号CLK1通过处于导通状态的输出晶体管TR42经输出端子OUT作为输出信号OUT[1]输出。在这种情况下，由于第一时钟信号CLK1的电位是高电平电位，所以节点Q通过连接在输出晶体管TR42的栅极和源极之间的电容器C被自举与第一时钟信号CLK1一样多，并且输出晶体管TR42的栅极电压增大与第一时钟信号CLK1的电压一样多的电压。因此，第一时钟信号CLK1通过输出晶体管TR42可靠地通过输出端子OUT作为输出信号OUT[1]而无损耗地输出。

高电平输出信号OUT[1]被输出至栅极线Lg1，并且被供应至下一级中的移位电路BC₂作为输入信号SET[2]，并且移位电路BC₂使输入信号SET[2]与第二时钟信号CLK2同步地移位，以输出高电平输出信号OUT[2]。

在输出时段t_out中，具有二极管结构的第一保持晶体管TR47的栅极和漏极也被供应有第一时钟信号CLK1，但是由于反相晶体管TR45的栅极电压通过自举高于第一时钟信号CLK1的电位，反相晶体管TR45被连续保持在导通状态，并且反相节点QB的电位也连续地保持在低电平。

此外，当节点Q被自举时，反相晶体管TR45的栅极电压进一步增大，使得反相节点QB的电位也连续保持在截止状态。

此外，高电平输出信号OUT[2]被供应至移位电路BC₁的复位端子RST，作为前一级的移位电路BC₁的复位信号RST[1]。

接着，在复位时段t_RST中，当向移位电路BC₁的复位端子RST施加复位信号RST[1]时，第二输入晶体管TR43导通，使得节点Q的电位通过从基准电压端子Vss供应的低电平电压而下降至低电平，并且输出晶体管TR42和反相晶体管TR45截止。

同时，在复位时段t_RST中，第一时钟信号CLK1变为低电平，第二时钟信号CLK2变为高电平。因此，当施加高电平的第二时钟信号CLK2时，反相节点QB的电位变为高电平，使得第三保持晶体管TR46导通，并且第四保持晶体管TR44也导通，并且当第四保持晶体管TR44导通时，输出晶体管TR42可以具有二极管连接结构。

因此，即使在第一时钟信号CLK1在下一个时序改变为高电平，除了在节点Q的电位处于高电平的时段期间，即，当输入信号SET[k]未施加至输入端子SET时，输出端子OUT的电位持续保持在低电平，并且因此可以即使在输出晶体管TR42的阈值电压等于或低于0V的情况(例如，氧化物晶体管用作输出晶体管TR42的情况)下，也可靠地防止电压被输出至输出端子OUT的问题。

此外，除了在节点Q的电位处于高电平的时段期间，反相节点QB始终保持在高电平电位，即，当高电平输入信号SET[k]施加至输入端子SET时，从而防止纹波输出至输出端子OUT。

类似于上述操作，移位电路BC_k(k＝2至n)使用从移位电路BC_k-1输出的输出信号OUT[k-1]作为输入信号SET[k]，以将输入信号SET[k]分别与第一时钟信号CLK1和和第二时钟信号CLK2同步移位。此外，移位电路BC_k输出移位的信号作为输出信号OUT[k]。

包括根据本发明的实施例4的移位电路BC_k的显示装置1的操作与实施例1的操作相同。

在上文中，已经描述了本发明的实施例，但是本发明不限于此。

在实施例中，已经描述了本发明的显示装置是包括有机EL装置的显示装置的情况，但是显示装置不限于此，并且可以使用任何显示装置，只要其包括发光装置即可。例如，也可以使用包括液晶装置的液晶显示装置。

此外，在实施例中，已经描述了移位电路中包括的每个晶体管是n沟道FET的情况，但是晶体管也可以是p沟道FET。在这种情况下，作为供应至每个晶体管的控制电极(栅极)的控制信号，可以供应与n沟道FET的情况相反的信号。

此外，在本实施例中，以移位电路所包括的晶体管为氧化物薄膜晶体管的情况为例进行了说明，但本发明不限于此，也可以使用其他种类的晶体管。

[附图标记]

1 显示装置

11 像素电路

12 栅极驱动器

13 阳极驱动器

14 数据驱动器

15 控制器

21 移位电路

T11-T12，T21-T26，T31-T37，T41-T48 晶体管

SET 置位信号输入端子

OUT 输出端子

RST 复位端子

Vss 基准电压端子

SET[k] 置位信号

Out[k] 输出信号

Rst[k] 复位信号