一种显示装置及显示方法与流程

本发明涉及计算机技术领域，特别是涉及一种显示装置及显示方法。

背景技术：

随着网络技术的发展，网络管理可以划分为带外管理(out-of-band)和带内管理(in-band)。实现带外管理的带外管理系统由控制台服务器，远程KVM(Keyboard Video Mouse)，电源管理器，以及网络基站管理器组成。

带外管理系统中，需要设置一个管理芯片，该管理芯片集成了显示处理功能，即能够为本地显示提供显示数据，也能够将本地的显示数据提供给远端的设备。但是，该管理芯片开发难度大，所用的开发周期长，导致开发成本高。

技术实现要素：

本发明解决的技术问题在于提供一种显示装置及显示方法，从而能够提供一种成本低廉的远程显示设计方案。

为此，本发明解决技术问题的技术方案是：

一种显示装置，所述装置包括：

显示驱动芯片，以及现场可编程逻辑门阵列FPGA；

所述显示驱动芯片通过视频数字输出VDO链路与所述FPGA相连；

所述显示驱动芯片接收视频数据，所述显示驱动芯片将所述视频数据通过所述VDO链路发送至所述FPGA，所述显示驱动芯片将所述视频数据发送至本地显示器进行显示；

所述FPGA将所述视频数据进行压缩获得第一压缩数据，将所述第一压缩数据通过网络发送至远端设备。

在一个例子中，

所述FPGA接收操作数据，所述操作数据包括键盘数据和/或鼠标数据；

所述显示驱动芯片接收图像数据，所述显示驱动芯片将所述图像数据通过所述VDO链路发送至所述FPGA，所述显示驱动芯片将所述图像数据发送至本地显示器进行显示，所述图像数据用于表征所述操作数据的操作内容；

所述FPGA将所述操作数据和所述图像数据进行压缩获得第二压缩数据，将所述第二压缩数据通过网络发送至远端设备。

在一个例子中，所述装置还包括：

可信芯片；

所述可信芯片获取所述FPGA的启动数据，根据所述FPGA的启动数据度量所述FPGA的可信度。

在一个例子中，所述装置还包括：

信号连接器，所述信号连接器通过第一PCIE链路与所述显示驱动芯片相连，所述信号连接器通过第一LPC链路与所述可信芯片相连，所述信号连接器与所述FPGA之间包括第一通用串行总线USB链路和第二LPC链路；

所述显示驱动芯片接收所述信号连接器通过所述第一PCIE链路发送的所述视频数据和/或所述图像数据；

所述FPGA接收所述信号连接器通过所述第一USB链路发送的所述操作数据；

所述FPGA将所述启动数据通过所述第一LPC链路发送至所述信号连接器，所述信号连接器将所述启动数据通过所述第二LPC链路发送至所述可信芯片。

在一个例子中，所述装置还包括：

南桥芯片；

所述南桥芯片接收所述操作数据，根据所述操作数据获得所述图像数据，通过第二PCIE链路向所述信号连接器发送所述视频数据和/或所述图像数据，通过第二USB链路向所述信号连接器发送操作数据。

一种显示方法，所述方法包括：

显示驱动芯片接收视频数据；

所述显示驱动芯片将所述视频数据通过所述VDO链路发送至FPGA；

所述显示驱动芯片将所述视频数据发送至本地显示器进行显示；

所述FPGA将所述视频数据进行压缩获得第一压缩数据，将所述第一压缩数据通过网络发送至远端设备。

在一个例子中，所述方法还包括：

所述FPGA接收操作数据，所述操作数据包括键盘数据和/或鼠标数据；

所述显示驱动芯片接收图像数据，所述图像数据用于表征所述操作数据的操作内容；

所述显示驱动芯片将所述图像数据通过所述VDO链路发送至所述FPGA；

所述显示驱动芯片将所述图像数据发送至本地显示器进行显示；

所述FPGA将所述操作数据和所述图像数据进行压缩获得第二压缩数据，将所述第二压缩数据通过网络发送至远端设备。

在一个例子中，所述方法还包括：

可信芯片获取所述FPGA的启动数据，根据所述FPGA的启动数据度量所述FPGA的可信度。

在一个例子中，

所述显示驱动芯片接收视频数据包括：

所述显示驱动芯片接收信号连接器通过第一PCIE链路发送的所述视频数据；

所述显示驱动芯片接收图像数据包括：

所述显示驱动芯片接收所述信号连接器通过所述第一PCIE链路发送的所述图像数据；

所述FPGA接收操作数据包括：

所述FPGA接收所述信号连接器通过第一USB链路发送的所述操作数据。

所述可信芯片获取所述FPGA的启动数据包括：

所述FPGA将所述启动数据通过所述第一LPC链路发送至所述信号连接器，所述信号连接器将所述启动数据通过所述第二LPC链路发送至所述可信芯片。

在一个例子中，

所述南桥芯片接收所述操作数据，根据所述操作数据获得所述图像数据，通过第二PCIE链路向所述信号连接器发送所述视频数据和/或所述图像数据，通过第二USB链路向所述信号连接器发送操作数据。

通过上述技术方案可知，本发明有如下有益效果：

本发明实施例提供了显示装置及显示方法，显示驱动芯片通过视频数字输出VDO链路与FPGA相连；显示驱动芯片接收视频数据，显示驱动芯片将视频数据通过VDO链路发送至所述FPGA，显示驱动芯片将视频数据发送至本地显示器进行显示；FPGA将视频数据进行压缩获得第一压缩数据，将第一压缩数据通过网络发送至远端设备。采用显示驱动芯片实现对视频数据的本地显示，显示驱动芯片将视频数据发送至FPGA，由FPGA将视频数据压缩后发送到远端设备，实现视频数据的远端显示。将显示功能采用硬件实现，软件处理功能采用FPGA实现，将显示功能与软件处理功能分开，减小采用软件实现显示功能的开发难度，缩短开发周期，进而降低开发成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的显示装置结构示意图；

图2为本发明实施例提供的显示装置另一实例结构示意图；

图3为本发明实施例提供的显示装置再一实例结构示意图；

图4为本发明实施例提供的显示装置又一实例结构示意图；

图5为本发明实施例提供的显示装置又一实例结构示意图；

图6为本发明实施例提供的显示方法流程示意图；

图7为本发明实施例提供的显示方法另一实例流程示意图。

具体实施方式

为了给出成本低廉的远程显示的实现方案，本发明实施例提供了一种显示装置及显示方法，以下结合说明书附图对本发明的优选实施例进行说明。

现有技术中，为了在带外管理系统中实现远程显示，在该带外管理系统中设置基板管理控制器(Baseboard Management Controller，BMC)，该BMC采用由信驊科技公司生产的AST系列芯片(AST2300，AST2400，或者AST2500)，该芯片提供软件实现的显示处理功能，能够实现本地显示；该芯片还提供数据处理功能，也能够实现远程显示。但是，该芯片成本高，进而提高BMC系统的实现成本。

本发明提供了一种成本低廉的显示装置，该显示装置能够替代BMC系统中的AST系列芯片，从而降低BMC系统的实现成本。

图1为本发明实施例提供的一种显示装置结构示意图，包括：

显示驱动芯片101，以及现场可编程逻辑门阵列(Field－Programmable Gate Array，FPGA)102。

显示驱动芯片101通过视频数字输出(Video Digital Output，VDO)链路与FPGA 102相连。

显示驱动芯片101接收视频数据，显示驱动芯片101将视频数据通过VDO链路发送至FPGA 102，显示驱动芯片101将视频数据发送至本地显示器进行显示。

FPGA 102将视频数据进行压缩获得第一压缩数据，将所述第一压缩数据通过网络发送至远端设备。

显示驱动芯片101可以采用慧榮科技(Silicon Motion)的型号为SM750的芯片。该显示驱动芯片101与FPGA 102通过VDO链路相连。显示驱动芯片101接收视频数据，将该视频数据发送到本地的显示器进行本地显示，还将视频数据通过VDO链路发送至FPGA 102。

显示驱动芯片101与本地显示器通过视频图形阵列((Video Graphics Array，VGA)链路与本地的显示器相连，通过该VGA链路向本地的显示器发送视频数据，该视频数据在本地的显示器进行显示，实现本地显示。

FPGA 102能够实现对视频数据进行压缩获得第一压缩数据，将第一压缩数据经由网络发送至远端设备。FPGA 102通过KVM链路将第一压缩数据发送至远端设备。

远端设备通过KVM链路接收到第一压缩数据后，有两种显示方式：

第一种显示方式，远端设备的FPGA接收到第一压缩数据后，对第一压缩数据进行解压缩获得该视频数据。远端设备的FPGA将该视频数据发送至远端设备的南桥芯片。远端设备的南桥芯片将该视频数据发送至远端设备的显示驱动芯片，远端设备的显示驱动芯片再将该视频数据发送至远端设备的显示器，由远端设备的显示器进行显示。

第二种显示方式，远端设备采用集成了显示处理功能的BMC，则该BMC接收该第一压缩数据，对第一压缩数据进行解压缩获得该视频数据。BMC将该视频数据发送至远端设备的显示器，由远端设备的显示器进行显示。

FPGA 102采用联合图像专家小组(Joint Photographic Experts Group，JPEG)压缩方式对视频数据进行压缩。当然，还可以根据实际需要选择其他压缩方式对视频数据进行压缩，这里不再一一赘述。

在一个实例中，该显示装置不仅能实现视频数据的本地显示和远端显示，该显示装置还能够实现鼠标数据和/或键盘数据的本地显示和远端显示。

FPGA接收操作数据，操作数据包括键盘数据和/或鼠标数据。

显示驱动芯片接收图像数据，将图像数据通过VDO链路发送至FPGA，并将图像数据发送至本地显示器进行显示，图像数据用于表征操作数据的操作内容。

FPGA将操作数据和图像数据进行压缩获得第二压缩数据，将第二压缩数据通过网络发送至远端设备。

FPGA 102接收操作数据，该操作数据包括鼠标数据和/或键盘数据，即用户通过鼠标和/或键盘输入的操作数据。

显示驱动芯片101接收图像数据，该图像数据是对鼠标数据和/或键盘数据进行处理，所获得的表示鼠标和/或键盘操作内容的位置图像信息。例如，用户移动鼠标，点击网页链接地址，打开一个网页，则该图像数据即为鼠标移动至网页链接地址，打开该网络连接地址对应的网页的一连串图像。再例如，用户通过键盘输入文字，则该图像数据即为用户输入文字过程的一连串图像。显示驱动芯片101将该图像数据通过VGA链路发送到本地显示器进行本地显示，并将该图像数据发送至FPGA 102。

FPGA 102将所接收的操作数据，以及表示该操作数据的操作内容的图像数据进行压缩，获得第二压缩数据，将第二压缩数据通过网络发送至远端设备。FPGA 102通过KVM链路将第二压缩数据发送至远端设备。FPGA 102对操作数据和图像数据进行压缩，也可以采用JPEG的压缩方式。

远端设备通过KVM链路接收到第一压缩数据后，有两种显示方式：

第一种显示方式，远端设备的FPGA接收到第二压缩数据后，对第二压缩数据进行解压缩获得该操作数据和图像数据。远端设备的FPGA将该操作数据和图像数据发送至该远端设备的南桥芯片。远端设备的南桥芯片将该图像数据发送至远端设备的显示驱动芯片，远端设备的显示驱动芯片将该图像数据发送至远端设备的显示器，由远端设备的显示器进行显示。

第二种显示方式，远端设备采用集成了显示处理功能的BMC，则该BMC接收该第二压缩数据，对第二压缩数据进行解压缩获得该操作数据和图像数据。BMC将该图像数据发送至远端设备的显示器，由远端设备的显示器进行显示。

从而，实现鼠标数据和/或键盘数据的本地显示和远端显示。

这里需要说明的是，FPGA 102若同时接收到视频数据，图像数据和操作数据，可以将视频数据，图像数据和操作数据一起压缩后，发送到远端设备实现远端显示。也就是说，FPGA 102可以只将视频数据压缩后发送至远端设备，也可以只将图像数据和操作数据压缩后发送到远端设备，还可以将视频数据，图像数据和操作数据一起压缩后发送到远端设备。

在一个例子中，如图2所示，该装置还包括一个可信芯片201：

可信芯片获取FPGA的启动数据，根据FPGA的启动数据度量FPGA的可信度。

在FPGA启动前，可信芯片能够获得FPGA的启动数据，根据该启动数据度量FPGA的可信度。若FPGA可信，则给该FPGA进行上电，该FPGA可用；若FPGA不可信，则给不使用该FPGA。

本发明实施例中，该可信芯片既包括可信赖平台模块(Trusted Platform Module，TPM)，又包括可信密码模块(Trusted Cryptography Module，TCM)。

在另一个例子中，如图3所示，该装置还包括一个信号连接器301。：

信号连接器通过第一PCIE(Peripheral Component Interconnect Express，PCIE)链路与所述显示驱动芯片相连，信号连接器通过第一LPC(Low Pin Count)链路与可信芯片相连，信号连接器与FPGA之间包括第一通用串行总线(Universal Serial Bus，USB)链路和第二LPC链路。

显示驱动芯片接收信号连接器通过第一PCIE链路发送的视频数据和/或图像数据。

FPGA接收信号连接器通过第一USB链路发送的操作数据。

FPGA将启动数据通过第一LPC链路发送至信号连接器，信号连接器将启动数据通过第二LPC链路发送至可信芯片。

如图3所示，信号连接器301接收到视频数据，将该视频数据通过第一PCIE链路发送至显示驱动芯片101。在实际应用中，若该装置不设置信号连接器301，则显示驱动芯片101可以与南桥芯片通过PCIE链路直接连接，接收该南桥芯片通过PCIE链路发送的视频数据。

如图3所示，信号连接器301接收到图像数据和操作数据。信号连接器301将图像数据通过第一PCIE链路发送至显示驱动芯片101。在实际应用中，若该装置不设置信号连接器301，则显示驱动芯片101可以与南桥芯片通过PCIE链路直接连接，接收该南桥芯片通过PCIE链路发送的图像数据。信号连接器301将操作数据通过第一USB链路发送至FPGA 102。在实际应用中，若该装置不设置信号连接器301，则FPGA 102可以与南桥芯片通过USB链路直接连接，接收该南桥芯片通过USB链路发送的操作数据。

如图3所示，FPGA 102将启动数据通过第一LPC链路发送至信号连接器301，信号连接器301将启动数据通过第二LPC链路发送至可信芯片201。在实际应用中，若该装置不设置信号连接器301，则FPGA 102可以与可信芯片201通过LPC链路直接连接，接收FPGA 102可以直接通过LPC链路向可信芯片201发送启动数据。

如图3所示，信号连接器301即为一个数据传输的中转装置，信号连接器301与FPGA 102之间通过多种类型的链路相连，能够交互多种类型的数据信息。如图4所示，信号连接器301与FPGA 102之间还包括集成电路总线(Inter-Integrated Circuit，IIC)链路，通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)链路，串行外设接口(Serial Peripheral Interface，SPI)链路，平台环境式控制接口(Platform Environment Control Interface，PECI)链路，精简吉比特介质独立接口(Reduced Gigabit Media Independent Interface，RGMII)链路等。

这里需要说明的是，具体实现时，该信号连接器301可以采用直插式内存模块(Small Outline Dual In-line Memory Module，SODIMM)实现，当然还可以采用其他实现方式，这里不再一一赘述。

如图5所示，该装置还包括南桥芯片501：

南桥芯片接收操作数据，根据操作数据获得图像数据，通过第二PCIE链路向信号连接器发送视频数据和/或图像数据，通过第二USB链路向信号连接器发送操作数据。

南桥芯片501通过USB接口与鼠标和键盘相连，能够通过USB接口接收鼠标和/或键盘的操作数据，并对操作数据进行处理获得图像数据。南桥芯片501通过第二PCIE链路与信号连接器301相连，南桥芯片501通过第二USB链路与信号连接器301相连。南桥芯片501通过第二PCIE链路向信号连接器301发送视频数据和/或图像数据，南桥芯片501通过第二USB链路向信号连接器301发送操作数据。

图5所示的装置中，南桥芯片501将视频数据通过第二PCIE链路发送至信号连接器301，信号连接器301再将该视频数据通过第一PCIE链路发送至显示驱动芯片101，显示驱动芯片101将视频数据通过VGA链路发送至本地显示器进行本地显示，显示驱动芯片101还将视频数据通过VDO链路发送至FPGA 201，FPGA 201将该视频数据进行压缩获得第一压缩数据，将第一压缩数据发送至远端设备，实现视频数据的远端显示。

图5所示的装置中，南桥芯片501从USB接口获得鼠标和/或键盘的操作数据，对操作数据进行处理获得图像数据。南桥芯片501将图像数据通过第二PCIE链路发送至信号连接器301，信号连接器301再将该图像数据通过第一PCIE链路发送至显示驱动芯片101，显示驱动芯片101将图像数据通过VGA链路发送至本地显示器进行本地显示，显示驱动芯片101还将图像数据通过VDO链路发送至FPGA 201，南桥芯片501还将操作数据通过第二USB链路发送至信号连接器301，信号连接器301再将该操作数据通过第一USB链路发送至FPGA 201。FPGA 201将该图像数据和操作数据进行压缩获得第二压缩数据，将第二压缩数据发送至远端设备，实现操作数据的远端显示。

由上述内容可知，本发明实施例中采用显示驱动芯片实现对视频数据的本地显示，显示驱动芯片将视频数据发送至FPGA，由FPGA将视频数据压缩后发送到远端设备，实现视频数据的远端显示。将显示功能采用硬件实现，软件处理功能采用FPGA实现，将显示功能与软件处理功能分开，减小采用软件实现显示功能的开发难度，缩短开发周期，进而降低开发成本。

图6为本发明实施例提供的显示方法流程图，包括：

601：显示驱动芯片接收视频数据。

602：所述显示驱动芯片将所述视频数据通过所述VDO链路发送至FPGA。

603：所述显示驱动芯片将所述视频数据发送至本地显示器进行显示。

604：所述FPGA将所述视频数据进行压缩获得第一压缩数据，将所述第一压缩数据通过网络发送至远端设备。

在一个例子中，如图7所示，所述方法还包括：

701：所述FPGA接收操作数据，所述操作数据包括键盘数据和/或鼠标数据。

702：所述显示驱动芯片接收图像数据，所述图像数据用于表征所述操作数据的操作内容。

703：所述显示驱动芯片将所述图像数据通过所述VDO链路发送至所述FPGA。

704：所述显示驱动芯片将所述图像数据发送至本地显示器进行显示。

705：所述FPGA将所述操作数据和所述图像数据进行压缩获得第二压缩数据，将所述第二压缩数据通过网络发送至远端设备。

在一个例子中，所述方法还包括：

可信芯片获取所述FPGA的启动数据，根据所述FPGA的启动数据度量所述FPGA的可信度。

在一个例子中，所述显示驱动芯片接收视频数据包括：

所述显示驱动芯片接收信号连接器通过第一PCIE链路发送的所述视频数据；

所述显示驱动芯片接收图像数据包括：

所述显示驱动芯片接收所述信号连接器通过所述第一PCIE链路发送的所述图像数据；

所述FPGA接收操作数据包括：

所述FPGA接收所述信号连接器通过第一USB链路发送的所述操作数据。

所述可信芯片获取所述FPGA的启动数据包括：

所述FPGA将所述启动数据通过所述第一LPC链路发送至所述信号连接器，所述信号连接器将所述启动数据通过所述第二LPC链路发送至所述可信芯片。

在一个例子中，所述南桥芯片接收所述操作数据，根据所述操作数据获得所述图像数据，通过第二PCIE链路向所述信号连接器发送所述视频数据和/或所述图像数据，通过第二USB链路向所述信号连接器发送操作数据。

图6和图7所示的方法，是与图1所示的装置对应的方法，具体实现方法与图1所示的装置类似，参考图1所示的方法的描述，这里不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。