扫描驱动电路、阵列基板与显示面板的制作方法

本发明涉及显示器领域，尤其涉及显示器图像显示扫描驱动领域。

背景技术：

为了提高显示器的显示效果，无论是应用于户外的大型显示屏幕或者应用于消费性电子的小型显示屏幕，越来越多的人开始将注意力投向显示装置的窄边框设计，窄边框显示装置可以有效降低拼接屏中非显示区域的面积，有效提高屏占比，显著提高整体的显示效果。由此，窄边框成为目前显示器领域中亟待解决的问题。

技术实现要素：

为解决窄边框的问题，本发明提供一种占据面积较小的扫描驱动电路。

进一步地，本发明还提供具有前述扫描驱动电路的阵列基板与显示面板。

一种扫描驱动电路，所述扫描驱动电路包括设置于基底表面的上拉单元与自举单元，所述上拉单元包括用于输出扫描驱动信号的上拉薄膜晶体管，所述自举单元包括电性连接于所述上拉薄膜晶体管用于维持所述扫描驱动信号稳定的自举电容，所述自举电容具有第一电容值。上拉薄膜晶体管包括自基底表面依次层叠设置的栅极、第一绝缘层、源极与漏极。自举电容包括第一导电电极与第二导电电极，所述第一导电电极与所述源极在同一层设置且相互电性连接。所述第二导电电极与所述第一导电电极之间设置有第二绝缘层，所述第二导电电极通过第一过孔与所述栅极电性连接，所述第一过孔贯穿所述第二绝缘层与所述第一绝缘层。

一种阵列基板包括显示区与非显示区，所述显示区多条扫描线与数据线，其中，所述扫描线沿着所述第一方向延伸并且沿着第二方向间隔预定距离相互绝缘排列设置，所述数据线沿所述第二方向延伸并且沿着第一方向间隔预定距离相互绝缘排列设置，所述多条扫描线与所述数据线交叉处形成像素单元，所述非显示区设置有前述扫描驱动电路，所述扫描驱动电路电性连接所述扫描线，用于输出所述扫描驱动信号至所述像素单元，所述第一方向、所述第二方向以及所述第三方向相互垂直。

一种显示面板包括相对设置的对向基板与前述的阵列基板，且所述对向基板与所述阵列基板之间夹设有显示介质。

相较于现有技术，第一导电电极与第二导电电极构成的自举电容结构由平坦化层作为绝缘介质，由于平坦化层的厚度相对较薄，因此能够有效缩小自举电容两个电极之间的距离，对应地则可以减小自举电容沿着第一方向的尺寸，二第一方向为阵列基板的宽度方向，进而有效缩小了阵列基板中非显示区域在第一方向的尺寸，达到窄边框的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例所述的显示装置的立体结构图。

图2为图1所示显示面板中阵列基板的平面结构示意图。

图3为如图2所示显示面板中扫描驱动电路与扫描线的连接示意图。

图4为如图3所示其中一个扫描驱动单元的电路框图。

图5为如图4所示上拉薄膜晶体管与自举电容在阵列基板上平面结构示意图。

图6为如图5所示沿着vi-vi线的剖面结构示意图。

图7本发明第一实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图。

图8为如图7所示沿着viii-viii线的剖面结构示意图。

图9为本发明第二实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图。

图10为如图9所示沿着x-x线的剖面结构示意图。

图11本发明第三实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图。

图12为如图11所示沿着xii-xii线的剖面结构示意图。

图13本发明第四实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图。

图14为如图13所示沿着xiv-xiv线的剖面结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一实施例中所述的显示装置立体结构示意图。如图1所示，显示装置100包括显示器面板10与作为光学模组的背光模组，其中，显示面板10包括图像用显示区10a与非显示区10b。显示区10a用作图像显示，非显示区10b环绕设置于显示区10a周围并作为非出光区域，并不用作图像显示。其中，显示面板10还包括有阵列基板10c与对向基板10d，以及夹设于阵列基板10c与对向基板10d的液晶层10e。本实施例中，显示装置100中的显示面板10以液晶材料作为显示介质。当然，在本发明其他变更实施例中，显示装置100中的显示面板10可以有机发光半导体材料(organicelectroluminescencediode，oled)作为显示介质，并不以此为限。为了便于说明，先定义由相互垂直的第一方向x、第二方向y以及第三方向z构成的三维直角坐标系。其中，显示装置100沿着第三方向z为其厚度方向。

请参阅图2，其为图1所示显示面板10阵列基板10c的平面结构示意图。如图2所示，阵列基板10c中对应图像显示区10a的第一区域(未标示)包括多个呈矩阵排列的m*n像素单元(pixel)110、m条(dataline)数据线(scanline)120以及n条扫描线130，m、n为大于1的自然数。

其中，该多条数据线120沿第一方向y间隔第一预定距离相互绝缘且平行排列，该多条扫描线130沿第二方向x亦间隔第二预定距离相互绝缘且平行排列，并且所该多条扫描线130与该多条数据线120相互绝缘，所述第一方向x与第二方向y相互垂直。为便于说明，所述m条数据线120分别定义为d1、d2、……，dm-1、dm；所述n条扫描线130分别定义为g1、g2、……，gn-1、gn。多个所述像素单元110分别位于该多条数据线120、扫描线130构成的矩阵中，并且与对应的其中数据线120以及扫描线130电性连接。

对应显示面板10的非显示区10b，显示装置100(图1)进一步包括设置于非显示区10b的用于驱动多个矩阵排列的像素单元110进行图像显示的控制电路101、数据驱动电路(datadriver)102以及扫描驱动电路(scandriver)103，设置于阵列基板11c的第二区域(未标示)。其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据通过该多条数据线120以数据电压的形式传输至该多个像素单元110。扫描驱动电路103用于与该多条扫描线130电性连接，用于通过该多条扫描线130输出扫描信号用于控制像素单元110何时接收图像数据进行图像显示。控制电路101分别与数据驱动电路102和扫描驱动电路103电性连接，用于控制数据驱动电路102与扫描驱动电路103的工作时序，也即是输出对应的时序控制信号至数据驱动电路102以及扫描驱动电路103。

本实施例中，扫描驱动电路103直接设置于显示面板11的非显示区10b，控制电路101与数据驱动电路102则独立于阵列基板11c设置于其他的承载电路板板上。本实施例中，扫描驱动电路103中的电路元件与显示面板11中的像素单元110同一制程制作于显示面板11中，也即是goa(gateonarray)技术。另外，像素单元110对应包括的薄膜晶体管、像素电极等可采用低温多晶硅(lowtemperaturepoly-silicon，ltps)制程形成，当然，扫描驱动电路103也均一并采用ltps制程形成。

可以理解，显示面板10还包括有其他辅助电路用于共同完成图像的显示，例如图像接收处理电路(graphicsprocessingunit，gpu)、电源电路等，本实施例中不再对其进行赘述。

请参阅图3，其为如图2所示显示面板10中扫描驱动电路103与扫描线130的连接示意图。

所述扫描驱动电路103对应包括有n个依次级联的扫描驱动sd1～sdn，n个扫描驱动单元sd1～dn分别与n条扫描线130电性连接，且按照时序输出对应的n个扫描信号sc至对应的扫描线130，进而控制与其电性连接的像素单元110处于可接收数据电压的状态。为便于制作，通常将多个扫描驱动单元sd分为一组。为便于所说明，本实施例中，如图3所示，将8个扫描驱动单元sd分为一组。如图3所示，扫描驱动单元sd1～sd8定义为一组扫描驱动单元，其分别对应于扫描线g1～g8，用于分别为g1～g8输出扫描驱动信号。其中，每一个扫描驱动单元sd均沿着第一方向x作为长度方向延伸，沿着第二方向y作为宽度方向延伸。

请参阅图4，其为如图3所示其中一个扫描驱动单元sdi的电路框图。

每一个扫描驱动单元sdi均包括有上拉控制单元41、上拉单元42、自举单元43、下拉单元44、下拉维持单元45以及下传单元46。

其中，上拉控制单元41用于接收驱动信号stv，并且在驱动信号stv控制下输出控制信号至上拉单元42，上拉单元42在控制信号控制下依据时钟信号ck输出扫描驱动信号。本实施例中，上拉控制单元41采用薄膜晶体管t11来实现，而上拉单元42包括上拉薄膜晶体管t21，其中，上拉薄膜晶体管t21的栅极g电性连接上拉控制单元41，用于接收控制信号；上拉薄膜晶体管t21的源极s电性连接扫描输出端o，用于输出扫描驱动信号；上拉薄膜晶体管t21的漏极d电性连接时钟信号端c，用于接收时钟信号ck。自举单元43包括自举电容cb构成，电性连接于栅极g与源极s之间，用于维持扫描输出信号的波形。其中，自居电容cb具有第一电容值。

下拉单元44有两个镜像连接的薄膜晶体管t31与t41构成实现，且分别电性连接上拉单元42。下拉维持单元45电性连接上拉控制单元41与扫描输出端o，用于维持扫描输出端o在非扫描期间控制扫描输出端o处于非扫描驱动信号输出状态，保证扫描输出的o正确输出信号。下传单元46电性连接上拉控制单元与时钟信号端c之间，用于在控制扫描输出端o输出完成扫描驱动信号后将扫描驱动信号传输至与扫描驱动单元sdi邻近的下一个扫描驱动单元sdi+1，以驱动扫描驱动单元sdi+1在下一个扫描时刻输出扫描驱动信号。

请参阅图5，其为如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图。

如图5所示，上拉薄膜晶体管t21与自举电容cb沿着第一方向x相互平行设置。其中，自举电容cb在第一方向x具有第一尺寸l1。上拉薄膜晶体管t21的栅极g与自举电容cb的其中一个电极沿着第一方向x同层设置，上拉薄膜晶体管t21的源极s与自举电容cb的另外一个电极沿着第一方向x同层设置。

进一步，请参阅图6，其为如图5所示沿着vi-vi线的剖面结构示意图。如图6所示，上拉薄膜晶体管21与自举电容cb沿着第三方向z层叠设置于阵列基板10c的基底gl表面。具体地，对上拉薄膜晶体管21而言，自基底gl表面开始，依次设置栅极g、栅极绝缘层gi、半导体层as、源极s与漏极d以及平坦化层pv，其中，源极s与漏极d间隔预定距离沿着第一方向x同层设置于对应半导体层as以及栅极绝缘层gi的表面。对自举电容cb而言，其中一个电极p1由栅极g在第一方向x延伸形成，而另外一个电极p2则由源极s在栅极绝缘层gi表面沿着第一方向x延伸形成，栅极绝缘层gi作为自举电容cb电极件的绝缘材料。

经过研究发现，自举电容cb的电容值是保证扫描驱动信号正确输出的关键，这是因为自举电容cb的电容值越大，结合电容不会不会突变的性能，自举电容cb越能够保证扫描驱动信号的波形收到外部信号的干扰以及衰减，从而使得扫描驱动信号的波形接近理状态。但是，依据电容量的计算公式，自举电容cb所具有的第一电容量c1＝aε/d，其中，ε为两个电极之间介质的介电常数，a为极板面积，也即是为w1*l1，d为极板间的距离，也即是源极s与栅极d之间栅极绝缘层gi沿着第三方向z的第一尺寸d1。为了使得自举电容cb的电容值尽可能的大，就要求作为自举电容cb的两个电极的面积a尽可能大以及电极之间的距离d尽可能小。另外，为了保证制程稳定性，使得上拉薄膜晶体管t21的工作性能较为稳定可靠，上拉薄膜晶体管t21的源极与栅极之间绝缘层就需要尽量大。如此，为了使得自举电容cb的电容值尽可能大，就需要将自举电容cb的两个电极的面积a做的更大，当电容在阵列基板10c沿着第二方向y的尺寸固定时，就是的自举电容cb沿着第一方向x的尺寸增大，从而导致了目前阵列基板10c与显示面板10非显示区域沿着第一方向x的尺寸无法减小，更无法满足窄边框的需求。

请一并参阅图7与图8，其为本发明第一实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图，图8为如图7所示沿着viii-viii线的剖面结构示意图。

如图7所示，上拉薄膜晶体管t21与自举电容cb沿着第一方向x平行设置。其中，阵列基板10c对应上拉薄膜晶体管t21与电容自举cb分别定义为第一区域a1与第二区域a2，第一区域a1与第二区域a2分别沿着第一方向x与第二方向y延伸，并且第一区域a1与第二区域a2沿着垂直于基底gl方向在基底gl的投影基本无重叠。

对应第一区域a1，上拉薄膜晶体管t21沿着第三方向z自基底gl表面依次层叠设置。对应第二区域a2，电容cb沿着第三方向z自基底gl表面依次层叠设置。

具体地，请参阅图8，对应第一区域a1，自基底gl表面开始，上拉薄膜晶体管t21的栅极g、栅极绝缘层gi、依次设置栅极g、作为第一绝缘层的栅极绝缘层gi、半导体层as、源极s与漏极d以及作为第二绝缘层的平坦化层pv，源极s与漏极d间隔预定距离同层设置于对应半导体层as的表面。其中，栅极绝缘层gi沿着第三方向z具有第一尺寸d1。

对应第二区域a2，自基底gl表面开始，依次为栅极绝缘层gi、第一导电电极pa，平坦化层pv以及第二导电电极pb。其中，第一导电电极pa与源极s同一层设置，也即是均设置于栅极绝缘层gi表面。第二导电电极pb与第一导电电极pa之间的平坦化层pv沿着第三方向z具有第二尺寸d2，其中，d2＝1/2d1。第二导电电极pb通过第一过孔h1与栅极g电性连接。对应源极s与第一导电电极pa之间的位置，所述过孔h1自平坦化层pv表面开始贯穿平坦化层pv、栅极绝缘层gi直至抵达栅极g的表面。

进一步，第二导电电极pb与第一导电电极pa沿着第三方向z在基底gl的投影重合，且第二导电电极pb在基底gli的投影面积大于第一导电电极pa在基底gl的投影面积。另外，第二导电电极pb与源极s与d漏极沿着第三方向z在基底gl的投影无交叠。第一导电电极pa与栅极g沿着第一方向x在基底gl的投影无交叠，也即本实施例中栅极g仅设置于第一区域a内，并不会延伸至第二区域a2中。

本实施例中，第一导电电极pa的材料与源极s的材料相同，二者在同一制程中制作完成且相互电性连接。第二导电电极pb的材料为氧化铟锡(indiumtinoxide，ito)。栅极绝缘层gi与平坦化层pv均为绝缘材料构成。

第一导电电极pa与第二导电电极pb构成的电容结构具有第一电容值c1，且依据电容计算公式可知，c1＝a1ε/d2，由于a2＝w1*l2，d2＝1/2d1，在保证第一电容值c1不变的情况下，在每一个驱动单元sdi沿着第二方向y的尺寸不变从而使得构成自举电容cb沿着第二方向y的尺寸w1保持固定尺寸时，每一个驱动单元sdi中自举电容cb沿着第一方向x的尺寸l2为l1的1/2。由于第一方向x为阵列基板10c的宽度方向，从而有效缩小了阵列基板10c中非显示区域在第一方向x的尺寸，达到窄边框的目的。

可以理解，虽然本实施例中d2＝1/2d1，但是，可变更地，仅需保证平坦化层pv的第二尺寸d2小于栅极绝缘层gi的第一尺寸d1即可保证自举电容cb沿着第一方向x的尺寸减小，进而达到窄边框的目的。

请一并参阅图9与图10，图9为本发明第二实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图，图10为如图9所示沿着x-x线的剖面结构示意图。

本实施例中，上拉薄膜晶体管t21与自举电容cb的结构与第一实施例所示结构基本相同，区别仅在于栅极g的结构。具体地，栅极g自第一区域a1延伸至第二区域a2，并且第一导电电极pa与栅极g沿着第三方向z在基底gl的投影重合，且栅极g沿着第三方向z在基底gl的投影完全覆盖第一导电电极pa沿着第三方向z在基底gl的投影。

此时，对于第二区域a2中的自举电容cb而言，第一电容电极pa与栅极g在第三方向z构成第一子电容ca，所述第一子电容的电容量为1/2c1；第二导电电极pb与第一导电电极pa在所述第三方向z构成第二子电容cb，所述第一子电容与所述第二子电容在所述第三方向z并联，所述第二子电容cb的电容量如第一实施方式所述为c1；且ca+cb＝3/2c1。如此可见，在本实施例中，在减小了自举电容cb沿第一方向x的尺寸同时还提高了电容量，也即是在达成减小非显示区域的面积同时还能够有效保证扫描驱动信号的驱动特性。

请一并参阅图11与图12，图11为本发明第三实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图，图12为如图11所示沿着xii-xii线的剖面结构示意图。

本实施例中，上拉薄膜晶体管t21与自举电容cb的结构与第一实施例基本相同，区别仅在于上拉薄膜晶体管t21与自举电容cb在第一区域a1层叠设置，完全省略了先前技术以及第一实施例、第二实施例中的第二区域a2。

具体地，源极s同时作为所述第一导电电极pa。第二导电电极pb对应源极s、漏极d的位置设置于平坦化层pv的表面，也即是，第二导电电极pb沿着第三方向z在基底gl的投影覆盖源极s、漏极g以及栅极g沿着所述第三方向在基底gl的投影。其中，源极s与所述第二导电电极pb构成的电容结构具有第一电容值c1。

本实施例中，上拉薄膜晶体管t21与自举电容cb公用一个区域，也即是相较于图5中的阵列基板10c而言，完全省略了自举电容cb所占用的区域，更大程度地减小了自举电容cb所占用的阵列基板10c的非显示区的沿着第一方向的尺寸，从而使得阵列基板更容易实现窄边框的目标。

请一并参阅图13与图14，图13为本发明第四实施例中如图4所示上拉薄膜晶体管与自举电容在阵列基板10c上平面结构示意图，图14为如图11所示沿着xiv-xiv线的剖面结构示意图。

本实施例中，上拉薄膜晶体管t21与自举电容cb的结构与第三实施例中基本相同，区别仅在于第二导电电极pb的结构。

具体地，源极s同时作为所述第一导电电极pa。第二导电电极pb仅对应源极s的位置设置于平坦化层pv的表面，而并未延伸至漏极d对应的平坦化层pv的表面。也即是，第二导电电极pb、源极s以及栅极g沿着第三方向z在基底gl的投影重合，并且，第二导电电极pb与漏极d沿着第三方向z在基底gl的投影无交叠。其中，源极s与所述第二导电电极pb构成的电容结构具有第一电容值c1。

本实施例中，第二导电电极pb并未在第三方向覆盖上拉薄膜晶体管t21的漏极d，从而能够有效减小第二导电电极pb与漏极d之间的电容，以避免增加上拉薄膜晶体管t21的额外功耗，增加上拉薄膜晶体管t21的工作稳定性。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。