GOA电路的制作方法

本发明涉及显示技术领域，尤其涉及一种goa电路。

背景技术：

由于有机发光二极管显示面板(organiclight-emittingdiod，简称oled)的自发光特性，未来的oled必定追求轻薄和形态多样化。

阵列基板行驱动(gatedriveronarray，简称goa)技术可以做到边框更窄，更薄，面板集成度较高，产品形态更丰富，工艺流程更简化，未来产品更有竞争力；可以降低设备成本，提高模组良率，节约芯片成本。大尺寸有源矩阵有机发光二极显示面板(active-matrixorganiclight-emittingdiode，简称amoled)的像素电路普遍采用外部补偿技术，外部补偿技术经常要求栅极输出不同脉宽的脉冲信号。

然而，现有的goa电路中无法同时输出不同脉宽的脉冲信号。有鉴于此，本领域的相关研究者和开发人员将此作为重要研究课题。

技术实现要素：

本发明实施例提供一种goa电路，能够有效解决目前大尺寸有源矩阵有机发光二极显示面板外部补偿电路无法同时输出合适的脉冲信号。

根据本发明的一方面，本发明实施例提供一种goa电路，包括级联的多个goa电路共享单元，其中，第n级goa电路共享单元包括：上拉控制单元、第一上拉单元、第二上拉单元、反馈单元、第一下拉维持单元、第二下拉维持单元、第三下拉维持单元、第一下拉单元、第二下拉单元、反相单元及自举电容；其中所述上拉控制单元、所述第一上拉单元、所述反馈单元、所述第一下拉维持单元、所述相单元及所述第一下拉单元均电性连接至第一节点；所述第二上拉单元接入级传信号及第一直流电源；所述第三下拉维持单元接入第二直流电源；所述第一下拉维持单元、所述反相单元、所述第一下拉单元及所述第二下拉维持单元均电性连接至第二节点；所述第二下拉维持单元及第三下拉维持单元分别输出第一控制信号及第二控制信号；所述第一下拉维持单元还接入第三直流电源；所述上拉控制单元还接入第一脉冲信号；所述第一上拉单元还接入第二脉冲信号；除第一级goa电路共享单元外，在第n级goa电路单元中：所述上拉控制单元接入上一级级传信号；所述第一下拉单元及所述第二下拉单元均接入下五级级传信号。

进一步地，除第一级goa电路共享单元外，在第n级goa电路共享单元中：所述上拉控制单元包括：第十一薄膜晶体管及第十二薄膜晶体管；所述第十一薄膜晶体管的栅极及所述第十二薄膜晶体管的栅极均接入第一脉冲信号；所述第十一薄膜晶体管的源极接入上一级级传信号；所述第十一薄膜晶体管的漏极及所述第十二薄膜晶体管的源极均电性连接至第三节点；所述第十二薄膜晶体管的漏极电性连接至第一节点；所述第一下拉单元包括：第三十二薄膜晶体管及第三十三薄膜晶体管；所述第三十二薄膜晶体管及所述第三十三薄膜晶体管的栅极均接入下五级级传信号；所述第三十二薄膜晶体管的源极电性连接至第一节点；所述第三十二薄膜晶体管的漏极及所述第三十三薄膜晶体管的源极均电性连接至第三节点；所述第三十三薄膜晶体管的漏极电性连接第三直流电源；所述第二下拉单元包括：第三十一薄膜晶体管，所述第三十一薄膜晶体管的栅极接入下五级级传信号；所述第三十一薄膜晶体管的漏极电性连接第二控制信号；所述第三十一薄膜晶体管的源极接入第二直流电源。

进一步地，所述反馈单元包括：第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接至第一节点，所述第六薄膜晶体管的源极接入级传信号，所述第六薄膜晶体管的漏极电性连接至第三节点。

进一步地所述第一上拉单元包括：第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极电性连接至第一节点，所述第二十三薄膜晶体管的源极接入第二脉冲信号，所述第二十三薄膜晶体管的漏极接入第一控制信号。

进一步地，所述第二上拉单元包括：第二十一薄膜晶体管及第二十二薄膜晶体管；所述第二十一薄膜晶体管及所述第二十二薄膜晶体管的栅极均电性连接第一节点；所述第二十一薄膜晶体管及所述第二十二薄膜晶体管的源极均接入第一直流电源；所述第二十一薄膜晶体管的漏极接入第二控制信号；以及所述第二十二薄膜晶体管的漏极接入级传信号。

进一步地，所述第一下拉维持单元包括：第四十四薄膜晶体管及第四十五薄膜晶体管；所述第四十四薄膜晶体管及所述第四十五薄膜晶体管的栅极均电性连接至第二节点；所述第四十四薄膜晶体管及所述第四十五薄膜晶体管的漏极均电性连接至第三节点；所述四十四薄膜晶体管的源极电性连接至第一节点；所述第四十五薄膜晶体管的源极接入第一直流电源。

进一步地，所述反相单元包括：第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管及第五十四薄膜晶体管；所述第五十一薄膜晶体管的栅极和源极及所述第五十二薄膜晶体管的源极接入第一直流电源；所述第五十一薄膜晶体管的漏极分别电性连接至所述第五十二薄膜晶体管的栅极及所述五十三薄膜晶体管的漏极；所述第五十二薄膜晶体管的漏极与所述第五十四薄膜晶体管的漏极均电性连接第二节点；所述第五十三薄膜晶体管及所述第五十四薄膜晶体管的源极接入第二直流电源；所述第五十三薄膜晶体管及所述第五十四薄膜晶体管的栅极电性连接第一节点。

进一步地，所述第二下拉维持单元包括：第四十二薄膜晶体管及第四十三薄膜晶体管；所述第四十二薄膜晶体管及所述第四十三薄膜晶体管的栅极均电性连接至第二节点；所述第四十二薄膜晶体管及所述第四十三薄膜晶体管的源极均接入第二直流电源；所述第四十二薄膜晶体管的漏极接入级传信号；所述第四十三薄膜晶体管的漏极接入第一控制信号。

进一步地，所述第三下拉维持单元包括：第四十一薄膜晶体管，所述第四十一薄膜晶体管的栅极电性连接至第二节点，所述第四十一薄膜晶体管的源极接入第二直流电源，所述第四十一薄膜晶体管的漏极接入第二控制信号。

进一步地，所述第一直流电源为高电平；所述第三直流电源及第二直流电源为低电平；所述第一脉冲信号及第二脉冲信号为波形相反的高频交流信号。

本发明的优点在于，本发明通过上拉控制单元来拉升第一节点、级传信号、第一控制信号及第二控制信号的电位，并通过自举电容将第一节点电位的二次抬升，如此设计有利于级传信号、第一控制信号及第二控制信号的输出。本发明能够同时输出宽脉冲信号的及窄脉冲信号，使得goa电路中的薄膜晶体管能够工作于饱和区，适用于大尺寸有源矩阵有机发光二极显示面板的外部补偿运用。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

图1为本发明实施例提供的一种goa电路结构示意图。

图2为本发明实施例提供的交流信号的时序图。

图3为本发明实施例提供的直流信号的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

如图1所示，为本发明实施例提供的goa电路结构示意图。goa电路包括：级联的多个goa电路共享单元，其中，第n级goa电路共享单元包括：上拉控制单元100、第一上拉单元120、第二上拉单元130、反馈单元110、第一下拉维持单元140、第二下拉维持单元170、第三下拉维持单元190、第一下拉单元160、第二下拉单元180、反相单元150及自举电容cbt。

其中上拉控制单元100用于拉升第一节点q(n)、级传信号cout(n)、第一控制信号wr(n)及第二控制信号rd(n)的电位。反馈单元110用于抬升第三节点n电位，减少第十二薄膜晶体管t12、第四十四薄膜晶体管t44及第三十二薄膜晶体管t32的漏极电流。第一下拉单元160及第二下拉单元180负责将第一节点q(n)电位与输出信号的电位拉为低电位。第一下拉维持单元140、第二下拉维持单元170及第三下拉维持单元190负责将第一节点q(n)与第三节点n电位维持在低电平状态。反相单元150的目的主要是使第一节点q(n)与第二节点qb(n)的电位反相。自举电容cbt的作用是负责第一节点q(n)电位的二次抬升，有利于第一控制信号wr(n)及第二控制信号rd(n)的输出。

在本实施例中，所述上拉控制单元100、所述第一上拉单元120、所述反馈单元110、所述第一下拉维持单元140、所述相单元及所述第一下拉单元160均电性连接至第一节点q(n)。

所述第二上拉单元130接入级传信号cout(n)及第一直流电源vgh，所述第三下拉维持单元190接入第二直流电源vgl2。所述第一下拉维持单元140、所述反相单元150、所述第一下拉单元160及所述第二下拉维持单元170均电性连接至第二节点qb(n)。

所述第二下拉维持单元170及第三下拉维持单元190分别输出第一控制信号wr(n)及第二控制信。

所述第一下拉维持单元140还接入第三直流电源vgl1。所述上拉控制单元100还接入第一脉冲信号ck1。所述第一上拉单元120还接入第二脉冲信号ck2。

除第一级goa电路共享单元外，在第n级goa电路单元中：

所述上拉控制单元100接入上一级级传信号cout(n-1)。所述第一下拉单元160及所述第二下拉单元180均接入下五级级传信号cout(n+5)。

进一步地，除第一级goa电路共享单元外，在第n级goa电路共享单元中：所述上拉控制单元100包括：第十一薄膜晶体管t11及第十二薄膜晶体管t12；所述第十一薄膜晶体管t11的栅极及所述第十二薄膜晶体管t12的栅极均接入第一脉冲信号ck1；所述第十一薄膜晶体管t11的源极接入上一级级传信号cout(n-1)；所述第十一薄膜晶体管t11的漏极及所述第十二薄膜晶体管t12的源极均电性连接至第三节点n；所述第十二薄膜晶体管t12的漏极电性连接至第一节点q(n)。所述第一下拉单元160包括：第三十二薄膜晶体管t32及第三十三薄膜晶体管t33。所述第三十二薄膜晶体管t32及所述第三十三薄膜晶体管t33的栅极均接入下五级级传信号cout(n+5)。所述第三十二薄膜晶体管t32的源极电性连接至第一节点q(n)；所述第三十二薄膜晶体管t32的漏极及所述第三十三薄膜晶体管t33的源极均电性连接至第三节点n。所述第三十三薄膜晶体管t33的漏极电性连接第三直流电源vgl1。所述第二下拉单元180包括：第三十一薄膜晶体管t31，所述第三十一薄膜晶体管t31的栅极接入下五级级传信号cout(n+5)。所述第三十一薄膜晶体管t31的漏极电性连接第二控制信号rd(n)。所述第三十一薄膜晶体管t31的源极接入第二直流电源vgl2。

进一步地，所述反馈单元110包括：第六薄膜晶体管t6，所述第六薄膜晶体管t6的栅极电性连接至第一节点q(n)，所述第六薄膜晶体管t6的源极接入级传信号cout(n)，所述第六薄膜晶体管t6的漏极电性连接至第三节点n。

进一步地所述第一上拉单元120包括：第二十三薄膜晶体管t23，所述第二十三薄膜晶体管t23的栅极电性连接至第一节点q(n)，所述第二十三薄膜晶体管t23的源极接入第二脉冲信号ck2，所述第二十三薄膜晶体管t23的漏极接入第一控制信号wr(n)。

进一步地，所述第二上拉单元130包括：第二十一薄膜晶体管t21及第二十二薄膜晶体管t22。所述第二十一薄膜晶体管t21及所述第二十二薄膜晶体管t22的栅极均电性连接第一节点q(n)。所述第二十一薄膜晶体管t21及所述第二十二薄膜晶体管t22的源极均接入第一直流电源vgh。所述第二十一薄膜晶体管t21的漏极接入第二控制信号rd(n)。所述第二十二薄膜晶体管t22的漏极接入级传信号cout(n)。

进一步地，所述第一下拉维持单元140包括：第四十四薄膜晶体管t44及第四十五薄膜晶体管t45。所述第四十四薄膜晶体管t44及所述第四十五薄膜晶体管t45的栅极均电性连接至第二节点qb(n)。所述第四十四薄膜晶体管t44及所述第四十五薄膜晶体管t45的漏极均电性连接至第三节点n；所述四十四薄膜晶体管的源极电性连接至第一节点q(n)。所述第四十五薄膜晶体管t45的源极接入第一直流电源vgh。

进一步地，所述反相单元150包括：第五十一薄膜晶体管t51、第五十二薄膜晶体管t52、第五十三薄膜晶体管t53及第五十四薄膜晶体管t54。所述第五十一薄膜晶体管t51的栅极和源极及所述第五十二薄膜晶体管t52的源极接入第一直流电源vgh。所述第五十一薄膜晶体管t51的漏极分别电性连接至所述第五十二薄膜晶体管t52的栅极及所述五十三薄膜晶体管的漏极。所述第五十二薄膜晶体管t52的漏极与所述第五十四薄膜晶体管t54的漏极均电性连接第二节点qb(n)。所述第五十三薄膜晶体管t53及所述第五十四薄膜晶体管t54的源极接入第二直流电源vgl2。所述第五十三薄膜晶体管t53及所述第五十四薄膜晶体管t54的栅极电性连接第一节点q(n)。

进一步地，所述第二下拉维持单元170包括：第四十二薄膜晶体管t42及第四十三薄膜晶体管t43。所述第四十二薄膜晶体管t42及所述第四十三薄膜晶体管t43的栅极均电性连接至第二节点qb(n)。所述第四十二薄膜晶体管t42及所述第四十三薄膜晶体管t43的源极均接入第二直流电源vgl2。所述第四十二薄膜晶体管t42的漏极接入级传信号cout(n)；所述第四十三薄膜晶体管t43的漏极接入第一控制信号wr(n)。

进一步地，所述第三下拉维持单元190包括：第四十一薄膜晶体管t41，所述第四十一薄膜晶体管t41的栅极电性连接至第二节点qb(n)，所述第四十一薄膜晶体管t41的源极接入第二直流电源vgl2，所述第四十一薄膜晶体管t41的漏极接入第二控制信号rd(n)。

进一步地，所述第一直流电源vgh为高电平。所述第三直流电源vgl1及第二直流电源vgl2为低电平。所述第一脉冲信号ck1及第二脉冲信号ck2为波形相反的高频交流信号。

如图2和图3所示，goa电路在实际工作过程中，主要分为四个阶段：

s1阶段：第一脉冲信号ck1处于高电位，第十一薄膜晶体管t11与第十二薄膜晶体管t12打开。由于上一级级传信号cout(n-1)处于高电位，因此，第一节点q(n)被拉至高电位、第二十一薄膜晶体管t21、第二十二薄膜晶体管t22、第二十三薄膜晶体管t23、第五十三薄膜晶体管t53及第五十四薄膜晶体管t54打开。第二节点qb(n)处于低电位，第四十一薄膜晶体管t41，第四十二薄膜晶体管t42，第四十三薄膜晶体管t43，第四十五薄膜晶体管t45与第四十四薄膜晶体管t44关闭，第一控制信号wr(n)输出低电位，级传信号cout(n)以及第二控制信号rd(n)输出高电位。第六薄膜晶体管t6打开，第三节点n被拉至高电位。

s2阶段：第一脉冲信号ck1处于低电位，第十一薄膜晶体管t11与第十二薄膜晶体管t12关闭，由于第二脉冲信号ck2处于高电位，第一控制信号wr(n)输出高电位，第一节点q(n)被耦合至更高电位，级传信号cout(n)以及第二控制信号rd(n)输出高电位。第三节点n维持高电位

s3阶段：第一脉冲信号ck1处于低电位，第十一薄膜晶体管t11与第十二薄膜晶体管t12关闭，第二脉冲信号ck2转为低电位，第一控制信号wr(n)输出低电位，级传信号cout(n)以及第二控制信号rd(n)维持高电位。

s4阶段：第一脉冲信号ck1处于低电位，第十一薄膜晶体管t11与第十二薄膜晶体管t12关闭，下五级级传信号cout(n+5)升为高电位，第三十一薄膜晶体管t31、第三十三薄膜晶体管t33及第三十二薄膜晶体管t32打开，第一节点q(n)及第二控制信号rd(n)被拉至低电位，第二十一薄膜晶体管t21、第二十二薄膜晶体管t22及第二十三薄膜晶体管t23关闭，第一控制信号wr(n)维持低电位。

因此，第一控制信号wr(n)为窄脉冲信号输出，高平持续时间为s2阶段。第二控制信号rd(n)为宽脉冲信号输出，高平持续时间为s1阶段、s2阶段及s3阶段。这样可以实现同时输出宽脉冲信号及窄脉冲信号，使驱动电路中开关管能够工作于饱和区，适用于大尺寸有源矩阵有机发光二极显示面板的外部补偿运用。

本发明的优点在于，本发明通过上拉控制单元来拉升第一节点、级传信号、第一控制信号及第二控制信号的电位，并通过自举电容将第一节点电位的二次抬升，如此设计有利于级传信号、第一控制信号及第二控制信号的输出。本发明能够同时输出宽脉冲信号的及窄脉冲信号，使驱动电路中开关管能够工作于饱和区，适用于大尺寸有源矩阵有机发光二极显示面板的外部补偿运用。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。