专利名称：有源矩阵衬底与显示器件的制作方法
技术领域：
本发明涉及由其上形成有晶体管的衬底组成的有源矩阵衬底，特别地涉及适用于显示器件的有源矩阵衬底。
背景技术：
现在，诸如液晶显示器件和有机EL显示器件的包含有源矩阵衬底的显示器件得到广泛使用。
作为有源矩阵衬底，主要使用采用薄膜晶体管(TFT)作为有源元件的衬底(下文中称之为“TFT衬底”)。随着近年来显示质量的提高，TFT结构的进一步优化正被研究。
例如，日本待审查专利公开No.2002-190605公开了一种用于抑制TFT寄生电容的起伏的结构。例如，在日本待审查专利公开No.2002-190605的图3中，描述了一种包含半导体层的TFT，该半导体层部分延伸到栅电极外。该TFT的结构为在延伸到外部的半导体层的区域内，位于源电极上的部分和位于漏电极上的部分被栅电极遮挡。
然而，本发明人已经进行一项研究，发现前述传统结构的问题为，显示质量可能受半导体层所经历的图形化的精度的影响。这其中的原因为，在延伸到栅电极外的半导体层的区域内，通过其电势不受栅电极控制的半导体层连接位于源电极上的部分和位于漏电极上的部分，因此使得在源电极和漏电极之间出现漏电流，这将在随后参照比较例特别地描述。
此外，在形成半导体层以覆盖位于源极总线和栅极总线交叉点的栅绝缘层的结构中(这种结构是为了防止源极总线和栅极总线之间的短路)，可能会遗留不需要的残余半导体薄膜，由此可能会引起与该残余半导体薄膜相关联的漏电流。该漏电流也会恶化显示质量。
发明内容
为了克服上述问题，本发明的优选实施方案提供了一种有源矩阵衬底，该衬底防止显示质量受其半导体层的图形化精度的显著影响。
根据本发明的一种有源矩阵衬底为包含衬底和形成在该衬底上的晶体管的有源矩阵衬底，该晶体管包含栅电极、覆盖栅电极的栅绝缘层、在栅绝缘层上形成的半导体层、以及在半导体层上形成的源电极和漏电极，其中，当从衬底的法线方向观察时，该有源矩阵衬底包含第一区域，其中栅电极通过半导体层与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；以及第三区域，其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭，该第三区域包含与位于第一区域之外的源电极的一部分相邻的部分和/或与位于第二区域之外的漏电极的一部分相邻的部分；该栅电极包含主体，其包含组成第一区域和第二区域的部分；以及从主体的凸出；并且栅电极的凸出的至少一部分位于漏电极和与源电极相邻的第三区域的部分之间，或者位于源电极和与漏电极相邻的第三区域的部分之间。
在一个实施方案中，该有源矩阵衬底进一步包含第四区域，其中栅电极与半导体层交迭但是既不与源电极交迭也不与漏电极交迭，该第四区域形成于漏电极和与源电极相邻的第三区域的部分之间，或者形成于源电极和与漏电极相邻的第三区域的部分之间；并且组成第四区域的栅电极的部分包含该凸出的至少一部分。
在一个实施方案中，有源矩阵衬底进一步包含第五区域，其中栅电极既不与半导体层和源电极交迭也不与漏电极交迭，第五区域形成于漏电极和与源电极相邻的第三区域的部分之间，或者形成于源电极和与漏电极相邻的第三区域的部分之间。在形成了第四区域的情况中，形成与该第四区域相邻的第五区域。
在一个实施方案中，组成第五区域的栅电极的部分包含该凸出的至少一部分。
在一个实施方案中，半导体层具有凹陷或者凹角，栅电极的凸出与半导体层的凹陷或者凹角交迭。
在一个实施方案中，有源矩阵衬底进一步包含在衬底上形成的栅极总线，其中栅电极的主体形成为从栅极总线延伸的分支。
在一个实施方案中，有源矩阵衬底进一步包含在衬底上形成的栅极总线，其中栅电极的主体位于栅极总线的一部分内。主体的宽度可以等于、窄于或者宽于栅极总线的宽度。
在一个实施方案中，半导体层含有基本上平行于栅极总线扩展方向的至少两条边，该至少两条边被放置成只在栅电极的凸出处与栅电极和栅极总线交迭。换而言之，该至少两条边在不是栅电极的突出的任何区域中既不与栅电极也不与栅极总线交迭。在可供选择的结构中，该至少两条边中只有一个与该凸出交迭，而另一个既不与栅电极也不与栅极总线交迭。
在一个实施方案中，有源矩阵衬底包含另外的电极，该电极由与组成源电极和漏电极的导电薄膜相同的导电薄膜制成，其中，当从衬底的法线方向观察时，该有源矩阵衬底包含另外的第二区域，其中栅电极通过半导体层与该另外的栅电极交迭；栅电极含有另外的主体，该主体包含组成第二区域和所述另外的第二区域的部分；并且该另外电极的另外凸出的至少一部分位于与漏电极相邻的第三区域的部分和位于所述另外的第二区域之外的所述另外的电极的部分之间。
在一个实施方案中，有源矩阵衬底包含另外的第四区域，其中栅电极与半导体层交迭但不与所述另外的电极交迭，该另外的第四区域形成于与漏电极相邻的第三区域的部分和位于该另外第二区域之外的所述另外的电极的部分之间；组成该另外的第四区域的栅电极的部分包含该另外凸出的至少一部分。
在一个实施方案中，有源矩阵衬底进一步包含连接到源电极的源极总线，其中半导体层与源极总线的至少一部分交迭。
可供选自地，根据本发明的有源矩阵衬底为包含衬底与在该衬底上形成的晶体管的有源矩阵衬底，该晶体管包含栅电极、覆盖栅电极的栅绝缘层、在栅绝缘层上形成的半导体层、在半导体层上形成的源电极和漏电极、与栅电极整体地形成的栅极总线、以及连接到源电极的源极总线，该栅极总线被栅绝缘膜覆盖，并进一步包含在包括栅极总线和源极总线的交叉点的区域内形成的另外的半导体层，该另外的半导体层被插在源极总线和栅绝缘层之间，其中，当从衬底的法线方向观察时，该有源矩阵衬底包含第一区域，其中栅电极通过半导体层与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；第三区域，其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭，该第三区域包含与位于第一区域之外的源电极的部分相邻的部分与/或与位于第二区域之外的漏电极的部分相邻的部分；以及第四区域，其中该另外的半导体层既不与栅极总线交迭也不与源极总线交迭；该栅电极与/或栅极总线含有在垂直于栅极总线延伸方向的方向突出的凸出；并且栅电极的凸出的至少一部分位于第四区域和位于第二区域之外的漏电极的部分之间。
在一个实施方案中，有源矩阵衬底进一步包含第五区域，其中栅电极与/或栅极总线与半导体层和/或另外的半导体层交迭，但是既不与源电极交迭也不与漏电极交迭，该第五区域形成于第四区域和位于第二区域之外的漏电极的部分之间；并且组成第五区域的栅电极和/或栅极总线的部分包含凸出的至少一部分。
根据本发明的显示器件包含任何前述有源矩阵衬底。
在本发明的有源矩阵衬底所包含的晶体管中，栅电极(和/或栅极总线)设有凸出，以确保栅电压可以施加到可能出现残余半导体薄膜的区域的一部分或者整体。在具有其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭的区域的晶体管的生产过程中，即使在对半导体层图形化后遗留残余薄膜，栅电压也可以施加在出现在源电极和漏电极之间的半导体层(包含残余薄膜部分)上，从而控制半导体层中的载流子，由此可以降低漏电流。注意，在提供到栅电极的扫描信号为高电平的时间段，即半导体层处于导电状态的时间段，是非常短的；绝大部分时间内，扫描信号处于低电平(关闭状态)，即半导体层处于非导电状态。残余半导体薄膜可能在这种情况下出现例如，为了减小栅电极和半导体层之间的交迭面积而在半导体层内提供的凹陷或者凹角。因此，对于半导体层含有凹陷或者凹角的情况，本发明提供了特别显著的优点。
在为了防止源极总线和栅极总线之间短路而在源极总线和栅极总线的交叉点形成(覆盖栅绝缘层的)半导体层的结构中，即使出现引起漏电极下的半导体层的部分被连接到前述交点处的半导体层的部分的残余半导体薄膜，栅电极与/或栅极总线内提供的凸出减小由该残余半导体薄膜引起的漏电流。
因此，根据本发明，提供了一种有源矩阵衬底，当使用该有源矩阵衬底构造显示器件时，该衬底可以防止显示质量受到半导体层的图形化精度的显著影响。例如，当使用本发明的有源矩阵衬底构造液晶显示器件时，可以改善象素的充电率或电压保留率(象素电容)。因此，根据本发明，可以抑制由于生产过程的不稳定引起的成品率的降低，或者可以抑制显示面板表面内显示特性的多样化。
通过下面参照附图对本发明的优选实施方案进行详细描述，本发明的其它特征、要素、过程、步骤、特性与优点将变得更明显。
图1A为示意性示出了实例1的TFT衬底中包含的TFT 10A1的结构的平面图；图1B为示意性示出了作为实例1的一个变形的TFT 10A2的结构的平面图；图1C为示意性示出了作为实例1的另一个变形的TFT10A3的结构的平面图；图1D为示意性示出了作为实例1的又一个变形的TFT 10A4的结构的平面图；以及图1E为示意性示出了比较例1的TFT衬底内包含的TFT 10A’的结构的平面图。
图2A、2B、2C与2D为沿图1A的线A-A’、B-B’、C-C’与D-D’截取的示意性截面图。图2E为沿线D-D’截取的示意性截面图，对应于TFT 10A1中存在残余半导体薄膜的情形。
图3为示出了另一个比较例的TFT 10A”的示意性截面图，该图与示出了TFT 10A1的图2B相对应。
图4为示意性示出了第一实施方案的有源矩阵衬底100的结构的平面图。
图5A为示意性示出了实例2的TFT 10B的结构的平面图；图5B为示意性示出了比较例2的TFT 10B’的结构的平面图。
图6A为示意性示出了实例3的TFT 10C的结构的平面图；图6B为示意性示出了比较例3的TFT 10C’的结构的平面图。
图7A为示意性示出了实例4的TFT 10D的结构的平面图；图7B为示意性示出了比较例4的TFT 10D’的结构的平面图。
图8A为示意性示出了实例5的TFT 10E的结构的平面图；图8B为示意性示出了比较例5的TFT 10E’的结构的平面图。
图9A为示意性示出了实例6的TFT 10F的结构的平面图；图9B为示意性示出了比较例6的TFT 10F’的结构的平面图。
图10A为示意性示出了实例7的TFT 10G的结构的平面图；图10B为示意性示出了比较例7的TFT 10G’的结构的平面图。
图11A为示意性示出了实例8的TFT 10H的结构的平面图；图11B为示意性示出了比较例8的TFT 10H’的结构的平面图。
图12A为示意性示出了实例9的TFT 10I的结构的平面图；图12B为示意性示出了比较例9的TFT 10I’的结构的平面图。
图13A为示意性示出了实例10的TFT 10J的结构的平面图；图13B为示意性示出了比较例10的TFT 10J’的结构的平面图。
图14A为示意性示出了实例11的TFT 10K的结构的平面图；图14B为示意性示出了比较例11的TFT 10K’的结构的平面图。
图15A为示意性示出了根据第二实施方案的实例的TFT 10L的结构的平面图；图15B为示意性示出了比较例的TFT 10L’的结构的平面图。
具体实施例方式
下面将参照附图描述根据本发明的实施方案的有源矩阵衬底结构。可以用已知的生产方法生产本发明的有源矩阵衬底，因此省略了对这些方法的描述。在附图中，用相同的参考数字表示基本上起着相同功能的任何组成元件。
(第一实施方案)根据本发明的第一实施方案的有源矩阵衬底包含在衬底(例如玻璃衬底)上形成的晶体管(即TFT)。当从衬底的法线方向观察时，每个晶体管包含第一区域，其中栅电极通过半导体层(为包含沟道区的半导体层)与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；以及第三区域，其中半导体层不与栅电极和源电极交迭也不与漏电极交迭。该第三区域包含，与位于第一区域之外的源电极的部分相邻的部分和/或与位于第二区域之外的漏电极的部分相邻的部分。该栅电极包含主体，该主体包含组成第一区域和第二区域的部分；以及从该主体突出的凸出。栅电极的凸出的至少一部分位于漏电极和与源电极相邻的第三区域的部分之间(例如，如图1A所示例)，或者位于源电极和与漏电极相邻的第三区域的部分之间。
下文中，通过实例以及与比较例的比较，阐述第一实施方案的TFT衬底以及在该衬底上形成的每个TFT的特定结构。首先，参照图1至图3以及图4，将描述实例1的TFT衬底以及在该衬底上形成的每个TFT的结构。
图1A为示意性示出了实例1的TFT衬底中包含的TFT 10A1的结构的平面图；图1B为示意性示出了作为实例1的一个变形的TFT 10A2的结构的平面图；图1C为示意性示出了作为实例1的另一个变形的TFT10A3的结构的平面图；图1D为示意性示出了作为实例1的又一个变形的TFT 10A4的结构的平面图；以及图1E为示意性示出了比较例1的TFT衬底内包含的TFT 10A’的结构的平面图。图2A、2B、2C与2D为沿图1A的线A-A’、B-B’、C-C’与D-D’截取的示意性截面图，对应于实例1的TFT 10A1中存在残余半导体薄膜的情形。图3为示出了另一个比较例的TFT 10A”的示意性截面图，该图与示出了TFT 10A的图2B相对应。图4为示意性示出了第一实施方案的有源矩阵衬底100的结构的平面图。有源矩阵衬底100也可以采用除了实例1的TFT之外的任何TFT。
如图2A至2D所示，实例1的TFT 10A1包含在衬底(例如玻璃衬底)上形成的栅电极2、覆盖栅电极2的栅绝缘层3、在栅绝缘层3上形成的半导体层(i层)4、以及在半导体层4上形成的源电极6s与漏电极6d。TFT 10A1还包含在半导体层4与源电极6s之间形成的源接触层(n+层)5s，以及在半导体层4与漏电极6d之间形成的漏极接触层(n+层)5d。形成保护层7以覆盖这些层。注意，源接触层5s与漏接触层5d可以省略，并且源接触层与漏极接触层可以改为形成于半导体层4内。保护层7也可以省略。
当从衬底1的法线方向观察时，如图1A所示，TFT 10A1包含第一区域R1，其中栅电极2(用点划线描绘)通过半导体层4(用点线描绘)与源电极6s交迭；第二区域R2，其中栅电极2通过半导体层4与漏电极6d交迭；以及第三区域R3，其中半导体层4不与栅电极2和源电极6s交迭也不与漏电极6d交迭。此外，在位于第一区域R1之外的源电极6s的部分和与漏电极6d相邻的第三区域R3的部分之间，或者在位于第二区域R2之外的漏电极6d的部分和与源电极6s相邻的第三区域R3的部分之间，形成第四区域R4，该区域定义为栅电极2与半导体层4交迭但既不与源电极6s交迭也不与漏电极6d交迭的区域。此外，栅电极2包含主体(这种情况下位于栅极总线GB的一部分之内)，该主体包含组成第一区域R1和第二区域R2的部分；以及从主体的凸出2a。组成第四区域R4的栅电极2的部分包含凸出2a的一部分。整体地形成栅电极2与栅极总线GB，并且通常整体地形成源电极6s和源极总线SB。形成栅绝缘层以基本上覆盖包括栅电极2与栅极总线GB在内的衬底的整个表面。尽管栅电极2的主体的宽度被示成等于栅极总线GB的宽度，本实例并不限于此；可供选择地，栅电极2的主体的宽度可以窄于或者宽于栅极总线GB的宽度。此外，栅电极2的主体无需具有固定的宽度。例如，栅电极2的主体可具有如图1D所示的更窄的部分与/或更宽的部分。
此外，TFT 10A1包含第五区域R5，其中栅电极2既不与半导体层4和源电极6s交迭也不与漏电极6d交迭。第五区域R5形成于第三区域R3和位于第一区域R1之外的源电极6s的部分之间，或者形成于第三区域R3和位于第二区域R2之外的漏电极6d的部分之间，使得第五区域R5邻接第四区域R4。组成第五区域R5的栅电极2的部分包含凸出2a的至少一部分。
在本实例中，在半导体层4内制作凹陷4a，并且通过布置栅电极2的凸出2a产生第五区域R5以便与半导体层4内的凹陷4a交迭。凹陷4a的制作方式可以是凹陷4a的宽度短于源电极6s和漏电极6d之间的间隙，并且凹陷4a不出现在源电极6s或漏电极6d下。优选地，凹陷4a的后陷深度(receding depth)等于或者长于栅电极2的边缘与延伸超出栅电极2的所述边缘的半导体层4的部分的边缘之间的距离。
栅电极2的凸出2a并不限于所示的实例，但可以是所示凸出2a的任何部分。此外，凸出2a可如图所示地部分地与半导体层4或者源电极6s(或者源极总线SB)交迭，或者可不含有任何这种交迭的部分。然而，优选地，凸出2a延伸超出限定凹陷4a的半导体层4的引线(leg)的远端边缘，这是为了确保即使半导体层4的凹陷4a中存在残余的半导体薄膜，源电极6s和漏电极6d之间也没有其中半导体层4下方不出现栅电极2的连续区域。
实例1的TFT 10A1与图1E所示的比较例1的TFT 10A’的不同在于栅电极2含有向垂直于栅极总线GB延伸方向的方向突出的凸出2a，而TFT 10A’的栅电极2’制成与栅极总线2的宽度相同。因此，如图2E的截面图所示例的，即使在半导体层4的凹陷4a中存在残余的半导体薄膜，也可利用栅电极2的凸出2a把电压施加到凹陷4a中保留的残余半导体层(即控制该残余半导体层的电势)，从而可以减小通过该残余半导体层的任何漏电流。
形成半导体层4内的凹陷4a的根本原因是为了减小栅电极2(或栅极总线GB)和半导体层4之间的电容。通过减小栅电极2和半导体层4之间的电容，可以降低馈通电压。
现在参照图3描述形成其中半导体层4既不与栅电极2和源电极6s交迭也不与漏电极6d交迭的区域，即第三区域R3的原因。
图3是示出了另一个比较例的TFT 10A”的示意性截面图，该图与示出了实例1的TFT 10A1的图2B相对应。在TFT 10A”中，半导体层4’并没有任何延伸出漏电极6d的部分(对应于图3的栅电极2的左上方凸出)，从而存在这样的区域其中漏电极6d与栅电极2交迭，且在该漏电极和栅电极之间只插入栅绝缘膜3。在该结构中，当在栅电极2上施加低电平的扫描信号时，可能会出现漏电流。因此，为了降低实例1的TFT 10A1中的这种漏电流，半导体层4的宽度大于栅电极2(栅极总线GB)的宽度(除了凹陷4a之外)，使得源电极6s(源极总线SB)并且漏电极6d通过半导体层4与栅电极2(栅极总线GB)交迭。特别地，以这样的方式提供源电极6s和漏电极6d穿过延伸出栅电极2(栅极总线GB)的半导体层4的部分，并且随后只到达栅电极2之上，而不横贯与栅电极2(栅极总线GB)交迭的半导体层4的部分的端部。
接下来，参照图1B图1C描述实例1的变形。图1B中所示的TFT10A2与图1A中所示的TFT 10A1的不同在于，限定凹陷4a的半导体层的引线突出地比栅电极2的凸出2a的远端部更远。采用这个结构，如TFT 10A1的情形一样，也可以把栅电压施加到源电极6s和漏电极6d之间出现的任何半导体层(包含残余薄膜部分第三区域R3)，使得在该区域内半导体层4内的载流子也被控制。因此可以降低漏电流。
然而，为了有效地减小与源电极6s邻接的第三区域R3的部分内的以及与漏电极6d邻接的第三区域R3的部分内的漏电流，优选地，凸出2a延伸出限定凹陷4a的半导体层4的两个引线的至少一个的远边缘，从而确保即使半导体层4的凹陷4a中存在残余的半导体薄膜，源电极6s和漏电极6d之间也没有其中半导体层4下没有栅电极2的连续区域。
在TFT 10A1与10A2中，第四区域R4(即，其中栅电极2与半导体层4交迭，但是既不与源电极6s交迭也不与漏电极6d交迭的区域)形成于漏电极6d和与源电极6s邻接的第三区域R3的部分之间，或者形成于源电极6s和与漏电极6d邻接的第三区域R3的部分之间，使得栅电极2的凸出2a的至少一部分位于第四区域R4内。可供选择地，如图1C中示出的TFT 10A3所示例的，凸出2a可以位于这样的位置凸出2a不包含任何第四区域R4。
图1C中所示的半导体层4的图形示出了图形化过程中没有遗留残余的半导体层薄膜的情形。另一方面，如果在半导体层4的凹陷4a中存在任何残余薄膜，这就意味着形成了第四区域R4(其中栅电极2与半导体层4交迭，但是既不与源电极6s交迭也不与漏电极6d交迭)，从而获得前述的效果。
当采用图1C中所示的图形设计实际生产具有多个TFT的有源矩阵衬底时，由于生产过程中的不稳定，生产出的有源矩阵衬底可能偶尔同时包含具有图1C所示的图形的TFT，以及其中形成与半导体层残余薄膜相关的前述第四区域R4的TFT。如果可以绝对地确定最终的有源矩阵衬底只含有按如图1C所示精确图形化的TFT，那么不需要凸出2a。然而，只要有残余薄膜的可能性大于零，优选地提供凸出2a以提高有源矩阵衬底的生产成品率。
注意，其中半导体层4既不与栅电极2和源电极6s交迭也不与漏电极6d交迭的第三区域R3(特别是与源电极6s相邻的部分和/或与漏电极6d相邻的部分)为第一实施方案(即实例1与任何后续实例)中的所有TFT的共同特征。另一方面，半导体层4和栅电极2交迭的面积理想上应该小，这就是在实例1的TFT中沿半导体层4的边缘形成凹陷4a的原因。然而，如后续的实例所示，凹陷可以以角的形式提供，或者可以完全省略，这取决于电极的定位。
实例1的TFT 10A1至10A3适合用作例如图4所示的液晶显示器件的有源矩阵衬底100中的TFT。有源矩阵衬底100包含衬底、在该衬底上形成的TFT 10、源极总线SB、栅极总线GB和象素电极22。如果需要，也可以提供CS总线(即存储电容器线)CS。每个TFT和相应的源极总线SB及栅极总线GB的互连与前述相同。每个象素电极22连接到相应TFT 10的漏电极。然而，该漏电极不必直接连接到象素电极22。对于每个象素使用两个或更多个TFT的情形，漏电极可以连接到电容，该电容被连接到其它TFT的栅极。
可以理解，第一实施方案的TFT不仅可以用于液晶显示器件，还可以用于诸如有机EL显示器件的任何其它显示器件。例如，显示器件可以这样构造在象素电极22上提供显示媒质层(液晶层或有机EL层等)，并进一步提供向显示媒质层供应电压或电流的反电极(counterelectrode)。
下面将连同比较例一起描述第一实施方案的其它实例。尽管下面的每个实例针对包含第四区域R4的结构(如实例1的图1A或1B所示)，然而每个结构也可以采用不包含第四区域R4的类型(图1C所示例)，正如实例1中的情形一样。
图5A为示意性示出了实例2的TFT 10B的结构的平面图；图5B为示意性示出了比较例2的TFT 10B’的结构的平面图。
在实例2的TFT 10B中，在弯曲的漏电极6d下的半导体层4内形成凹陷4a。栅电极2设有凸出2a以降低在凹陷4a中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。此外，凸出2a可以如图所示地部分地与半导体层4或源电极6s(或源极总线SB)交迭，或者也可以没有任何这样的交迭部分。然而，优选地，凸出2a延伸出第一凹陷4a的半导体层4的引线的远边缘，从而确保即使半导体层4的凹陷4a中存在残余的半导体薄膜，源电极6s和漏电极6d之间也没有其中半导体层4下没有栅电极2的连续区域。
图6A为示意性示出了实例3的TFT 10C的结构的平面图；图6B为示意性示出了比较例3的TFT 10C’的结构的平面图。
在实例3的TFT 10C中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图6A中的右上角)，其目的是防止在源电极6s和漏电极6d之间连续地形成栅电极2无法控制的任何区域，并降低与栅电极2的交迭面积。栅电极2设有凸出2a以降低在该凹角中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。此外，凸出2a可以如图所示地部分地与半导体层4交迭，或者不含有任何这样的交迭部分。
图7A为示意性示出了实例4的TFT 10D的结构的平面图；图7B为示意性示出了比较例4的TFT 10D’的结构的平面图。
在实例4的TFT 10D中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图7A中的左上角)，其目的是防止在源电极6s和漏电极6d之间连续地形成栅电极2无法控制的任何区域，并降低与栅电极2的交迭面积。栅电极2设有凸出2a以降低在该凹角中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。此外，凸出2a可以如图所示地部分地与半导体层4交迭，或者不含有任何这样的交迭部分。
图8A为示意性示出了实例5的TFT 10E的结构的平面图；图8B为示意性示出了比较例5的TFT 10E’的结构的平面图。
在实例5的TFT 10E中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图8A中的左上角)，其目的是防止在源电极6s和漏电极6d之间连续地形成栅电极2无法控制的任何区域，并降低与栅电极2的交迭面积。栅电极2设有凸出2a以降低在该凹角中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。
图9A为示意性示出了实例6的TFT 10F的结构的平面图；图9B为示意性示出了比较例6的TFT 10F’的结构的平面图。
在实例6的TFT 10F中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图9A中的左上角)，其目的是防止在源电极6s和漏电极6d之间连续地形成栅电极2无法控制的任何区域，并降低与栅电极2的交迭面积。栅电极2设有凸出2a以降低在凹角中遗留残余薄膜的情况下的漏电流。
此外，TFT 10F包含另外的电极13(与任何其它区域绝缘)，该电极13是由与组成源电极6s和漏电极6d的导电薄膜相同的导电薄膜制成的。TFT 10F还包含从栅极总线GB分支出来的电极12，并且电极12是以与栅电极2类似的方式、相应于电极13和漏电极6d提供的。提供电极12和13的目的是确保TFT导通时栅电极2和漏电极6d之间的电容不受未对准的影响。为了降低从栅极总线GB分支出来的电极12与半导体层4之间的电容，在半导体层4内制作一个凹角(图9A中的右上角)。
如果在电极13和漏电极6d之间出现经由残余半导体薄膜的漏电流(这些电极应该是相互绝缘的)，TFT导通时在电极13和漏电极6d之间增加了额外的电容，可能导致象素充电率的降低。此外，由于这个电容成份，扫描信号从高电平转变为低电平时出现的馈通电压增加，因此恶化了图像显示质量。在TFT 10F中，电极12设有凸出12a以降低存在残余薄膜时电极13和漏电极6d之间的漏电流。凸出12a使得有可能抑制象素充电率的减小和馈通电压的增大。
栅电极2的凸出2a和电极12的凸出12a不限于图9A中所示的那些，而是可以为所示的凸出2a和12a的任何部分。然而，优选地，凸出2a和凸出12a具有相同的尺寸和形状。尽管电极12被示成和栅电极12具有相同的尺寸和形状，电极12可以具有与栅电极2不同的尺寸和形状。
上述实例阐述了这样的情形，其中凸出12a的放置方式为凸出12a的至少一部分与半导体层4既不与源电极6s交迭也不与漏电极6d交迭的区域交迭。可供选择地，凸出12a的可以这样放置在对半导体层4图形化后遗留残余薄膜的情况下，凸出12a只覆盖该残余薄膜。已经在实例1中结合栅电极2的凸出2a描述了相同的原理。
图10A为示意性示出了实例7的TFT 10G的结构的平面图；图10B为示意性示出了比较例7的TFT 10G’的结构的平面图。
实例7的TFT 10G包含栅电极2，该电极2的主体位于栅极总线GB的一部分内。尽管栅电极2的主体的宽度被示成等于栅极总线GB的宽度，本实例不限于此；可选择地，栅电极2的主体的宽度可以窄于或者宽于栅极总线GB的宽度。此外，栅电极2的主体无需具有固定的宽度。例如，栅电极2的主体可具有更窄的部分与/或更宽的部分。
由于这里所示的TFT的半导体层4没有任何凹陷，如果采用比较例7的TFT 10G’的结构，则会在源极总线SB和漏电极6d之间出现通过半导体层的漏电流。另一方面，通过形成如实例7的TFT 10G中那样的凸出2a，可以改善象素充电率或电压保留率。栅电极2的凸出2a可以如图所示地部分与源电极6s交迭，或者也可以没有这样的交迭部分。
半导体层4具有基本上平行于栅极总线GB延伸方向的两个条边，这两条边被放置成只在栅电极2具有凸出2a的位置与栅电极2和栅极总线GB交迭。尽管基本上为矩形的半导体层4具有基本上平行于栅极总线GB延伸方向的两条边(这两条边定义了半导体层4的宽度)，半导体层4的形状不限于此。半导体层4可以具有不固定的宽度，并且可以具有三个或者更多个基本上平行于栅极总线GB延伸方向的边，只要这些边被放置成只在栅电极2具有凸出2a的位置与栅电极2和栅极总线GB交迭。
通过采用这样的结构，可以防止漏电流而不必在半导体层4内提供凹陷或者凹角。上述结构优选地应用于图10A所示的情形在源极总线SB和漏电极6d之间没有太多的空隙，因为在这样情形下难以在半导体层4内提供凹陷或者凹角。换而言之，为了能够在半导体层4内形成凹陷或者凹角以防止漏电流，源极总线SB和漏电极6d之间必须有富裕的空隙，这可能会引起TFT部分的延长并可能恶化开口率。
图11A为示意性示出了实例8的TFT 10H的结构的平面图；图11B为示意性示出了比较例8的TFT 10H’的结构的平面图。
在实例8的TFT 10H中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图11A的左上角)。栅电极2设有凸出2a以降低在凹角内遗留残余薄膜时的漏电流。栅电极2的凸出2a不限于所示的实例，而可以为所示的凸出2a的任何部分。此外，凸出2a不限于如图所示的未与源极总线SB交迭，而是可以部分与源极总线SB交迭。此外，本实例不限于如图所示的未在源极总线SB下形成半导体层4的情形，而是也可以在源极总线SB下出现半导体层4。在源极总线SB下也出现半导体层4的情况中，半导体层4可以部分或者完全与源极总线SB重叠。
图12A为示意性示出了实例9的TFT 10I的结构的平面图；图12B为示意性示出了比较例9的TFT 10I’的结构的平面图。
在实例9的TFT 10I中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4具有凹角(图12A的左上角)。栅电极2设有凸出2a以降低在凹角内遗留残余薄膜时的漏电流。栅电极2的凸出2a不限于所示的实例，而可以为所示的凸出2a的任何部分。此外，凸出2a不限于如图所示的未与源极总线SB交迭，而可以部分地与源极总线SB交迭。此外，本实例不限于如图所示的未在源极总线SB下形成半导体层4的情形，而是也可以在源极总线SB下出现半导体层4。在源极总线SB下也出现半导体层4的情况中，半导体层4可以部分或者完全与源极总线SB重叠。
图13A为示意性示出了实例10的TFT 10J的结构的平面图；图13B为示意性示出了比较例10的TFT 10J’的结构的平面图。
实例10的TFT 10J包含栅电极2，该栅电极2的主体位于栅极总线GB的一部分内。尽管栅电极2的主体的宽度被示成等于栅极总线GB的宽度，本实例不限于此；可选择地，栅电极2的主体的宽度可以窄于或者宽于栅极总线GB的宽度。此外，栅电极2的主体无需具有固定的宽度。例如，栅电极2的主体可具有更窄的部分与/或更宽的部分。
由于这里所示的TFT的半导体层4没有任何凹陷，如果采用比较例10的TFT 10J’的结构，则会在源极总线SB和漏电极6d之间出现通过半导体层的漏电流。另一方面，通过形成如实例10的TFT 10J中的凸出2a，可以改善象素充电率或电压保留率。栅电极2的凸出2a可以如图所示地部分与源电极6s交迭，或者没有这样的交迭部分。
半导体层4具有基本上平行于栅极总线GB延伸方向的两条边，这两条边被放置成只在栅电极2具有凸出2a的位置与栅电极2和栅极总线GB交迭。尽管基本上为矩形的半导体层4具有基本上平行于栅极总线GB延伸方向的两条边(这两条边定义半导体层4的宽度)，半导体层4的形状不限于此。半导体层4可以具有不固定的宽度，并且可以具有三条或者更多条基本上平行于栅极总线GB延伸方向的边，只要这些边被放置成只在栅电极2具有凸出2a的位置与栅电极2和栅极总线GB交迭。
在如图10A所示结构的情形中采用这个结构，可以获得的优点是无需在半导体层4内提供凹陷或者凹角就可以防止漏电流。
图14A为示意性示出了实例11的TFT 10K的结构的平面图；图14B为示意性示出了比较例11的TFT 10K’的结构的平面图。
在实例11的TFT 10K中，栅电极2形成为从栅极总线GB延伸的分支。半导体层4含有凹角(图14A中的右上角)，其目的是防止在源电极6s和漏电极6d之间连续地形成栅电极2无法控制的任何区域，并减小与栅电极2的交迭面积。栅电极2设有凸出2a以降低在凹角中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。此外，凸出2a不限于如图所示的未与半导体层4或漏极6d交迭，而是也可以部分地与半导体层4或漏极6d交迭。
(第二实施方案)为了防止源极总线和栅极总线之间短路，在一些情况下可以在源极总线和栅极总线的之间交叉点形成半导体层(位于栅绝缘层上)。在该结构中，如果存在这样的残余半导体薄膜，该薄膜引起漏电极下的半导体层的部分被连接到前述交叉点处的半导体层的部分，则出现漏电流。在本实施方案中，栅电极与/或栅极总线中设有凸出，以减小由该残余半导体薄膜引起的漏电流。
图15A为示意性示出了根据第二实施方案的实例的TFT 10L的结构的平面图；图15B为示意性示出了比较例的TFT 10L’的结构的平面图。
TFT 10L包含栅电极2，该栅电极2的主体位于栅极总线GB的一部分内。尽管栅电极2的主体的宽度被示成等于栅极总线GB的宽度，本实例不限于此；可供选择地，栅电极2的主体的宽度可以窄于或者宽于栅极总线GB的宽度。此外，栅电极2的主体无需具有固定的宽度。例如，栅电极2的主体可能具有更窄的部分与/或更宽的部分。此外，为了防止源极总线SB和栅极总线GB之间的短路，在源极总线SB和栅极总线GB之间的交叉点提供半导体层14a，从而覆盖栅绝缘层(未示出)。
栅电极2设有凸出2a以减小在半导体层4和半导体层14a之间的空隙中遗留残余薄膜的情况下的漏电流。栅电极2的凸出2a并不限于所示的实例，而是可以为所示的凸出2a的任何部分。此外，凸出2a不限于如图所示的未与源极总线SB交迭，而是可以部分地与源极总线SB交迭。尽管图15A所示的位于栅极总线GB和源极总线SB之间交叉点的半导体层4的宽度大于源极总线SB的宽度，本实施方案不限于此；相反地，前述半导体层4的宽度可以小于源极总线SB的宽度。
同样，第二实施方案的TFT不仅可以用于液晶显示器件，还可以用于诸如有机EL显示器件的任何其它显示器件。可以理解，第一实施方案和第二实施方案都是有效的，无论是单独使用其中的一种或者相互组合地使用。
根据本发明，提供了一种有源矩阵衬底，其中存在残余半导体薄膜时的漏电流减小。将本发明的有源矩阵衬底用于液晶显示器件、有机EL显示器件等，可以获得能够显示高质量图像的有源矩阵型显示器件。
尽管已经结合优选实施方案描述了本发明，本领域的技术人员可以理解，所公开的发明可以以许多种方式修改，并可以采取除了上面所特别地描述的实施方案以外的许多实施方案。因此，所附权利要求的目的在于包括落入本发明真正的精神和范围内的对本发明的所有修改。
权利要求
1.一种有源矩阵衬底，包含衬底与在该衬底上形成的晶体管，所述晶体管包含栅电极、覆盖栅电极的栅绝缘层、在栅绝缘层上形成的半导体层、以及在半导体层上形成的源电极和漏电极，其中，当从衬底的法线方向观察时，该有源矩阵衬底包含第一区域，其中栅电极通过半导体层与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；第三区域，其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭，该第三区域包含与位于第一区域之外的源电极的部分相邻的部分和/或与位于第二区域之外的漏电极的部分相邻的部分；该栅电极包含主体，其包含组成第一区域和第二区域的部分；以及从该主体突出的凸出；并且该栅电极的凸出的至少一部分位于漏电极和与源电极相邻的第三区域的部分之间，或者位于源电极和与漏电极相邻的第三区域的部分之间。
2.根据权利要求1的有源矩阵衬底，其中，该有源矩阵衬底进一步包含第四区域，其中栅电极与半导体层交迭但是既不与源电极也不与漏电极交迭，该第四区域形成于漏电极和与源电极相邻的第三区域的部分之间，或者形成于源电极和与漏电极相邻的第三区域的部分之间；并且组成该第四区域的栅电极的部分包含该凸出的至少一部分。
3.根据权利要求1的有源矩阵衬底，其中该有源矩阵衬底进一步包含第五区域，其中栅电极既不与半导体层和源电极交迭也不与漏电极交迭，该第五区域形成于漏电极和与源电极相邻的第三区域的部分之间，或者形成于源电极和与漏电极相邻的第三区域的部分之间。
4.根据权利要求1的有源矩阵衬底，其中组成第五区域的栅电极的部分包含该凸出的至少一部分。
5.根据权利要求1的有源矩阵衬底，其中该半导体层具有凹陷或者凹角，并且栅电极的凸出与该半导体层的凹陷或者凹角交迭。
6.根据权利要求1的有源矩阵衬底，进一步包含形成在该衬底上的栅极总线，其中栅电极的主体形成为从该栅极总线延伸的分支。
7.根据权利要求1的有源矩阵衬底，进一步包含形成在该衬底上的栅极总线，其中栅电极的主体位于该栅极总线的一部分内。
8.根据权利要求7的有源矩阵衬底，其中该半导体层具有基本上平行于栅极总线延伸方向的至少两条边，该至少两条边被放置成只在栅电极的凸出处与栅电极和栅极总线交迭。
9.根据权利要求1的有源矩阵衬底，包含另外的电极，该电极由与组成源电极和漏电极的导电薄膜相同的导电薄膜制成，其中，当从该衬底的法线方向观察时，该有源矩阵衬底包含另外的第二区域，其中栅电极通过半导体层与该另外的电极交迭；该栅电极具有另外的主体，该另外的主体包含组成第二区域和所述另外的第二区域的部分；并且该另外的电极的另外的凸出的至少一部分位于与漏电极相邻的第三区域的部分和位于所述另外的第二区域之外的所述另外的电极的部分之间。
10.根据权利要求9的有源矩阵衬底，其中，该有源矩阵衬底包含另外的第四区域，其中栅电极与半导体层交迭但不与该另外的电极交迭，该另外的第四区域形成于与漏电极相邻的第三区域的部分和与位于该另外的第二区域之外的另外的电极的部分之间；并且组成该另外的第四区域的栅电极的部分包含该另外凸出的至少一部分。
11.根据权利要求1的有源矩阵衬底，进一步包含连接到源电极的源极总线，其中半导体层与源极总线的至少一部分交迭。
12.一种包含衬底和形成在该衬底上的晶体管的有源矩阵衬底，该晶体管包含栅电极、覆盖栅电极的栅绝缘层、在栅绝缘层上形成的半导体层、在半导体层上形成的源电极和漏电极、与栅电极整体地形成的栅极总线、以及连接到源电极的源极总线，该栅极总线被栅绝缘膜覆盖，还包含在包括栅极总线和源极总线的交叉点的区域内形成的另外的半导体层，该另外的半导体层被插在源极总线和栅绝缘层之间，其中，当从衬底的法线方向观察时，该有源矩阵衬底包含第一区域，其中栅电极通过半导体层与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；第三区域，其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭，该第三区域包含与位于第一区域之外的源电极的部分相邻的部分和/或与位于第二区域之外的漏电极的部分相邻的部分；以及第四区域，其中该另外的半导体层既不与栅极总线交迭也不与源极总线交迭；该栅电极和/或栅极总线具有在垂直于栅极总线延伸方向的方向上突出的凸出；并且该栅电极的凸出的至少一部分位于第四区域和位于第二区域之外的漏电极的部分之间。
13.根据权利要求12的有源矩阵衬底，其中该有源矩阵衬底进一步包含第五区域，其中栅电极和/或栅极总线与所述半导体层和/或所述另外的半导体层交迭，但是既不与源电极也不与漏电极交迭，该第五区域形成于第四区域和位于第二区域之外的漏电极的部分之间；并且组成该第五区域的栅电极和/或栅极总线的部分包含该凸出的至少一部分。
14.包含根据任一权利要求1至13中任一项的有源矩阵衬底的显示器件。
全文摘要
本发明的有源矩阵衬底包含TFT和衬底。当从该衬底的法线方向观察时，在衬底上形成的TFT包含第一区域，其中栅电极通过半导体层与源电极交迭；第二区域，其中栅电极通过半导体层与漏电极交迭；以及第三区域，其中半导体层既不与栅电极和源电极交迭也不与漏电极交迭。该第三区域包含与位于第一区域之外的源电极的部分相邻的部分和/或与位于第二区域之外的漏电极相邻的部分。该栅电极包含主体，其包含组成第一区域和第二区域的部分；以及从该主体突出的凸出。该栅电极的凸出的至少一部分位于漏电极和与源电极相邻的第三区域的部分之间，或者位于源电极和与漏电极相邻的第三区域的部分之间。
文档编号G02F1/13GK1691357SQ200510067060
公开日2005年11月2日 申请日期2005年4月27日 优先权日2004年4月27日
发明者伊藤了基, 桥本祐子, 缘田宪史, 武内正典 申请人:夏普株式会社