源极驱动器、光电装置、电子设备及驱动方法

专利名称：源极驱动器、光电装置、电子设备及驱动方法
技术领域：
本发明涉及一种源极驱动器、利用该源极驱动器的光电装置、电子设备以及驱动方法。
背景技术：
众所周知，在现有技术中，作为用于便携式电话机等电子设备的液晶面板(光电装置)，具有简单矩阵方式的液晶面板和采用薄膜晶体管(Thin Film Transistor以下简称为TFT)等开关元件的有源矩阵方式的液晶面板。
简单矩阵方式与有源矩阵方式相比，具有容易实现低功耗化的优点，但是，也存在难以实现多色彩化和运动图像显示的缺点。另一方面，有源矩阵方式具有适于多色彩化和运动图像显示的优点，但是，又存在难以实现低功耗化的缺点。
而且，近年来，在便携式电话机等的便携式电子设备中，为了提供高品质的图像，迫切需要实现多色彩化和运动图像显示。因此，开始采用有源矩阵方式的液晶面板来替代至今为止所使用的简单单矩阵方式的液晶面板。
在驱动这样的有源矩阵方式的液晶面板时，在驱动液晶面板的源极线的源极驱动器中，设置有作为输出缓冲器发挥作用的阻抗变换电路。作为该阻抗变换电路，采用了作为电压跟随器连接的运算放大器(电压跟随器电路)。这样，虽然获得了高驱动能力，但是，另一方面也会因为运算放大器的工作电流而导致功耗增大。在驱动这样的液晶面板时，如日本特开平11-184434号公报所公开的内容，只使液晶面板的可以显示区域的局部处于显示状态，同时，使其他部分处于非显示状态，从而可以降低功耗。
在进行将有源矩阵方式的液晶面板的可显示区域的一部分设置为处于显示状态的显示区域、其他部分设置为处于非显示状态的非显示区域的局部显示时，通过源极线和栅极线区分显示区域和非显示区域，其中，上述有源矩阵型液晶面板包括多条源极线和多条栅极线。而且，驱动源极线的源极驱动器或扫描栅极线的栅极驱动器将各自区域设置为显示状态或非显示状态。
源极驱动器进行通过源极线区分的局部显示时，摄取用于可使显示区域显示的显示数据，而且，还摄取用于使非显示区域处于非显示状态的中断显示数据。然后，源极驱动器根据显示数据驱动显示区域的源极线，根据中断显示数据驱动非显示区域的源极线。这样，可以向连接至所选择的栅极线的像素电极施加源极线的电压，从而可以设置显示状态和非显示状态。
但是，在进行通过栅极线区分的局部显示时，栅极驱动器例如在向显示区域的栅极线输出选择电压、向非显示区域的栅极线只输出一次选择电压之后，在下一帧以后，需要控制不输出该选择电压。而且，与通过栅极线区分的显示区域或非显示区域无关，源极驱动器每次驱动一条扫描线的源极线。因此，源极驱动器可以说是通过栅极线区分的，也驱动非显示区域的源极线，浪费电力。
而且，在用于驱动源极线的阻抗变换电路的运算放大器中，在使其输出反馈的总线上插入防止振荡用的电容器以防止振荡。
但是，如果在运算放大器中设置防止振荡用的电容器，则难以缩小电路规模。尤其是作为输出缓冲器适用于源极驱动器时，例如对应720条的每条源极线都设置运算放大器，则导致芯片面积增大、成本增加。
而且，运算放大器包括例如差动放大器和输出电路。而且，和差动放大器的反应速度(应答速度)相比，存在输出电路的反应速度非常快的情况。在这种情况下，如果负载容量增加，则输出电路的反应速度减慢。其结果是，差动放大器的反应速度和输出电路的反应速度接近，容易发生振荡。这就意味着，如果液晶面板的尺寸扩大，则运算放大器的输出负载也会增大，所以，相对于振荡的余量(裕度)就会变小。
而且，根据输出负载，需要改变防止振荡用的电容器的电容值，如果在电路内形成电容器，为了进行电容器的微调还重新需要开关元件等，而且，电容器的特性本身也会恶化。
如上所述，如果考虑低成本化和液晶面板的尺寸的扩大化，优选方式是采用如下电压跟随器电路在其输出未连接负载时的相位裕度小于在该输出连接负载时的相位裕度。这样，就可以不需要防止振荡用的电容器，而且，液晶面板的尺寸扩大后，输出的负载越大相位裕度越大，可以抑制振荡。

发明内容
鉴于上述技术缺陷，本发明的目的在于提供一种可由于局部显示实现低功耗化和随着芯片面积缩小实现低成本化的源极驱动器、光电装置、电子设备以及驱动方法。
为解决上述技术问题，本发明涉及一种源极驱动器，用于驱动光电装置的源极线，包括阻抗变换电路，根据与显示数据对应的灰阶电压驱动所述源极线；第一开关电路，在一端上提供非显示电压，另一端连接至所述阻抗变换电路的输出；节能数据保持电路，对应每个所述阻抗变换电路设置，或者对应每构成一个像素的多个点数的阻抗变换电路设置，并保持节能数据；以及第一屏蔽电路，根据以一水平扫描期间为单位变化的第一屏蔽控制信号屏蔽所述节能数据；其中，在根据所述第一屏蔽电路的输出进行节能控制时，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，将所述第一开关电路设置为导通状态(接通状态)；在根据所述第一屏蔽电路的输出不进行节能控制时，所述阻抗变换电路根据所述灰阶电压驱动其输出，而且，将所述第一开关电路设置为非导通状态。
根据本发明，可以对应每个输出或者每构成一个像素的多个点数的输出详细指定使阻抗变换动作停止的阻抗变换电路。因此，可详细地指定阻抗变换电路的节能控制。而且，还可以对栅极驱动器进行控制，以达到没有不必要的控制，在扫描不需要驱动的区域时不驱动源极线。
而且，与根据第一屏蔽控制信号保持于节能数据保持电路中的节能数据无关，对阻抗变换电路及第一开关电路，可不进行节能控制，或者可根据节能数据开启(ON)或关闭(OFF)节能控制。因此，通过极其详细的局部显示控制，可有效地降低无谓的电流消耗。
并且，根据本发明的源极驱动器，上述阻抗变换电路也可以是其输出上未连接负载时的相位裕度小于该输出上连接有负载时的相位裕度。
通常，在评价源极驱动器的电气特性或性能时，只在测试对象的局部的阻抗变换电路上加测试用负载，非测试对象的阻抗变换电路的输出为未连接状态。因此，在采用本发明所涉及的阻抗变换电路时，非测试对象的阻抗变换电路容易振荡，不能非常准确地评价电气特性，但是可以不需要防止振荡用的电容器。
因此，通过对应每个阻抗变换电路、或者对应每构成一个像素的多个点数的阻抗变换电路设置节能数据保持电路，可以只将评价对象的阻抗变换电路设置为使能状态，而不受由非测试对象的阻抗变换电路的振荡带来的影响。其结果是，可提供一种包括不需要防止振荡用的电容器、且可进行高准确度评价的阻抗变换电路的源极驱动器。即，可以提供一种不仅随着芯片面积的缩小化而实现低成本化、且可实现测试成本降低的源极驱动器。
并且，在本发明所涉及的源极驱动器中，还包括第二屏蔽电路，该第二屏蔽电路根据以一水平扫描期间为单位变化的第二屏蔽控制信号屏蔽上述节能数据，上述第一屏蔽电路根据上述第一屏蔽控制信号可以屏蔽上述第二屏蔽电路的输出。
根据本发明，根据第二屏蔽控制信号，在扫描由源极线划分的非显示区域时，可停止源极线的驱动，所以，可实现进一步的低功耗化。
并且，根据本发明所涉及的源极驱动器，还包括用于将上述阻抗变换电路的输入及输出进行旁路的第二开关电路，其中，在一水平扫描期间内变化的驱动期间指定信号所指定的一水平扫描期间内的第一期间中，根据上述第一屏蔽电路的输出，使上述第二开关电路处于非导通状态，而且，上述阻抗变换电路根据上述灰阶电压驱动其输出；在上述第一期间之后的第二期间中，使上述第二开关电路处于导通状态，而且，停止或限制上述阻抗变换电路的工作电流，将其输出设置为高阻抗状态。
根据本发明，可将在消耗电流中占大部分的阻抗变换电路的工作电流抑制在最小限度。
并且，在本发明所涉及的源极驱动器中，包括用于存储上述显示数据的显示数据存储器；其中，从上述显示数据存储器读出的上述显示数据的规定的位也可以作为上述节能数据存储数据于上述节能数据保持电路中。
根据本发明，因为可用与显示数据同样的路径将节能数据设置在源极驱动器中，所以可将用于设置节能数据的外加电路抑制在最小限度。
并且，在本发明所涉及的源极驱动器中，上述阻抗变换电路包括电压跟随器电路，将所述灰阶电压作为输入信号进行供给；以及电阻电路，与所述电压跟随器电路的输出串联连接；其中，所述电压跟随器电路包括差动部，将上述输入信号及上述电压跟随器电路的输出信号的差分放大；以及输出部，根据上述差动部的输出，输出上述电压跟随器电路的输出信号；其中，通过上述电阻电路可以驱动上述源极线。
在本发明中，为了将无限大的输入阻抗变换为小阻抗，在通常使用的电压跟随器电路的输出上设置电阻电路，通过该电阻电路驱动源极线。由此，可用电阻电路的电阻值和源极线的负载电容调整输出部的通过速率(应答速度)。因此，可以不需要为防止振荡而在阻抗变换电路上设置的相位补偿用电容器，其中，该振荡是由差动部的输出的通过速率和将其输出反馈给该差动部的输出部的输出的通过速率的关系所决定的振荡。
并且，在本发明的源极驱动器中，上述差动部的输出的通过速率(through rate)也可以与上述输出部的输出的通过速率相同，或者大于上述输出部的输出的通过速率。
在本发明中，在未连接负载时，阻抗变换电路的相位裕度减小，在连接负载时，输出部的输出的通过速率减小、而阻抗变换电路的相位裕度变大。因此，由于在未连接负载时考虑到相位裕度，从而可有效防止连接负载时的振荡。
另外，本发明还涉及一种光电装置，其包括多条源极线；多条栅极线；多个开关元件，各开关元件连接至上述多条栅极线中的一条以及多条源极线中的一条；栅极驱动器，扫描上述多条栅极线；以及上述任一项所述的源极驱动器，驱动上述多条源极线。
根据本发明，可提供一种由于局部显示而可实现低功耗化和低成本化的光电装置。
本发明还涉及一种包括上述光电装置的电子设备。
根据本发明，可提供一种包括光电装置的电子设备，该光电装置由于局部显示而可实现低功耗化和低成本化。
另外，本发明还涉及一种用于驱动光电装置的源极线的驱动方法，对应根据与显示数据对应的灰阶电压驱动所述源极线的每个阻抗变换电路或者每构成一个像素的多个点数的阻抗变换电路设置节能数据，根据基于以一水平扫描期间为单位变化的第一屏蔽控制信号屏蔽所述节能数据的结果，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，在所述阻抗电路的输出上供给非显示电压，或者所述阻抗变换电路根据所述灰阶电压驱动其输出。
并且，在本发明所涉及的驱动方法中，根据所述第一屏蔽控制信号，屏蔽根据以一水平扫描期间为单位变化的第二屏蔽控制信号屏蔽所述节能数据的结果；根据基于所述第一屏蔽控制信号的屏蔽结果，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，在所述阻抗变换电路的输出上供给非显示电压，或者所述阻抗变换电路根据所述灰阶电压驱动其输出。


图1是表示适用本实施例的源极驱动器的光电装置的基本构成框图。
图2是本实施例的源极驱动器的构成例的框图。
图3是本实施例的栅极驱动器的构成例的框图。
图4是本实施例的源极驱动器的要部构成图。
图5是图4的源极驱动器的具体构成图。
图6是本实施例的PS数据的说明图。
图7是图4的驱动输出电路的构成例的电路图。
图8(A)～图8(D)是图7的各种信号的说明图。
图9是表示旁路开关的开关控制和阻抗变换电路的动作停止控制的时序的一例示意图。
图10是表示本实施例的局部显示的说明图。
图11是表示图7的驱动输出电路的动作时序的一个示例图。
图12是本实施例的局部显示效果的说明图。
图13(A)～图13(D)是本实施例的局部显示的其他例子的说明图。
图14是实现本实施例的PS数据设置方法的电路构成示例框图。
图15是图14的动作示例的流程图。
图16是用于说明图15的动作的流程图。
图17是用于说明图15的动作的流程图。
图18是本实施例的阻抗变换电路的构成例的框图。
图19是图18的差动部及输出部的输出的通过速率和振荡之间的关系的说明图。
图20是表示振荡裕度对于负载电容的变化的例子的说明图。
图21是表示振荡裕度对于负载电容的变化的其他例子的说明图。
图22(A)～图22(C)是表示电阻电路的构成例的图。
图23是表示图18的电压跟随器电路的构成例的图。
图24是图23所示的电压跟随器电路的动作说明图。
图25是第一电流控制电路的构成例的电路图。
图26是第二电流控制电路的构成例的电路图。
图27示出关于p型差动放大电路及第一辅助电路的节点电压变化的模拟结果图。
图28示出关于n型差动放大电路及第二辅助电路的节点电压变化的模拟结果图。
图29示出关于输出节点的电压变化的模拟结果图。
图30示出关于运算放大器的未连接负载时的相位裕度的变化及增益变化的模拟结果示意图。
图31示出关于运算放大器的连接负载时的相位裕度变化和增益变化的模拟结果示意图。
图32是图18的电压跟随器电路的其他构成例示意图。
图33是减少第四电流源的动作时的电流值的构成例示意图。
图34是本实施例的电子设备的构成例的框图。
具体实施例方式
下面，使用附图对本发明的实施例进行详细说明。而且，以下说明的实施例并不用于限定权利要求所记载的本发明的内容。并且，以下说明的构成的全部未必都是本发明所必须的构成必要条件。
1.光电装置图1示出本实施例的包括适用源极驱动器的光电装置的显示装置的框图例子。在图1中，作为光电装置采用液晶面板。在图1中，将包括该液晶面板的显示装置称作液晶装置。
液晶装置(广义上为显示装置)510包括液晶面板(广义上为光电装置)512、源极驱动器(源极线驱动电路)520、栅极驱动器(栅极线驱动电路)530、控制器540以及电源电路542。而且，液晶装置510不必包括这些所有的电路模块，也可以省略其一部分电路模块。
在此，液晶面板512包括多条栅极线(广义上为扫描线)、多条源极线(广义上为数据线)、以及由栅极线和源极线所指定的像素电极。此时，在源极线上连接薄膜晶体管TFT(Thin FilmTransistor，广义上为开关元件)，在该TFT上连接像素电极，从而可构成有源矩阵型液晶装置。
更具体地说，液晶面板512形成于有源矩阵基板(例如玻璃基板)上。在该有源矩阵基板上配置有多条栅极线Gl～GM(M是大于等于2的自然数)，在图1的Y方向上排列、且分别沿X方向延伸；以及多条源极线Sl～SN(N是大于等于2的自然数)，在X方向上排列、且分别沿Y方向延伸。并且，在与栅极线GK(1≤K≤M，且K为自然数)和源极线SL(1≤L≤N，且L为自然数)的交叉点对应的位置上设置有薄膜晶体管TFTKL(广义上为开关元件)。
TFTKL的栅极电极连接至栅极线GK，TFTKL的源极电极连接至源极线SL，TFTKL的漏极电极连接至像素电极PEKL。在该像素电极PEKL和对置电极VCOM(共用电极)之间形成有液晶电容CLKL(液晶元件)及辅助电容CSKL，该对置电极VCOM隔着液晶元件(广义上为光电物质)与像素电极PEKL相对。并且，在形成有TFTKL、像素电极PEKL等的有源矩阵基板和形成有对置电极VCOM的相对基板之间封入液晶，从而像素的透射率根据像素电极PEKLX和对置电极VCOM之间的外加电压而变化。
并且，施加给对置电极VCOM的电压由电源电路542产生。而且，也可以使对置电极VCOM在对置基板上不形成一个面，而是形成带状，以便与各栅极线对应。
源极驱动器520根据显示数据(图像数据)驱动液晶面板512的源极线S1～SN。另一方面，栅极驱动器530依次扫描液晶面板512的栅极线G1～GM。
控制器540可根据由未图示的中央运算处理装置(CentralProcessing UnitCPU)等主机设置的内容控制源极驱动器520、栅极驱动器530以及电源电路542。
更具体地说，控制器540或主机对源极驱动器520进行例如源极驱动器520及栅极驱动器530的动作模式的设置、或者提供在内部生成的垂直同步信号或水平同步信号，对电源电路542进行对置电极VCOM的电压极性反转时间的控制。源极驱动器520将与控制器540或主机所设置的内容相对应的栅极驱动器控制信号供给栅极驱动器530，栅极驱动器530由该栅极驱动器控制信号控制。而且，向源极驱动器520通知对置电极VCOM的电压极性反转时间。源极驱动器520与该极性反转时间同步生成后述的极性反转信号POL。
电源电路542根据从外部供给的基准电压产生驱动液晶面板512所必需的各种电压或对置电极VCOM的电压。
而且，在图1中，液晶装置510是包括控制器540的构成，但也可以将控制器540设置在液晶装置510的外部。或者，也可以与控制器540一同将主机包含于液晶装置510中。而且，还可以将源极驱动器520、栅极驱动器530、控制器540、电源电路542的一部分或全部形成于液晶面板512上。
1.1源极驱动器图2示出图1的源极驱动器520的构成例。
源极驱动器520包括作为显示数据存储器的显示数据RAM(Random Access Memory随机存取存储器)RAM 600。该显示数据RAM 600中存储有静止图像或运动图像的显示数据。显示数据RAM 600至少可存储一帧的显示数据。例如，主机将静止图像的显示数据直接传送给源极驱动器520。而且，例如，控制器540将运动图像的显示数据传送给源极驱动器520。
源极驱动器520包括用于与主机间进行接口处理的系统接口电路620。系统接口电路620与主机之间进行接收发送信号的接口处理，从而，主机可通过系统接口电路620在源极驱动器520上设置控制指令或静止图像的显示数据，或者进行源极驱动器520的状态读取或显示数据RAM 600的读取。
源极驱动器520包括用于与控制器540间进行接口处理的RGB接口电路622。通过RGB接口电路622与控制器540之间进行接收发送信号的接口处理，从而控制器540可通过RGB接口电路622向源极驱动器520设置运动图像的显示数据。
系统接口电路620及RGB接口电路622连接至控制逻辑电路624。控制逻辑电路624是负责源极驱动器520的全部控制的电路模块。控制逻辑电路624进行如下控制将通过系统接口电路620或RGB接口电路622输入的显示数据写入显示数据RAM 600。
而且，控制逻辑电路624对通过系统接口电路620从主机输入的控制指令进行解码，输出与该解码结果对应的控制信号，从而控制源极驱动器520的各部分。在控制指令例如指示从显示数据RAM600中进行读取时，则进行如下处理进行从显示数据RAM 600的读取控制，并将读取的显示数据通过系统接口电路620输出给主机。而且，控制逻辑电路624通过控制指令还进行用于设置后述的节能(Power Save以下简称为PS)数据的控制。
源极驱动器520包括显示时间(timing)发生电路640、振荡电路642。显示时间发生电路640利用振荡电路642产生的显示用时钟，生成输向显示数据锁存电路608、线地址电路610、驱动电路650、栅极驱动器控制电路630的时间(timing)信号。
栅极驱动器控制电路630对应于通过系统接口电路620输入的来自主机的控制指令，输出用于驱动栅极驱动器530的栅极驱动器控制信号(以一水平扫描期间为周期的时钟信号CPV、表示一垂直扫描期间的开始的启动脉冲信号STV、复位信号等)。
存储在显示数据RAM 600中的显示数据的存储区域由行地址及列地址指定。行地址由行地址电路602指定。列地址由列地址电路604指定。通过系统接口电路620或RGB接口电路622输入的显示数据在用I/O缓冲电路606缓冲之后，写入由行地址及列地址所指定的显示数据RAM 600的存储区域。而且，从由行地址及列地址所指定的显示数据RAM 600的存储区域中读出的显示数据在用I/O缓冲电路606缓冲之后通过系统接口电路620输出。
线地址电路610与栅极驱动器控制电路630的以一水平扫描期间为周期的时钟信号CPV同步指定用于从显示数据RAM 600中读出向驱动电路650输出的显示数据的线地址。从显示数据RAM 600中读出的显示数据在锁存到显示数据锁存电路608中之后输出给驱动电路650。
驱动电路650包括多个驱动输出电路，对应输向源极线的输出上设置。各驱动输出电路包括阻抗变换电路。阻抗变换电路包括电压跟随器电路，并根据与来自显示数据锁存电路608的显示数据对应的灰阶电压驱动源极线。电压跟随器电路在其输出上未连接负载时的相位裕度(Phase Margin)小于在其输出上连接有负载时的相位裕度。
源极驱动器520包括内部电源电路660。内部电源电路660使用由电源电路542供给的电源电压产生液晶显示所需要的电压。内部电源电路660包括基准电压发生电路662。基准电压发生电路662产生将高电位侧电源电压(系统电源电压)VDD及低电位侧电源电压(系统接地电源电压)VSS分压后的多个灰阶电压。例如，在相当于1点的显示数据为6位时，基准电压发生电路662产生64(＝26)种灰阶电压。各灰阶电压与显示数据相对应。并且，驱动电路650根据来自显示数据锁存电路608的数字的显示数据选择基准电压发生电路662产生的多个灰阶电压中的任一个，将与数字的显示数据对应的模拟灰阶电压输出给驱动输出电路。并且，驱动输出电路的阻抗变换电路将该灰阶电压缓冲后输出给源极线，从而驱动源极线。具体地，驱动电路650包括对应每条源极线设置的阻抗变换电路，各阻抗变换电路的电压跟随器电路将灰阶电压进行阻抗变换，并输出给各源极线。
1.2栅极驱动器图3示出图1的栅极驱动器530的构成例。
栅极驱动器530包括移位寄存器532、电平移位器534以及输出缓冲器536。
移位寄存器532包括与各栅极线对应设置、且依次连接的多个触发器。该移位寄存器532在与来自栅极驱动器控制电路630的时钟信号CPV同步将启动脉冲信号STV保持在触发器中时，依次与时钟信号CPV同步，将启动脉冲信号STV移位至邻接的触发器中。在此，输入的启动脉冲信号STV是来自栅极驱动器控制电路630的垂直同步信号。
电平移位器534将来自移位寄存器532的电压电平移位至与液晶面板512和TFT的晶体管能力对应的电压电平上。作为该电压电平，需要例如20V至50V的高电压电平。
输出缓冲器536将通过电平移位器534移位的扫描电压缓冲后输出给栅极线，从而驱动栅极线。
2.本实施例的源极驱动器图4表示本实施例的源极驱动器的主要部分构成图。在图4中示出了图2的驱动电路650的构成例。并且，每1点的显示数据为6位，基准电压发生电路662可产生灰阶电压V0至V63。
驱动电路650包括对应每个输向源极线的输出设置的驱动输出电路OUT1至OUTN(驱动电路650包括驱动输出电路OUT1至OUTN，各输出驱动电路对应每个输向源极线的输出设置)。各驱动输出电路包括阻抗变换电路。阻抗变换电路包括电压跟随器电路。电压跟随器电路根据在其输入上提供的灰阶电压进行阻抗变换动作，从而驱动连接至其输出的源极线。该电压跟随器电路包括差动部和输出部。差动部包括由金属氧化膜半导体(Metal OxideSemiconductor以下简称位MOS)晶体管构成的差动放大电路。通过差动放大电路的工作电流流动，从而可进行阻抗变换动作，通过停止或限制该工作电流，从而可使阻抗变换动作停止。
驱动电路650包括第一至第N解码器DEC1至DECN。第一至第N解码器DECX1至DECN分别与驱动输出电路(阻抗变换电路、电压跟随器电路)对应设置。向各解码器输入来自显示数据RAM600(更具体地为显示数据锁存电路608)的显示数据D0至D5(包括其反转数据XD0至XD5)。并且，各解码器连接有来自基准电压发生电路662的灰阶电压信号线GVL0至GVL63。并且，各解码器选择与显示数据D0至D5、XD0至XD5对应的灰阶电压信号线，电连接该信号线和驱动输出电路的输入。由此，可将通过与各阻抗变换电路(各电压跟随器电路)对应设置的解码器所选择的灰阶电压提供给各阻抗变换电路(各电压跟随器电路)的输入。
图5表示图4的源极驱动器的具体构成图。但是，在图5中，对于与图4的相同的部分标注了同一符号，并适当省略其说明。在图5中，示出了图4的基准电压发生电路662以及第一至第N解码器DEC1至DECN的构成例。
如图5所示，基准电压发生电路662包括γ校正电阻。γ校正电阻将对高电位侧电源电压VDD和低电位侧电源电压VSS间的电压进行电阻分割后得到的分压Vi(0≤i≤63，且i为整数)作为灰阶电压Vi输出给电阻分割节点RDNi。向灰阶电压信号线GVLi供给灰阶电压Vi。
在图4及图5中，各驱动输出电路除阻抗变换电路外还包括PS数据保持电路。即，源极驱动器520包括多个阻抗变换电路IPC1～IPCN，各阻抗变换电路根据对应于显示数据供给的灰阶电压驱动多条源极线S1～SN；以及多个PS数据保持电路PS1reg至PSNreg，其分别对应多个阻抗变换电路IPC1～IPCN设置，且在各PS数据保持电路中保持PS数据。
而且，在图4及图5中，对应每个阻抗变换电路(电压跟随器电路)设置PS数据保持电路，但本发明并不局限于此。例如，PS数据保持电路也可以与构成一个像素的多个点数的阻抗变换电路(电压跟随器电路)对应设置。此时，当一个像素由RGB的三个点构成时，对应每构成一个像素的R成分、G成分以及B成分的阻抗变换电路(电压跟随器电路)设置一个PS数据保持电路。
在此，PS数据保持电路保持PS数据。该PS数据是用于使阻抗变换电路(电压跟随器电路)的阻抗变换动作成为使能(enable)状态或禁止(disable)状态的数据。
图6表示PS数据的说明图。
在此，概括地示出源极驱动器520的N个输出。
阻抗变换动作被设置为使能状态的阻抗变换电路根据灰阶电压驱动源极线。阻抗变换动作被设置为禁止状态的阻抗变换电路通过例如停止或限制工作电流以停止阻抗变换动作，从而将其输出设置为高阻抗状态。
因此，如图6所示，在源极驱动器520的N个输出中，例如，在仅使中央部分成为使能状态、使两端部分成为禁止状态时，使与成为使能状态的阻抗变换电路对应设置的PS数据保持电路中所保持的PS数据为例如“1”，使与成为禁止状态的阻抗变换电路对应设置的PS数据保持电路中所保持的PS数据为例如“0”。各阻抗变换电路的电压跟随器电路根据与该阻抗变换电路对应设置的PS保持电路中所保持的PS数据，进行阻抗变换动作的停止控制。即，在与PS数据设为“1”的PS数据保持电路对应的阻抗变换电路中，解除节能控制；而在与PS数据设为“0”的PS数据保持电路对应的阻抗变换电路中，进行节能控制。
由此，对应每一个输出、或对应每构成一个像素的点数的输出，可详细指定使阻抗变换动作停止的阻抗变换电路，从而可实现详细的节能控制。
例如，根据本实施例，在进行利用源极线划分显示区域以及非显示区域的局部显示时，可以源极线为单位指定显示区域。因此，例如，与以信息块为单位的节能控制情况相比，可抑制不需要的源极线的驱动，从而可降低功耗，该信息块将八个像素作为一个数据信息块。
而且，在本实施例中，电压跟随器电路的在其输出上未连接负载时的相位裕度比在该输出上连接有负载时的相位裕度小。因此，在使其输出反馈的总线上可以不需要防止振荡用的电容，且可使输出的反应速度高速化，相反，在输出上未连接负载时也最容易振荡。因此，在多个阻抗变换电路中的一部分上连接测试用负载进行测试时，非测试对象的阻抗变换电路的电压跟随器电路呈未连接负载状态，非测试对象的阻抗变换电路的电压跟随器电路振荡的可能性高。在该电压跟随器电路振荡时，无法评价将电源作为共用的测试对象的阻抗变换电路的正确的电流消耗等。
因此，如图4以及图5所示，对应每一个输出、或者对应每构成一个像素的多个点数的输出，可具体指定使阻抗变换动作停止的阻抗变换电路(电压跟随器电路)。由此，可只将测试对象的阻抗变换电路设置为使能状态，从而可以不受由非测试对象的阻抗变换电路的振荡带来的影响。其结果是，不需要用于防止振荡的电容，且可提供包括可以是高准确度评价的阻抗变换电路的源极驱动器。即，可以提供一种不仅随着芯片面积的缩小而降低成本、且可实现降低测试耗费成本的源极驱动器。
优选方式是，在例如初始化处理时设置这种PS数据。并且，优选方式是，在实际驱动液晶面板期间变更PS数据时，在所谓的非显示期间进行变更。
而且，在本实施例中，设置在第1～第N的PS数据保持电路PS1reg～PSNreg中的PS数据一旦被设置至显示数据RAM 600中，之后，控制逻辑电路624或驱动电路650将进行如下控制从显示数据RAM 600中读出，并设置到第1～第N的PS数据保持电路PS1reg～PSNreg中。
如图4所示，在显示数据RAM 600中，液晶面板512的水平扫描线的显示数据存储在用相同的行地址指定的存储区域中。并且，此时，显示数据RAM 600的规定存储区域作为显示数据和PS数据的存储区域被共用。如果源极驱动器520的输出为240×3(一个像素的点数)、可显示的最大画面尺寸的线数为340线时，作为显示数据RAM 600的结束线的第340线的显示数据的存储区域与PS数据的存储区域共用。如果一个电压跟随器电路所需要的PS数据为1位、每1点的显示数据的位数为6(D0～D5)时，在作为第340线的各显示数据的最高位的数据D5的存储区域中保持PS数据。
此时，生成用于将阻抗变换电路组的阻抗变换动作设置为使能状态的PS数据，其中，该阻抗变换电路组是由在多个阻抗变换电路IPC1～IPCN中指定的两个阻抗变换电路所指定的，并将该PS数据设置在显示数据RAM 600的上述存储区域中。
例如，在图6中，在指定阻抗变换电路IPC3、IPC121时，生成用于将阻抗变换电路IPC4至阻抗变换电路IPC121设置为使能状态的PS数据。在本实施例中，还生成用于将阻抗变换电路IPC1～阻抗变换电路IPC3、阻抗变换电路IPC122～阻抗变换电路IPCN设置为禁止状态的PS数据，并设置在显示数据RAM 600的上述存储区域中。
2.1驱动输出电路本实施例中的源极驱动器520通过用以下驱动输出电路驱动各源极线，不仅可以进行由源极线划分显示区域及非显示区域的局部显示，还可以进行由栅极线划分显示区域以及非显示区域的局部显示。以下将利用源极线划分显示区域及非显示区域的局部显示称为“横局部显示”，将利用栅极线划分显示区域及非显示区域的局部显示称为“纵局部显示”。横局部显示是以一水平扫描期间为单位的局部显示控制，纵局部显示是一水平扫描期间内的局部显示控制。
图7表示图4的驱动输出电路OUT1的构成例的电路图。而且，驱动输出电路OUT1不必包括图7所示的全部电路，图7所示的一部分电路也可以在驱动输出电路OUT1以外的其他电路模块中。图7中示出了驱动输出电路OUT1的构成例，但其他的驱动输出电路OUT2至OUTN也同样。
图8(A)至图8(D)表示在图7中输入的各种信号的说明图。
在图7中，将与显示数据对应的灰阶电压作为输入电压Vin1供给给驱动输出电路OUT1的阻抗变换电路IPC1。并且，阻抗变换电路IPC1可根据输入电压Vin1驱动源极线S1。该阻抗变换电路IPC1是电压跟随器电路。
PS数据保持电路PS1reg通过D触发器来实现。用于选择输入电压(灰阶电压)Vin1的显示数据D0～D5中的最高位D5作为PS数据PSD输入至PS数据保持电路PS1reg。PS数据保持电路PS1reg在时钟信号PCLK的上升沿存入PS数据PSD。如图8(A)所示，PS数据PSD在为H电平时指定PS关闭(OFF)，在为L电平时指定PS启动(ON)。
在阻抗变换电路IPC1的输出与局部开关(第一开关电路)PSW1的一端连接。局部开关PSW1的另一端上连接用于输入极性反转信号POL的反转信号的反相器INV1的输出。反相器INV1根据极性反转信号POL的反转信号，将系统电源电压VDD或系统接地电源电压VSS作为非显示电压输出。系统电源电压VDD或系统接地电源电压VSS与进行极性反转的对置电极VCOM的正极性电压或负极性电压相等。因此，在局部开关PSW1为接通状态时，可以将与对置电极VCOM的电压相等的电压供给源极线S1。
而且，阻抗变换电路IPC1的工作电流根据节能控制信号opc1被停止或限制。在阻抗变换电路IPC1的工作电流被停止或限制时，其输出被设置为高阻抗状态。该节能控制信号opc1及局部开关PSW1的控制信号psc1可根据摄取到(输入到)PS数据保持电路PS1reg的PS数据PSD和纵局部控制信号PTV(广义上为第一屏蔽控制信号)而生成。纵局部控制信号PTV是以一水平扫描期间为单位变化的信号。即，纵局部控制信号PTV与一水平扫描期间的开始时间同步变化。如图8(B)所示，在为纵局部显示期间时，纵局部控制信号PTV为H电平。
在第一屏蔽电路MASK1中，根据纵局部控制信号PTV，屏蔽由PS数据保持电路PS1reg所保持的PS数据，从而生成控制信号psc1。
并且，根据该控制信号psc1，停止或限制阻抗变换电路IPC1的工作电流，并将其输出设置为高阻抗状态，而且将局部开关PSWl设置为接通状态(PS开启控制)。或者，根据控制信号psc1，在阻抗变换电路IPC1根据输入电压Vin1驱动其输出的同时，将局部开关PSW1设置为非接通状态(PS断开控制)。即，在阻抗变换电路IPC1动作时，局部开关PSW1设置为非接通状态；阻抗变换电路IPC1停止动作时，局部开关PSW1设置为接通状态。
由此，在由纵局部控制信号PTV指定的通常显示期间内，与保持在PS数据保持电路PS1reg中的PS数据PSD无关，对于阻抗变换电路IPC1以及局部开关PSW1可以进行PS断开控制。而且，在由纵局部控制信号PTV指定的纵局部显示期间内，对于阻抗变换电路IPC1以及局部开关PSW1，可与PS数据保持电路PS1reg所保持的PS数据PSD对应而进行PS开启控制或PS断开控制。
如本实施例上述，如图7所示，也可以是，利用第二屏蔽电路MSDK2，在根据横局部控制信号PTH(第二屏蔽控制信号)屏蔽PS数据PSD之后，在第一屏蔽电路MSK1中，根据纵局部控制信号PTV屏蔽第二屏蔽电路MSDK2的输出。横局部控制信号PTH是以一水平扫描期间为单位而变化的信号。即，横局部控制信号PTH与一水平扫描期间的开始时间同步变化。如图8(C)所示，横局部显示期间时，横局部控制信号PTH为H电平。
由此，在由横局部控制信号PTH指定的通常显示期间内，如上所述，可由纵局部控制信号PTV进行PS开启控制或PS断开控制。而且，在由横局部控制信号PTH指定的横局部显示期间内，与保持在PS数据保持电路PS1reg中的PS数据PSD无关，对于阻抗变换电路IPC1以及局部开关PSW1，可进行PS断开控制。
在上述驱动输出电路OUT1中，由IPC1的工作电流消耗大半的电流。因此，通过实现阻抗变换电路IPC1的低功耗化，可实现包括驱动输出电路OUT1的源极驱动器520的低功耗化。因此，在本实施例中，如图7所示，优选方式是，设置用于将阻抗变换电路IPC1的输入及输出进行旁路的旁路开关BSW1(第二开关电路)。此时，使用作为驱动期间指定信号的控制信号ALLPS，进行旁路开关BSW1的开关控制和阻抗变换电路IPC1的动作停止控制。控制信号ALLPS是在一水平扫描期间内变化的信号，如图8(D)所示，可指定各期间。
图9示出了旁路开关BSW1的开关控制和阻抗变换电路IPC1的动作停止控制的时序的一个例子。
由控制信号ALLPS指定一水平扫描期间(1H，广义上为驱动时间)内的第一期间t1、和在该一水平扫描期间内的第一期间t1后的第二期间t2。并且，在第一期间t1内生成旁路控制信号bsc1，以便将旁路开关BSW1设置为非接通状态。而且，还生成节能控制信号opc1，以便使阻抗变换电路IPC1的动作开启，使阻抗变换电路IPC1根据输入电压Vin1驱动其输出。
并且，在第二期间t2内生成旁路控制信号bsc1，以便将旁路开关BSW1设置为接通状态。而且，还生成节能控制信号opc1，以便停止或限制阻抗变换电路IPC1的工作电流，将阻抗变换电路IPC1的输出设置为高阻抗状态。
如上所述，进行旁路开关BSW1的开关控制的旁路控制信号bsc1根据控制信号ALLPS和控制信号psc1而生成。而且，节能控制信号opc1也根据控制信号ALLPS和控制信号psc1而生成。
通过这样进行控制，在第一期间t1内，用阻抗变换电路IPC1的高驱动能力驱动源极线S1，从而可用短时间接近目标电压。而且，在第二期间t2内，输入电压Vin1直接供给源极线S1，从而可达到目标电压。因此，可将电流消耗多的阻抗变换电路IPC1的动作期间控制在最小限度，所以可大幅度削减消耗电流。
而且，在利用控制信号psc1停止或限制阻抗变换电路IPC1的工作电流时，利用节能控制信号opc1以及旁路控制信号bsc1，使阻抗变换电路IPC1断开，且使旁路开关BSW1断开。
以上说明的纵局部控制信号PTV、横局部控制信号PTH、极性反转信号POL以及控制信号ALLPS共同提供给驱动输出电路OUT1～OUTN的各驱动输出电路。
图10表示本实施例的局部显示的说明图。
在图10中，概括地示出在图1的液晶面板512的可显示区域700上设置的各个区域。
可显示区域700在图10的X方向上划分为两个区域。这两个区域由源极线划分。更具体地，由PS数据保持电路划分为设置L电平的区域和设置H电平的区域，其中，对应每个驱动源极线的阻抗变换电路(或对应每构成一个像素的多个点数的阻抗变换电路)设置该PS数据保持电路。
因此，在图7所示的电路中，在一垂直扫描期间内，在具有纵局部控制信号PTV为H电平、横局部控制信号PTH为L电平的扫描线的显示区域中，如果是将PS数据保持电路设置为L电平的区域DA5，则成为纵局部区域，如果是将PS数据保持电路设置为H电平的区域DA1，则成为通常显示区域。即，在区域DA5上，局部开关PSW1为接通状态，根据极性反转时间，向源极线S1供给与对置电极VCOM相同的电压。另一方面，在区域DA1中，由阻抗变换电路IPC1以及旁路开关BSW1根据输入电压Vin1驱动源极线S1。此时，因为驱动纵局部区域的阻抗变换电路的工作电流被停止或限制，所以可降低功耗。
在具有纵局部控制信号PTV为H电平、横局部控制信号PTH为H电平的扫描线的区域DA2中，与PS数据保持电路的设置值无关，构成横局部区域。即，在区域DA2中，局部开关PSW1为接通状态，根据极性反转时间，向源极线S1供给与对置电极VCOM相同的电压。此时，在横局部区域的扫描期间内，由于阻抗变换电路的工作电流被停止或限制，所以可降低功耗。
而且，在具有纵局部控制信号PTV为L电平、横局部控制信号PTH为L电平的扫描线的显示区域上，将PS数据保持电路设置为L电平的区域DA4为通常显示区域，PS数据保持电路设置为H电平的区域DA3也为通常显示区域。即，在区域DA3、DA4中，由阻抗变换电路IPC1以及旁路开关BSW1根据输入电压Vin1驱动源极线S1。
图11表示图7的驱动输出电路OUT1的动作时序的一个例子。
如图11所示，在纵局部控制信号PTV为H电平、横局部控制信号PTH为L电平的扫描线上，根据设置在PS数据保持电路中的PS数据，可设置区域DA1或区域DA5。而且，在纵局部控制信号PTV以及横局部控制信号PTH为H电平的扫描线上，与设置在PS数据保持电路中的PS数据无关，可设置区域DA2。并且，在纵局部控制信号PTV以及横局部控制信号PTH为L电平的扫描线上，与设置在PS数据保持电路中的PS数据无关，可设置通常显示区域(区域DA3或区域DA4)。
图12表示本实施例的局部显示效果的说明图。
图12示出了在作为电子设备的便携式电话机上安装有液晶面板512时，作为便携式电话机的待机画面，在液晶面板512的可显示区域700的局部显示图像的状态。可显示区域700的显示区域710由栅极线划分设置。在该显示区域710上，显示有便携式电话机的电池余量显示图像712、接收电波强度显示图像714以及时钟显示图像716。
如果是现有技术的源极驱动器，除电池余量显示图像712、接收电波强度显示图像714以及时钟显示图像716以外的区域720、722、724、726部分也驱动源极线，所以白白地耗费了功率。与此相对，在本实施例中，可更详细地设置PS数据，且可以不对栅极驱动器进行不必要的控制，在扫描区域720、722、724、726时不驱动源极线。因此，可进一步实现低功耗化。
图13(A)～图13(D)表示本实施例的局部显示的其他实施例的说明图。
在本实施例中，例如，在初始化时等，在各PS数据保持电路中设置PS数据。并且，如图13(A)所示，与PS数据无关，可利用纵局部控制信号PTV以及横局部控制信号PTH将整个可显示区域设置为通常显示区域。并且，如图13(D)所示，在希望降低功耗时，通过使纵局部控制信号PTV变化可实现纵局部显示。
而且，对于图13(B)所示的情况来说，在区域730、734的扫描线上使横局部控制信号PTH为H电平、在区域732的扫描线上使横局部控制信号PTH为L电平，从而可实现图13(C)所示的“窗口”显示。而且，同样也可实现图13(D)所示的显示。
如上所述，因为可实现非常详细的局部显示，所以可进一步实现低功耗化。
2.2 PS数据的设置图14表示实现本实施例的PS数据设置方法的PS数据设置电路的构成例的框图。
该PS数据设置电路450包含在例如图2的控制逻辑电路624或驱动电路650中。
PS数据设置电路450包括指令解码器452、第一参数设置寄存器454和第二参数设置寄存器456、RAM存取控制部460、以及PS数据生成部470。RAM存取控制部460包括行地址控制部462、列地址控制部464。行地址控制部462将用于生成显示数据RAM 600的行地址的行地址控制信号输出给行地址电路602。列地址控制部464将用于生成显示数据RAM 600的列地址的列地址控制信号输出给列地址电路604。
指令解码器452对来自主机的控制指令进行解码。通过图2的系统接口电路620输入来自主机的控制指令。当由该控制指令之一定义第一设置指令时，该第一设置指令具有两个参数，其中，该第一设置指令作为在本实施例中的指定PS数据设置的控制指令而被预先设置。这两个参数成为用于指定设置为使能状态的阻抗变换电路的数据。
当指令解码器452判断出控制指令为第一设置指令时，将继该第一设置指令之后从主机侧输入的两个参数数据分别设置在第一参数设置寄存器454及第二参数设置寄存器456中。并且，指令解码器452进行如下指示对RAM存取控制部460指示向显示数据RAM 600存取，以及向PS数据生成部470指示生成PS数据。
PS数据生成部470可根据第一及第二参数设置寄存器454、456的设置值生成PS数据。例如，从阻抗变换电路IPC1至阻抗变换电路IPCN依次设置PS数据时，直至与第一参数设置寄存器454的设置值一致的阻抗变换电路，PS数据为“0”，然后，重复相同的PS数据“1”，直至与第二参数设置寄存器456的设置值一致。而且，与第二参数设置寄存器456的设置值一致后，使PS数据返回“0”。
RAM存取控制部460输出以下信号用于写入与阻抗变换电路对应的PS数据的存取控制信号、行地址控制信号、列地址控制信号，或者用于读出与阻抗变换电路对应的PS数据的存取控制信号、行地址控制信号。
图15表示图14所示的PS数据设置电路450的动作例的流程图。
首先，指令解码器452对来自主机的控制指令进行解码，在判断出为第一设置指令时(步骤S10是)，将继该第一设置指令之后从主机输入的两个参数摄取到第一参数设置寄存器454及第二参数设置寄存器456(步骤S11)。
接着，指令解码器452向PS数据生成部470指示生成PS数据。例如前面上述，PS数据生成部470根据第一参数设置寄存器454及第二参数设置寄存器456的设置值生成PS数据(步骤S12)。
并且，指令解码器452对RAM存取控制部460指示向显示数据RAM 600写入PS数据。由此，PS数据写入显示数据RAM 600(步骤S13)。
然后，指令解码器452对RAM存取控制部460进行指示，即、读出在步骤S13中写入的显示数据RAM 600的PS数据，将从显示数据RAM 600读出的PS数据设置在各PS数据保持电路中(步骤S14)，结束一系列的处理(结束)。
在步骤S10中，当判断出来自主机的控制指令不是第一设置指令时(步骤S10否)，指令解码器452判断该控制指令是否为第二设置指令(步骤S15)，其中，该第二设置指令是作为将显示数据RAM 600的PS数据设置在第一PS数据保持电路PS1reg～第N PS数据保持电路PSNreg中的控制指令而预先设置的。
并且，当指令解码器452判断出为第二设置指令时(步骤S15是)，进入步骤S14。另一方面，当指令解码器452判断出不是第二设置指令时(步骤S15否)，结束一系列的处理(结束)。
而且，在本实施例中，因为可以用与显示数据同样的路径由主机设置PS数据，所以，可与显示数据同样，主机可将PS数据写入显示数据RAM 600。此时，由于主机输入第二设置指令，从而在显示数据RAM 600中可以判断出第340线的最高位的数据是PS数据，并将该数据作为PS数据摄取到第一PS数据保持电路PS1reg～第N的PS数据保持电路PSNreg。
图16表示图15的步骤S13的处理例的流程图。
通过指令解码器452接收到写入PS数据的指示的RAM存取控制部460通过行地址控制部462输出行地址控制信号。接收到该行地址控制信号的行地址电路602生成用于指定图4的第340线的显示数据的存储区域的行地址(步骤S20)。
接着，RAM存取控制部460通过列地址控制部464输出列地址控制信号。接收到该列地址控制信号的列地址电路604生成用于指定图4的第340线的各列的显示数据的存储区域的列地址(步骤S21)。并且，RAM存取控制部460输出写入用的存取控制信号，进行在通过由步骤S20指定的行地址和由步骤S21指定的列地址所指定的存储区域中写入PS数据的控制(步骤S22)。
在由PS数据生成部470生成的所有PS数据的写入未结束时(步骤S23否)，返回步骤S21，输出用于更新列地址的列地址控制信号。
这样，当PS数据的写入结束时(步骤S23是)，结束一系列的处理(结束)。
图17表示图15的步骤S14的处理例的流程图。
通过指令解码器452接收到PS数据的设置指示的RAM存取控制部460通过行地址控制部462输出行地址控制信号。并且，行地址电路602生成用于指定图4的第340线的显示数据的存储区域的行地址(步骤S30)。
接着，RAM存取控制部460输出读出用的存取控制信号，进行从通过由步骤S30指定的行地址指定的存储区域中读出PS数据的控制(步骤S31)。
最后，指令解码器452将用于摄取在步骤S31中读出的PS数据的指示信号输出给第一PS数据保持电路PS1reg～第N PS数据保持电路PSNreg(步骤S32)，结束一系列的处理(结束)。
而且，在步骤S30中，作为用于指定行地址的内容进行了说明。但也可以利用图2的线地址电路610生成第340线的线地址。此时，例如，图14的RAM存取控制部460包括线地址控制部，线地址控制部对线地址电路610输出用于生成第340线的线地址控制信号。
而且，在本实施例中，一旦将PS数据存储在显示数据RAM 600中之后，就将其设置到PS数据保持电路中，但本发明不局限于此。例如，也可以依次连接PS数据保持电路而构成移位寄存器，利用移位动作将PS数据直接设置在各PS数据保持电路中。
2.3阻抗变换电路本实施例的阻抗变换电路包括在其输出上未连接负载时的相位裕度比在该输出上连接负载时的相位裕度小的电压跟随器电路。下面，对这种阻抗变换电路进行详细说明。
图18表示本实施例的阻抗变换电路的构成例的框图。图18所示的阻抗变换电路包含在图4或图5所示的各驱动电路中。
阻抗变换电路IPC包括电压跟随器电路VF和电阻电路RC，并驱动电容性负载(容量性负载)LD。电压跟随器电路VF对输入信号Vin(VI)进行阻抗变换。电阻电路RC串联在电压跟随器电路VF和阻抗变换电路IPC的输出之间。并且，电压跟随器电路VF包括差动部DIF，将输入信号Vin(VI)及电压跟随器电路VF的输出信号Vout之间的差分放大；以及输出部OC，根据差动部DIF的输出，输出电压跟随器电路的输出信号Vout。而且，差动部DIF还可以根据节能控制信号opc(相当于图7的节能控制信号opc1)停止或限制工作电流。
并且，阻抗变换电路IPC通过电阻电路RC驱动连接至阻抗变换电路的输出的负载LD。这样，在通常为了将无限大的输入阻抗变换为较小阻抗而使用的电压跟随器电路VF的输出上设置电阻电路RC，并通过该电阻电路RC驱动负载LD。由此，可以用电阻电路RC的电阻值和负载LD的负载电容来调整输出部OC的通过速率(反应速度)。因此，为了防止由差动部DIF的输出的通过速率和使该输出反馈到该差动部DIF的输出部OC的输出的通过速率而决定的振荡，可以不需要设置在电压跟随器电路VF(阻抗变换电路IPC)上的用于相位补偿的电容。
图19表示差动部DIF及输出部OC的输出的通过速率和振荡之间关系的说明图。在此，图中重点示出了差动部DIF及输出部OC的输出的通过速率和相位裕度之间的关系。
阻抗变换电路IPC(电压跟随器电路VF)在相位裕度为0时振荡。相位裕度越大越难振荡，相位裕度越小越容易振荡。如同电压跟随器电路VF一样，在使输出部OC的输出反馈给差动部DIF的输入时，相位裕度由差动部DIF的输出的通过速率(差动部DIF的反应速度)和输出部OC的输出的通过速率(输出部OC的反应速度)来决定。
在此，差动部DIF的输出的通过速率是指相对于到差动部DIF的输入的步骤变化的、差动部DIF的输出的每单位时间的变化量。在图18中，相当于在输入信号Vin(VI)输入之后，将从输出部OC的输出反馈的输出信号Vout和该输入信号Vin(VI)之间的差分进行放大后变化的差动部DIF的输出的每单位时间的变化量。
而且，差动部DIF的输出的通过速率也可以考虑换成差动部DIF的反应速度。此时，相对于到差动部DIF输入的变化，差动部DIF的反应速度相当于到差动部DIF的输出发生变化的时间。在图18中，例如，相当于在输入信号Vin(VI)输入之后，直至将从输出部OC的输出反馈的输出信号Vout和该输入信号Vin(VI)之间的差(差分)放大并使差动部DIF的输出发生变化的时间。通过速率越大反应速度越快，通过速率越小反应速度越慢。这种差动部DIF的反应速度例如由差动部DIF的电流源的电流值所决定。
而且，输出部OC的输出的通过速率是相对于向输出部OC的输入的步骤变化的、输出的单位时间的变化量。在图18中，相当于例如在差动部DIF的输出变化之后，直至跟随该差动部DIF的输出变化而输出信号Vout发生变化的时间。
而且，输出部OC的输出的通过速率也可以考虑换成输出部OC的反应速度。此时，输出部OC的反应速度相当于相对于向输出部OC的输入的变化、直到输出部OC的输出发生变化的时间。在图18中，例如，相当于在差动部DIF的输出变化之后，直到跟随该差动部DIF的输出变化而输出信号Vout发生变化的时间。这种输出部OC的反应速度由例如输出部OC的电流驱动能力、连接至输出部OC的输出的负载所决定。
并且，如果着眼于输出信号Vout的稳定性，在差动部DIF的输出的通过速率接近输出部OC的输出的通过速率时容易振荡，说明相位裕度变小。因此，在差动部DIF的输出的通过速率小于输出部OC的输出的通过速率(差动部DIF的反应速度比输出部OC的反应速度慢)时，在不连接负载LD的未连接负载时，相位裕度变大，在连接负载时，输出部OC的输出的通过速率变小，相位裕度变得更大。即，如图20所示，当负载LD的负载电容变大时，与相位裕度对应的振荡裕度变小，在Q1点上振荡。此时，在未连接负载时，如果具有足够的振荡裕度，通过考虑负载电容可防止负载连接时的振荡。
而且，当差动部DIF的输出的通过速率大于输出部OC的输出的通过速率时(差动部DIF的反应速度比输出部OC的反应速度快时)，如果未连接负载，则相位裕度变小，而在连接负载时，输出部OC的输出的通过速率变小(输出部OC的反应速度更慢)，相位裕度变大。而且，在差动部DIF的输出的通过速率和输出部OC的输出的通过速率相同(同等)时，即差动部DIF的反应速度与输出部OC的反应速度相同(大致同等)时，如果未连接负载，则相位裕度变小，而在负载连接时，输出部OC的输出的通过速率变小，相位裕度变大。因此，如图21所示，当负载LD的负载电容变大时，振荡裕度变大，在Q2点上振荡。但是，在未连接负载时，通过从Q2点开始使振荡裕度变大，从而可有效防止未连接负载时的振荡。对于本实施例的电压跟随器电路VF，其输出的未连接负载时比连接负载时振荡裕度小，负载越大振荡裕度越大。
2.3.1电阻电路图22(A)、22(B)、22(C)表示电阻电路RC的构成例。
如图22(A)所示，电阻电路RC可包括可变电阻元件50。此时，通过电阻电路RC的电阻值和负载LD的负载电容值，可以调整输出部OC的输出的通过速率(输出部OC的反应速度)。并且，优选方式是，设置电阻值设置寄存器52，利用控制器540或主机设置其值(电阻值)。并且，优选方式是，根据电阻值设置寄存器52的设置内容，可设置可变电阻元件50的电阻值。
而且，如图22(B)所示，电阻电路RC也可以由模拟开关元件ASW构成。分别连接模拟开关元件ASW的p型MOS晶体管的源极及漏极、和n型MOS晶体管的源极及漏极。并且，通过同时导通p型MOS晶体管及n型MOS晶体管，从而可利用p型MOS晶体管及n型MOS晶体管的导通电阻决定电阻电路RC的电阻值。
更具体地，电阻电路RC可包括各模拟开关元件并联的多个模拟开关元件。在图22(B)中，三个模拟开关元件ASW1～ASW3并联，但也可以将两个或大于等于四个并联。在图22(B)中，优选方式是，通过分别改变构成各模拟开关元件的晶体管的大小，使各模拟开关元件的电阻值互不相同。这样，可使模拟开关元件ASW1～ASW3中的至少一个导通，从而可增加可由电阻电路RC实现的电阻值的变化。
而且，优选方式是，设置由控制器540或主机设置其值的电阻值设置寄存器54。并且，优选方式是，根据电阻值设置寄存器54的设置内容，可设置模拟开关元件ASW1～ASW3的导通或截止。
而且，如图22(C)所示，电阻电路RC也可以将各模拟开关元件并联的多个模拟开关元件作为一个单位，将多个单位串联。此时，优选方式是，设置由控制器540或主机设置其值的电阻值设置寄存器56。并且，优选方式是，可根据电阻值设置寄存器56的设置内容，设置模拟开关元件的导通或截止。
并且，在采用图22(A)～图22(C)的电阻电路RC时，优选方式是，负载LD的电容越大电阻电路RC的电阻值设置得越小，负载LD的电容越小电阻电路RC的电阻值设置得越大。因为基于电阻电路RC的电阻值和负载电容值的积决定给负载的充电时间，所以一旦具有大于等于某一定值的振荡裕度，增益就彻底变小。
2.3.2电压跟随器电路在本实施例中，如上所述，可用差动部DIF的输出的通过速率和输出部OC的输出的通过速率的相对关系决定电路的稳定性。如图19所示，优选方式是，差动部DIF的输出的通过速率与输出部OC的输出的通过速率相同(同等)或者大于输出部OC的输出的通过速率。
通过采用以下所述构成的电压跟随器电路，可实现在增大差动部DIF的输出的通过速率的同时，不需要相位补偿用的电容的结构。
图23表示本实施例的电压跟随器电路VF的构成例。
该电压跟随器电路VF的差动部DIF包括p型(例如第一导电型)差动放大电路100和n型(例如第二导电型)差动放大电路110。而且，电压跟随器电路VF的输出部OC包括输出电路120。p型差动放大电路100、n型差动放大电路110以及输出电路120将高电位侧电源电压VDD(广义上为第一电源电压)和低电位侧电源电压VSS(广义上为第二电源电压)之间的电压作为工作电压。
p型差动放大电路100将输入信号Vin及输出信号Vout之间的差分进行放大。p型差动放大电路100具有输出节点ND1(第一输出节点)及反转输出节点NXD1(第一反转输出节点)，在输出节点ND 1及反转输出节点NXD1之间输出对应于输入信号Vin和输出信号Vout之间的差分的电压。
该p型差动放大电路100具有第一电流镜电路CM1和p型(第一导电型)的第一差动晶体管对。第一差动晶体管对包括p型MOS晶体管(以下简称为MOS晶体管)PT1、PT2。p型MOS晶体管PT1、PT2的各晶体管的源极连接至第一电流源CS1，而且，将输入信号Vin及输出信号Vout供给各晶体管的栅极。p型晶体管PT1、PT2的漏极电流由第一电流镜电路CM1生成。在p型晶体管PT1的栅极上提供输入信号Vin。在p型晶体管PT2的栅极上提供输出信号Vout。p型晶体管PT1的漏极构成输出节点ND1(第一输出节点)。p型晶体管PT2的漏极构成反转输出节点NXD1(第一反转输出节点)。
在此，通过节能控制用晶体管，第一电流源CS1在p型晶体管的漏极上提供高电位侧电源电压VDD，该p型晶体管的栅极与产生恒流的的恒压Vrefp连接。在该节能控制用晶体管的栅极上提供节能控制信号opc的反转信号。
n型差动放大电路110将输入信号Vin及输出信号Vout之间的差分进行放大。n型差动放大电路110具有输出节点ND2(第二输出节点)及反转输出节点NXD2(第二反转输出节点)，在输出节点ND2及反转输出节点NXD2之间，输出与输入信号Vin和输出信号Vout之间的差分对应的电压。
该n型差动放大电路110包括第二电流镜电路CM2、和n型(第二导电型)第二差动晶体管对。第二差动晶体管对包括n型晶体管NT3、NT4。n型晶体管NT3、NT4的各晶体管的源极连接至第二电流源CS2，而且，将输入信号Vin及输出信号Vout提供给各晶体管的栅极。n型晶体管NT3、NT4的漏极电流由第二电流镜电路CM2生成。在n型晶体管NT3的栅极上供给输入信号Vin。在n型晶体管NT4的栅极上供给输出信号Vout。n型晶体管NT3的漏极构成输出节点ND2(第二输出节点)，n型晶体管NT4的漏极构成反转输出节点NXD2(第二反转输出节点)。
在此，通过节能控制用晶体管，第二电流源CS2在n型晶体管的漏极供给低电位侧电源电压VSS，该n型晶体管的栅极与产生恒流的恒压Vrefn连接。向该节能控制用晶体管的栅极供给节能控制信号opc。
输出电路120根据p型差动放大电路100的输出节点ND1(第一输出节点)的电压和n型差动放大电路110的输出节点ND2(第二输出节点)的电压生成输出信号Vout。
该输出电路120包括n型(第二导电型)第一驱动晶体管NTO1和p型(第一导电型)第二驱动晶体管PTO1。第一驱动晶体管NTO1的栅极(电压)由p型差动放大电路100的输出节点ND1(第一输出节点)的电压进行控制。第二驱动晶体管PTO1的栅极(电压)由n型差动放大电路110的输出节点(ND2)(第二输出节点)的电压进行控制。第二驱动晶体管PTO1的漏极连接至第一驱动晶体管NTO1的漏极。并且，输出电路120将第一驱动晶体管NTO1的漏极的电压(第二驱动晶体管PTO1的漏极的电压)作为输出信号Vout输出。
而且，本实施例的电压跟随器电路VF由于包括第一辅助电路130及第二辅助电路140，从而消除死区、且抑制穿透电流，同时，因为可快速地将第一驱动晶体管PTO1及第二驱动晶体管NTO2的栅极电压进行充电，所以可实现差动部DIF的高速化。其结果是，不需要扩大不必要的工作电压范围就可抑制穿透电流，且实现低功耗化和高速化。
这里，第一辅助电路130根据输入信号Vin及输出信号Vout驱动p型差动放大电路100的输出节点ND1(第一输出节点)及反转输出节点NXD1(第一反转输出节点)中的至少一个。并且，第二辅助电路140根据输入信号Vin及输出信号Vout驱动n型差动放大电路110的输出节点ND2(第二输出节点)及第二反转输出节点(NXD2)中的至少一个。
并且，在p型晶体管PT1(构成第一差动晶体管对的晶体管中将输入信号Vin供给栅极的晶体管)的栅极、源极间(栅极和源极之间)的电压的绝对值小于p型晶体管PT1的阈值电压的绝对值时，第一辅助电路130通过驱动输出节点ND1(第一输出节点)以及反转输出节点NXD1(第一反转输出节点)中的至少一个，从而控制第一驱动晶体管NTO1的栅极电压。
而且，在n型晶体管NT3(构成第二差动晶体管对的晶体管中在栅极上供给输入信号Vin的晶体管)的栅极、源极间的电压绝对值小于n型晶体管NT3的阈值电压的绝对值时，第二辅助电路140通过驱动输出节点ND2(第二输出节点)以及反转输出节点NXD2(第二反转输出节点)中的至少一个，从而控制第二驱动晶体管PTO1的栅极电压。
图24表示图23所示的电压跟随器电路VF的动作说明图。
在此，将高电位侧电源电压设为VDD、将低电位侧电源电压设为VSS、将输入信号设为Vin、将p型晶体管PT1的阈值电压设为Vthp、将n型晶体管NT3的阈值电压设为Vthn。
如果VDD≥Vin＞VDD-|Vthp|，则p型晶体管截止、n型晶体管导通。在此，p型晶体管根据栅极电压在截止区域、线性区域或饱和区域中动作时，p型晶体管截止是指截止区域。同样，n型晶体管根据栅极电压在截止区域、线性区域或饱和区域中动作时，n型晶体管导通是指线性区域或饱和区域。因此，如果VDD≥Vin＞VDD-|Vthp|，则p型差动放大电路100不动作(截止)，n型差动放大电路110动作(导通)。因此，导通第一辅助电路130的动作(驱动输出节点ND1(第一输出节点)及反转输出节点NXD 1(第一反转输出节点)中的至少一个)，且截止第二辅助电路140的动作(不驱动输出节点ND2(第二输出节点)及反转输出节点NXD1(第二反转输出节点))。这样，在p型差动放大电路100不动作的范围内，因为由第一辅助电路130驱动p型差动放大电路100的输出节点ND 1(反转输出节点NXD1)，所以，即便相对于p型差动放大电路100的第一差动晶体管对的输入死区范围的输入信号Vin，也不会使输出节点ND1的电压处于不稳定状态。
如果VDD-|Vthp|≥Vin≥Vthn+VSS，则p型晶体管导通、n型晶体管截止。在此，p型晶体管根据栅极电压在截止区域、线性区域或饱和区域中动作时，p型晶体管导通是指线性区域或饱和区域。因此，p型差动放大电路100动作(导通)、n型差动放大电路110也动作(导通)。此时，使第一辅助电路130的动作导通或截止(OFF)、使第二辅助电路140的动作导通或截止。即，因为p型差动放大电路100以及n型差动放大电路110动作，所以输出节点ND1、ND2不会成为不定状态，所以，将输出信号Vout通过输出电路120输出。因此，既可以使第一辅助电路130及第二辅助电路140动作，也可以不使其动作。在图24中是使其动作。
如果Vthn+VSS＞Vin≥VSS，则p型晶体管导通、n型晶体管截止。在此，p型晶体管根据栅极电压在截止区域、线性区域或饱和区域中动作时，所说的n型晶体管截止是指截止区域。因此，n型差动放大电路100不动作(截止)、p型差动放大电路110动作(导通)。因此，将第二辅助电路140的动作导通(驱动输出节点ND2(第二输出节点)及反转输出节点NXD2(第二反转输出节点)中的至少一个)、断开第一辅助电路130的动作。这样，在n型差动放大电路110不动作的范围内，由第二辅助电路140驱动n型差动放大电路110的输出节点ND2(反转输出节点NXD2)，因此，即使对于n型差动放大电路110的第二差动晶体管对的输入死区范围的输入信号Vin，也不会使输出节点ND2的电压处于不定状态。
如上所述，利用第一辅助电路130及第二辅助电路140，可控制构成输出电路120的第一驱动晶体管NTO1及第二驱动晶体管PTO1的栅极电压，从而可以消除由输入信号Vin在输入死区范围引起的无用穿透电流的产生。并且，通过消除输入信号Vin的输入死区，从而不必考虑p型晶体管的阈值电压Vthp及n型晶体管的阈值电压Vthn的偏差而设置补偿。因此，可将高电位侧电源电压VDD和低电位侧电源电压VSS之间的电压作为振幅，形成电压跟随器电路VF，所以，可不降低驱动能力、且使工作电压变窄，还可以降低功耗。这意味着升压电路的组装或制造过程的低耐压化，并可实现低成本化。
并且，因为由第一辅助电路130及第二辅助电路140驱动输出节点ND1、ND2，所以，在实现差动部DIF的反应速度的高速化的同时，可以不需要用于相位补偿的电容。而且，通过同时降低输出部OC的第一驱动晶体管PTO1及第二驱动晶体管PTO2的电流驱动能力，从而可实现输出部OC的反应速度的低速化。
下面，对本实施例的电压跟随器电路VF的具体构成例进行详细说明。
在图23中，p型差动放大电路100包括第一电流源CS1、上述第一差动晶体管对、第一电流镜电路CM1。在第一电流源CS1的一端供给高电位侧电源电压VDD(第一电源电压)。在第一电流源CS1的另一端连接有构成上述第一差动晶体管对的p型晶体管PT1、PT2的源极。
第一电流镜电路CM1包括栅极相互连接的n型(第二导电型)第一晶体管对。该第一晶体管对包括n型晶体管NT1、NT2。在n型晶体管NT1、NT2的各晶体管的源极上供给低电位侧电源电压VSS(第二电源电压)。n型晶体管NT1的漏极连接至输出节点ND1(第一输出节点)。n型晶体管NT2的漏极连接至反转输出节点NXD1(第一反转输出节点)。连接n型晶体管NT2(构成第一差动晶体管对的晶体管中连接至反转输出节点NXD1的晶体管)的漏极及栅极。
而且，n型差动放大电路110包括第二电流源CS2、上述第二差动晶体管对、第二电流镜电路CM2。在第二电流源CS2的一端供给低电位侧电源电压VSS(第二电源电压)。在第二电流源CS2的另一端连接有构成上述第二差动晶体管对的n型晶体管NT3、NT4的源极。
第二电流镜电路CM2包括栅极相互连接的P型(第一导电型)第二晶体管对。该第二晶体管对包括p型晶体管PT3、PT4。在p型晶体管PT3、PT4的各晶体管的源极上供给高电位侧电源电压VDD(第一电源电压)。p型晶体管PT3的漏极连接至输出节点ND2(第二输出节点)。p型晶体管PT4的漏极连接至反转输出节点NXD2(第二反转输出节点)。连接p型晶体管PT4(构成第二差动晶体管对的晶体管中连接至反转输出节点NXD2的晶体管)的漏极及栅极。
而且，第一辅助电路130可以包括P型(第一导电型)第一电流驱动晶体管PA1以及第二电流驱动晶体管PA2、及第一电流控制电路132。在第一电流驱动晶体管PA1及第二电流驱动晶体管PA2的各晶体管的源极上供给高电位侧电源电压VDD(第一电源电压)。第一电流驱动晶体管PA1的漏极连接至输出节点ND1(第一输出节点)。第二电流驱动晶体管PA2的漏极连接至反转输出节点NXD1(第一反转输出节点)。
并且，第一电流控制电路132根据输入信号Vin及输出信号Vout控制第一电流驱动晶体管PA1及第二电流驱动晶体管PA2的栅极电压。更具体地，在构成第一差动晶体管对的晶体管中，在栅极上供给输入信号Vin的p型晶体管PT1的栅极、源极间的电压(的绝对值)小于该晶体管的阈值电压(的绝对值)时，第一电流控制电路132控制第一电流驱动晶体管PA1、第二电流驱动晶体管PA2的栅极电压，以驱动输出节点ND1(第一输出节点)及反转输出节点NXD1(第一反转输出节点)的至少一方。
此外，第二辅助电路140可以包括n型(第二导电型)第三电流驱动晶体管NA3及第四电流驱动晶体管NA4、及第二电流控制电路142。在第三电流驱动晶体管NA3及第四电流驱动晶体管NA4的各晶体管的源极上提供低电位侧电源电压VSS(第二电源电压)。第三电流驱动晶体管NA3的漏极连接至输出节点ND2(第二输出节点)。第四电流驱动晶体管NA4的漏极连接至反转输出节点NXD2(第二反转输出节点)。
而且，第二电流控制电路142根据输入信号Vin和输出信号Vout控制第三电流驱动晶体管NA3及第四电流驱动晶体管NA4的栅极电压。更具体地说，当构成第二差动晶体管对的晶体管中在栅极上提供输入信号Vin的n型晶体管NT3的栅极、源极之间的电压的绝对值小于该晶体管的阈值电压的绝对值时，第二电流控制电路142控制第三电流驱动晶体管NA3及第四电流驱动晶体管NA4的栅极电压，以驱动输出节点ND2(第二输出节点)和反转输出节点NXD2(第二反转输出节点)中的至少一个。
在图23中，差动部DIF的反应速度相当于输入信号Vin发生变化之后至第一驱动晶体管PTO1和第二驱动晶体管NTO1的栅极电压发生变化并达到规定(预定)电平的时间。而且，输出部OC的反应速度相当于第一驱动晶体管PTO1和第二驱动晶体管NTO1的栅极电压发生变化之后至输出信号Vout发生变化并达到规定电平的时间。
图25示出第一电流控制电路132的结构例。但是，和图23所示的电压跟随器电路VF相同的部分标注了相同的符号，并适当省略其说明。
第一电流控制电路132包括第三电流源CS3、n型(第二导电型)第三差动晶体管对、及p型(第一导电型)第五电流驱动晶体管PS5和第六电流驱动晶体管PS6。
在第三电流源CS3的一端提供低电位侧电源电压VSS(第二电源电压)。该第三电流源CS3和第二电流源CS2同样，通过用于节能控制的晶体管，在n型晶体管的漏极上提供低电位侧电源电压VSS，其中，该n型晶体管的栅极连接有恒流发生用的恒压Vrefn。而且，在该节能控制用晶体管的栅极提供节能控制信号opc。
第三差动晶体管对包括n型晶体管NS5、晶体管NS6。n型晶体管NS5、晶体管NS6的各晶体管的源极连接至第三电流源CS3的另一端。在n型晶体管NS5的栅极提供输入信号Vin。在n型晶体管NS6的栅极提供输出信号Vout。
在第五电流驱动晶体管PS5和第六电流驱动晶体管PS6的各晶体管的源极上提供高电位侧电源电压VDD(第一电源电压)。第五电流驱动晶体管PS5的漏极连接至构成第三差动晶体管对的n型晶体管NS5的漏极。第六电流驱动晶体管PS6的漏极连接至构成第三差动晶体管对的n型晶体管NS6的漏极。连接第五电流驱动晶体管PS5的栅极和漏极。连接第六电流驱动晶体管PS6的栅极和漏极。
而且，构成第三差动晶体管对的n型晶体管NS5(构成第三差动晶体管对的晶体管中，在其栅极上提供有输入信号Vin的晶体管)的漏极(或第五电流驱动晶体管PS5的漏极)连接至第二电流驱动晶体管PA2的栅极。而且，构成第三差动晶体管对的n型晶体管NS6(构成第三差动晶体管对的晶体管中，在其栅极提供有输出信号Vout的晶体管)的漏极(或第六电流驱动晶体管PS6的漏极)连接至第一电流驱动晶体管PA1的栅极。
即、第一电流驱动晶体管PA1和第六电流驱动晶体管PS6构成电流镜电路。同样，第二电流驱动晶体管PA2和第五电流驱动晶体管PS5构成电流镜电路。
图26示出第二电流控制电路142的构成例。但是，和图23所示的电压跟随器电路VF相同的部分标注了相同的符号，并适当省略其说明。
第二电流控制电路142包括第四电流源CS4、p型(第一导电型)第四差动晶体管对、n型(第二导电型)第七电流驱动晶体管NS7和第八电流驱动晶体管NS8。
在第四电流源CS4的一端提供高电位侧电源电压VDD(第一电源电压)。该第四电流源CS4和CS1同样，通过节能控制用晶体管，向p型晶体管的漏极提供高电位侧电源电压VDD，其中，该p型晶体管的栅极连接有恒流发生用的恒压Vrefp。而且，在该节能控制用晶体管的栅极提供节能控制信号opc的反转信号。
第四差动晶体管对包括p型晶体管PS7、PS8。p型晶体管PS7、PS8的各晶体管源极连接至第四电流源CS4的另一端。在p型晶体管PS7的栅极上提供输入信号Vin。在p型晶体管PS8的栅极提供输出信号Vout。
在第七电流驱动晶体管NS7和第八电流驱动晶体管NS8的各晶体管的源极上提供低电位侧电源电压VSS(第二电源电压)。第七电流驱动晶体管NS7的漏极连接至构成第四差动晶体管对的p型晶体管PS7的漏极。第八电流驱动晶体管NS8的漏极连接至构成第四差动晶体管对的p型晶体管PS8的漏极。连接第七电流驱动晶体管NS7的栅极和漏极。连接第八电流驱动晶体管NS8的栅极和漏极。
而且，构成第四差动晶体管对的p型晶体管PS7(构成第四差动晶体管对的晶体管中，在其栅极提供有输入信号Vin的晶体管)的漏极(或第七电流驱动晶体管NS7的漏极)连接至第四电流驱动晶体管NA4的栅极。而且，构成第四差动晶体管对的p型晶体管PS8(构成第四差动晶体管对的晶体管中，在其栅极提供有输出信号Vout的晶体管)的漏极(或第八电流驱动晶体管NS8的漏极)连接至第三电流驱动晶体管NA3的栅极。
即、第三电流驱动晶体管NA3和第八电流驱动晶体管NS8构成电流镜电路。同样，第四电流驱动晶体管NA4和第七电流驱动晶体管NS7构成电流镜电路。
下面，设第一辅助电路130具有图25所示的第一电流控制电路132、第二辅助电路140具有图26所示构成的第二电流控制电路142，对图23所示构成的电压跟随器电路VF的动作进行说明。
首先，当Vthn+VSS≥Vin＞VSS时，p型差动放大电路100在P型晶体管PT1导通后进行适当的动作，但是，n型差动放大电路110由于NT3不进行动作，所以，n型差动放大电路110的各节点的电压成为不确定。
这里，如果着眼于第二辅助电路140，因为p型晶体管PS7导通之后阻抗变小，所以，第四电流驱动晶体管NA4的栅极电压上升。其结果是，第四电流驱动晶体管NA4的阻抗变小。即、第四电流驱动晶体管NA4驱动反转输出节点NXD2后引入电流，反转输出节点NXD2的电位变低。其结果是，p型晶体管PT3的阻抗变小，输出节点ND2的电位上升。然后，输出电路120的第二驱动晶体管PTO1的阻抗变大，输出信号Vout的电位下降。这样，p型晶体管PS8的阻抗变小后，第三电流驱动晶体管NA3的栅极电压上升。因此，第三电流驱动晶体管NA3的阻抗减小，输出节点ND2的电位下降。
这样，反馈(feed-back)减小p型晶体管PT3的阻抗而提高输出节点ND2的电位的结果，减小第三电流驱动晶体管NA3的阻抗而降低输出节点ND2的电位。其结果是，呈输入信号Vin的电压与输出信号Vout的电压基本相等的平衡状态，第二驱动晶体管PTO1的栅极电压确定在最适合的电压上。
然后，当VDD≥Vin＞VDD-|Vthp|时，进行和上述情况相反的动作。即、n型差动放大电路110的n型晶体管NT3导通后进行适当的动作，但是，p型差动放大电路100由于P型晶体管PT1不进行动作，所以，p型差动放大电路100的各节点的电压为不确定。
这里，着眼于第一辅助电路130时，因为n型晶体管NS5导通之后阻抗减小，所以，第二电流驱动晶体管PA2的栅极电压下降。其结果是，第二电流驱动晶体管PA2的阻抗减小。即、第二电流驱动晶体管PA2驱动反转输出节点NXD1并提供电流，反转输出节点NXD1的电位上升。其结果是，n型晶体管NT2的阻抗减小，而输出节点ND1的电位降低。然后，输出电路120的第一驱动晶体管NTO1的阻抗变大，输出信号Vout的电位升高。由此，n型晶体管NS6的阻抗减小，而第一电流驱动晶体管PA1的栅极电压下降。因此，第一电流驱动晶体管PA1的阻抗变小，输出节点ND1的电位升高。
这样，将减小n型晶体管NT2的阻抗并降低输出节点ND1的电位的结果进行反馈，减小第一电流驱动晶体管PA1的阻抗并升高输出节点ND1的电位。其结果是，处于输入信号Vin的电压与输出信号Vout的电压大致相等的平衡状态，第一驱动晶体管NTO1的栅极电压确定在最适合的电压上。
而且，如果VDD-|Vthp|≥Vin≥Vthn+VSS，则p型差动放大电路100和n型差动放大电路110进行动作，因为输出节点ND1、输出节点ND2的电位是确定的，即使不使第一辅助电路130和第二辅助电路140进行动作，也会处于输入信号Vin的电压和输出信号Vout的电压大致相等的平衡状态。
图27示出关于p型差动放大电路100和第一辅助电路130的节点的电压变化的模拟结果。图28示出关于n型差动放大电路110和第二辅助电路140的节点的电压变化的模拟结果。而且，图29示出关于输出节点ND1、输出节点ND2的电压变化的模拟结果。
在图27中，节点SG1是第一电流驱动晶体管PA1的栅极。节点SG2是第二电流驱动晶体管PA2的栅极。节点SG3是构成第一差动晶体管对的p型晶体管PT1、P型晶体管PT2的源极。
在图28中，节点SG4是第四电流驱动晶体管NA4的栅极。节点SG5是第三电流驱动晶体管NA3的栅极。节点SG6是构成第二差动晶体管对的n型晶体管NT3、n型晶体管NT4的源极。
如图27～图29所示，即使输入0.5伏特左右的输入信号Vin，输出节点ND1也不会成为不确定状态，并控制构成输出电路120的第一驱动晶体管NTO1的栅极电压。
图30示出关于阻抗变换电路IPC的未连接负载时的相位裕度变化和增益变化的模拟结果，其中，该阻抗变换电路IPC包括图23～图25所示构成的电压跟随器电路VF。这里，示出了在动作温度T1、T2、T3(T1＞T2＞T3)的各动作温度下，根据电阻电路RC的电阻值，相位裕度和增益发生变化的情况。这样，在阻抗变换电路IPC中，可以通过变更电阻电路RC的电阻值，来确定未连接负载时的相位裕度。
图31示出关于阻抗变换电路IPC的连接负载时的相位裕度变化和增益变化的模拟结果，其中，该阻抗变换电路IPC包括图23～图25所示构成的电压跟随器电路VF。这里，示出了固定电阻电路RC的电阻值，在动作温度T1、T2、T3(T1＞T2＞T3)的各动作温度下，根据负载LD的负载电容，相位裕度和增益发生变化的情况。这样，在阻抗变换电路IPC中，负载LD的负载电容越大相位裕度越大。
如上述说明，根据本实施例的包括电压跟随器电路VF的阻抗变换电路IPC，可以输入消除死区，也就是以所谓rail-to-rail进行动作，而且，可以实现有效地抑制输出电路120的穿透电流的控制。这样，可以提供大幅地实现低功耗化的阻抗变换电路。而且，因为可以是AB级动作，所以，在使液晶的外加电压反转的极性反转驱动中，可以与极性无关而稳定地驱动数据线。
而且，因为通过第一辅助电路130和第二辅助电路140驱动输出节点ND1、输出节点ND2，所以，在实现差动部DIF的反应速度的高速化的同时，还可以不需要相位补偿用电容器。此外，通过同时降低输出部OC的第一驱动晶体管PTO1和第二驱动晶体管NTO1的电流驱动能力，可以实现输出部OC的反应速度的低速化。因此，可以获得如下效果对随着面板尺寸的扩大引起的负载电容不同的各种显示面板，可以采用同一阻抗变换电路进行驱动。
而且，在使输出信号Vout反馈的电压跟随器电路中，为了使输出稳定，需要防止振荡，一般是在差动放大电路和输出电路之间连接相位补偿电容，保持相位裕度。在这种情况下，我们知道，如果将消耗电流设置为I、相位补偿用电容器的电容值设置为C，则表示电压跟随器电路的能力的通过速率S和I/C成比例。因此，为了增大电压跟随器电路的通过速率，只有减小电容值C或者增大消耗电流I。
另一方面，因为在本实施例中，如上所述可以不需要相位补偿用电容器，所以，并不限定于上述通过速率的公式。因此，可以在不增大消耗电流I的情况下，增大通过速率。
2.3.3电流值的调整在本实施例的电压跟随器电路VF中，通过调整p型差动放大电路100、n型差动放大电路110、第一辅助电路130和第二辅助电路第二辅助电路140的电流源的动作时的电流值，可以进一步提高电路的稳定性。
图32示出本实施例的电压跟随器电路VF的其他结构例的电路图。而且，虽然在图32中省略了用于进行节能控制的晶体管的图示，但是，与上述相同，由于由节能控制信号ope进行控制，所以，可以削减电流源的无谓的电流消耗。
为了提高电压跟随器电路VF的稳定性，使构成输出电路120的第一驱动晶体管NTO1和第二驱动晶体管PTO1的漏极电流相等是有效的。第一驱动晶体管NTO1的漏极电流由p型差动放大电路100的第一电流源CS1的动作时的电流值I1和第一辅助电路130的第三电流源CS3的动作时的电流值I3决定。第二驱动晶体管PTO1的漏极电流由n型差动放大电路110的第二电流源CS2的动作时的电流值I2和第二辅助电路140的第四电流源CS4的动作时的电流值I4决定。
这里，设电流值I1和电流值I3不相等。例如，设电流值I 1是10、电流值I3是5。同样，设电流值I2和电流值I4不相等，例如，设电流值I2是10，电流值I4是5。
输入信号Vin的电压在p型差动放大电路100和第一辅助电路130动作的范围时，第一驱动晶体管NTO1的漏极电流，例如相当于15(＝I1+I3＝10+5)的量流动。同样，输入信号Vin的电压在n型差动放大电路110和第二辅助电路140动作的范围时，第二驱动晶体管PTO1的漏极电流，例如相当于15(＝I1+I3＝10+5)的量流动。
另一方面，例如当输入信号Vin的电压降低而n型晶体管不进行动作时，则n型差动放大电路110和第一辅助电路130不进行动作。于是，第二电流源CS2和第三电流源CS3没有电流流动(I2＝0、I3＝0)。因此，第一驱动晶体管NTO1的漏极电流例如相当于10(＝I1)的量流动，第二驱动晶体管PTO1的漏极电流例如相当于5(＝I4)的量流动。例如，输入信号Vin的电压升高而p型晶体管不进行动作时也是同样的情况。
这样，如果构成输出电路120的第一驱动晶体管NTO 1和第二驱动晶体管PTO1的漏极电流不同、输出信号Vout的上升沿或下降沿不同，那么，输出稳定的时间也会不同，并容易发生振荡。
于是，优选方式是，在本实施例的电压跟随器电路VF中，第一电流源CS1和第三电流源CS3的动作时的电流值相等(I1＝I3)，而且，第二电流源CS2和第四电流源CS4的动作时的电流值相等(I2＝I4)。这可以通过使构成第一～第四的电流源CS1～CS4的晶体管的沟道长度L相等(共通する)、使构成第一电流源CS1和第三电流源CS3的晶体管的沟道宽相等、且构成第二电流源CS2和第四电流源CS4的晶体管的沟道宽相等来实现。
而且，优选方式是，第一电流源CS1～第四电流源CS4的各电流源的动作时的电流值相等(I1＝I2＝I3＝I4)。这是因为在这种情况下，比较容易设计。
而且，通过减少第三电流源CS3和第四电流源CS4的动作时的至少一个电流值，可以实现更进一步的低功耗化。这种情况下，需要不使第一～第四电流驱动晶体管PA1、PA2、NA3、NA4的各晶体管的电流驱动能力降低而减少第三电流源CS3和第四电流源CS4的动作时的至少一个电流值。
图33示出减少第四电流源CS4的动作时的电流值的结构例的说明图。但是，和图23、图26、图32相同的部分标注了相同的符号，并适当省略其说明。而且，虽然在图33中省略了用于进行节能控制的晶体管的图示，但是，与上述相同，通过由节能控制信号opc进行控制，可以减少电流源的无谓的电流消耗。
在图33中，为了减少第四电流源CS4的动作时的电流值，利用了第三电流驱动晶体管NA3和第八电流驱动晶体管NS8构成电流镜电路。设第三电流驱动晶体管NA3的沟道长为L、沟道宽为WA3、第三电流驱动晶体管NA3的漏极电流为INA3；第八电流驱动晶体管NS8的沟道长为L、沟道宽为WS8、第八电流驱动晶体管NS8的漏极电流为INS8。这时，可以表示为INA3＝(WA3/WS8)×INS8。这里，(WA3/WS8)意味着第三电流驱动晶体管NA3的电流驱动能力对于第八电流驱动晶体管NS8的电流驱动能力之比。因此，通过使(WA3/WS8)大于1，可以在不使第三电流驱动晶体管NA3的电流驱动能力降低的情况下，减小漏极电流INS8，也可以减小第四电流源CS4的动作时的电流值I4。
而且，在图33中也可以利用第四电流驱动晶体管NA4和第七电流驱动晶体管NS7构成电流镜电路。
而且同样，优选方式是，减少第三电流源CS3的动作时的电流值。在这种情况下，或者利用第一电流驱动晶体管PA1和第六电流驱动晶体管PS6构成电流镜电路，或者利用第二电流驱动晶体管PA2和第五电流驱动晶体管PS5构成电流镜电路。
如上所述，第一电流驱动晶体管PA1的电流驱动能力与第六电流驱动晶体管PS6的电流驱动能力之比、第二电流驱动晶体管PA2的电流驱动能力与第五电流驱动晶体管PS5的电流驱动能力之比、第三电流驱动晶体管NA3的电流驱动能力与第八电流驱动晶体管NS8的电流驱动能力之比、第四电流驱动晶体管NA4的电流驱动能力与第七电流驱动晶体管NS7的电流驱动能力之比中，至少有一个大于1。这样，可以减少第三电流源CS3、第四电流源CS4中至少一个的动作时的电流值。
3.电源电路图34示出本实施例的电源电路的构成例的框图。这里，示出了作为电子设备的便携式电话机的构成例。图34中和图1相同的部分标注相同的符号，并适当省略其说明。
便携式电话机900包括照相机模块910。照相机模块910包括CCD照相机，将CCD照相机拍摄的图像数据以YUV格式提供给控制器540。
便携式电话机900包括液晶面板512。由源极驱动器520和栅极驱动器530驱动液晶面板512。液晶面板512包括多条栅极线、多条源极线和多个像素。
控制器540连接至源极驱动器520和栅极驱动器530，向源极驱动器520提供RGB格式的显示数据。
电源电路542连接至源极驱动器520和栅极驱动器530，向各驱动器提供驱动用的电源电压。
主机940与控制器540连接。主机940控制控制器540。而且，主机940将通过天线960接收的显示数据在调制解调部950解调后，提供给控制器540。控制器540根据该显示数据，通过源极驱动器520和栅极驱动器530使液晶面板512进行显示。
主机940在调制解调部950将照相机模块910生成的显示数据调制之后，可以通过天线960指示向其他通信装置发送。
主机940根据来自于操作输入部970的操作信息进行显示数据的发送接收处理、照相机模块910的拍摄、液晶面板512的显示处理。
此外，本发明并不仅限于上述实施例，在本发明的宗旨范围内可以进行各种变化。例如作为显示面板，对适用于的液晶面板的情况进行了说明，但是，并不仅限定于此。而且，将各晶体管作为MOS晶体管并进行了说明，但是，并不仅限定于此。
而且，电压跟随器电路、构成该电压跟随器电路的p型差动放大电路、n型差动放大电路、输出电路、第一辅助电路、第二辅助电路的构成也不仅限于上述实施例中说明的构成，可以采用和这些构成等同的各种构成。
而且，本发明中，对于涉及从属保护范围的发明，可以作为从属对象的保护范围的省略一部分构成要件的构成。而且，本发明第一方面权利要求的涉及的发明要部也可以从属于其他独立权利要求。
权利要求
1.一种源极驱动器，用于驱动光电装置的源极线，其特征在于包括阻抗变换电路，根据与显示数据对应的灰阶电压驱动所述源极线；第一开关电路，在一端上提供非显示电压，另一端连接至所述阻抗变换电路的输出；节能数据保持电路，对应每个所述阻抗变换电路设置，或者对应构成一个像素的多个点数的阻抗变换电路设置，并保持节能数据；以及第一屏蔽电路，根据以一水平扫描期间为单位变化的第一屏蔽控制信号屏蔽所述节能数据；其中，在根据所述第一屏蔽电路的输出进行节能控制时，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，将所述第一开关电路设置为导通状态；在根据所述第一屏蔽电路的输出不进行节能控制时，所述阻抗变换电路根据所述灰阶电压驱动其输出，而且，将所述第一开关电路设置为非导通状态。
2.根据权利要求1所述的源极驱动器，其特征在于还包括第二屏蔽电路，所述第二屏蔽电路根据以一水平扫描期间为单位变化的第二屏蔽控制信号屏蔽所述节能数据，其中，所述第一屏蔽电路根据所述第一屏蔽控制信号屏蔽所述第二屏蔽电路的输出。
3.根据权利要求1或2所述的源极驱动器，其特征在于所述阻抗变换电路，在其输出上未连接负载时的相位裕度小于在所述输出上连接负载时的相位裕度。
4.根据权利要求1至3中任一项所述的源极驱动器，其特征在于还包括第二开关电路，所述第二开关电路用于将所述阻抗变换电路的输入及输出旁路；其中，在由一水平扫描期间内变化的驱动期间指定信号所指定的一水平扫描期间内的第一期间，根据所述第一屏蔽电路的输出使所述第二开关电路处于非导通状态，而且，所述阻抗变换电路根据所述灰阶电压驱动其输出；在所述第一期间后的第二期间，使所述第二开关电路处于导通状态，而且，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态。
5.根据权利要求1至4中任一项所述的源极驱动器，其特征在于还包括显示数据存储器，所述显示数据存储器用于存储所述显示数据；其中，从所述显示数据存储器中读出的所述显示数据的规定的位作为所述节能数据存储在所述节能数据保持电路中。
6.根据权利要求1至5中任一项所述的源极驱动器，其特征在于所述阻抗变换电路包括电压跟随器电路，将所述灰阶电压作为输入信号进行供给；以及电阻电路，与所述电压跟随器电路的输出串联连接；其中，所述电压跟随器电路包括差动部，将所述输入信号及所述电压跟随器电路的输出信号的差分进行放大；以及输出部，根据所述差动部的输出将所述电压跟随器电路的输出信号进行输出；其中，通过所述电阻电路驱动所述源极线。
7.根据权利要求6所述的源极驱动器，其特征在于所述差动部的输出的通过速率与所述输出部的输出的通过速率相同，或者大于所述输出部的输出的通过速率。
8.一种光电装置，其特征在于包括多条源极线；多条栅极线；多个开关元件，各开关元件连接至所述多条栅极线中的一条以及所述多条源极线中的一条；栅极驱动器，用于扫描所述多条栅极线；以及根据权利要求1至7中任一项所述的源极驱动器，用于驱动所述多条源极线。
9.一种电子设备，其特征在于包括根据权利要求8所述的光电装置。
10.一种驱动方法，用于驱动光电装置的源极线，其特征在于对应根据与显示数据对应的灰阶电压驱动所述源极线的每个阻抗变换电路或者每构成一个像素的多个点数的阻抗变换电路设置节能数据，根据基于以一水平扫描期间为单位变化的第一屏蔽控制信号屏蔽所述节能数据的结果，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，在所述阻抗电路的输出上供给非显示电压，或者所述阻抗变换电路根据所述灰阶电压驱动其输出。
11.根据权利要求10所述的驱动方法，其特征在于根据所述第一屏蔽控制信号，对根据以一水平扫描期间为单位变化的第二屏蔽控制信号屏蔽所述节能数据的结果进行屏蔽；根据基于所述第一屏蔽控制信号的屏蔽结果，停止或限制所述阻抗变换电路的工作电流，并将其输出设置为高阻抗状态，而且，在所述阻抗变换电路的输出上供给非显示电压，或者所述阻抗变换电路根据所述灰阶电压驱动其输出。
全文摘要
本发明提供了一种实现由于局部显示而实现低功耗化、以及随着芯片面积缩小而实现低成本化的源极驱动器、光电装置、电子设备以及驱动方法。其中，源极驱动器(520)包括根据灰阶电压驱动源极线S
文档编号G02F1/133GK1746963SQ20051010260
公开日2006年3月15日 申请日期2005年9月6日 优先权日2004年9月7日
发明者牧克彦 申请人:精工爱普生株式会社