薄膜晶体管基板及其制造方法

专利名称：薄膜晶体管基板及其制造方法
技术领域：
本发明涉及薄膜晶体管(“TFT”)基板及其制造方法，且更具体而言，本发明涉及薄膜晶体管及其制造方法，其通过降低接触像素电极的钝化层的电阻率从而有效地释放积聚在像素中的电荷。
背景技术：
液晶显示器(“LCD”)包括LCD面板，LCD面板包括形成有TFT的TFT基板、形成有滤色器的滤色器基板和夹置在两个基板之间的液晶层。LCD面板自身不发光，因此在TFT基板的后部设置背光单元来提供光。根据液晶层的配向来调整来自背光单元的光的透射率。
LCD具有包括薄和小尺寸且消耗少电能的优点。但是，难于形成大尺寸的LCD以实现全色、提高对比度且具有宽的视角。
构图的垂直配向(“PVA”)模式是改善视角的模式且分别在像素电极和公共电极上具有切口图案。使用由切口图案形成的边缘场通过调整液晶分子的放置方向，从而改善了视角。
PVA模式中的液晶分子垂直工作，因此当从前侧和横侧观察时透过液晶分子的光的相延迟值之间的差异可以根据视角变化。因此，在横侧低灰度的亮度迅速增加，由此导致降低了识别质量也降低了对比度。为了克服该缺点，开发了一种超PVA(“SPVA”)模式，其中将像素电极分为两个区域，直接施加数据电压的第一区域和电浮置数据电压的第二区域。
同时，当将LCD面板关闭时，通过栅线施加地电压，因此将地电压也施加到TFT的栅电极。在该情形，由于可以有10pA(10×10-12安培)～1nA(10×10-9安培)的电流流过TFT，在像素中充入的电荷被全部通过数据线释放到外部。如果电荷没有被适当地释放，则具有相同极性的电压被持续地施加到液晶，由此在将LCD面板关闭之后在LCD面板上保留了余像，或当将LCD面板开启时产生闪烁。
但是，SPVA的第二区域处于浮置状态下，其没有电连接到第一区域、TFT和数据线，因此当将LCD面板关闭时在第二区域中积聚的电荷没有被适当地释放。

发明内容
因此，本发明的目的是提供一种当关闭电源时有效地释放积聚在像素中的电荷的TFT基板。
本发明的另一方面是提供一种当关闭电源时有效地释放积聚在像素中的电荷的TFT基板的制造方法。
另外，本发明还提供了一种包括当关闭电源时有效地释放积聚在像素中的电荷的TFT基板的LCD面板。
本发明的前述和/或其他方面通过提供一种TFT基板来实现，所述TFT基板包括具有漏电极的TFT、形成于TFT上的第一钝化膜、形成于第一钝化膜上且具有比第一钝化膜更低电阻率的第二钝化膜、和形成于第二钝化膜上且具有电连接到漏电极的第一像素区以及从漏电极和第一像素区电隔离的第二像素区的像素电极。
根据本发明的示范性实施例，第二像素区与部分的漏电极重叠，且第一钝化膜和第二钝化膜形成于漏电极和第二像素区之间。
根据本发明的示范性实施例，第一钝化膜和第二钝化膜由氮化硅制成，且第二钝化膜比第一钝化膜的硅含量高。
根据本发明的示范性实施例，第二钝化膜的电阻率在第一钝化膜的电阻率的1/100到1/1000的范围内。
根据本发明的示范性实施例，第二钝化膜的电阻率在1011Ωcm到1012Ωcm的范围内。
根据本发明的示范性实施例，第一钝化膜的厚度在1000到3000的范围内，且第二钝化膜的厚度在100到500的范围内。
根据本发明的示范性实施例，像素电极切口图案将第二像素区从第一像素区隔离。
根据本发明的示范性实施例，第二像素区从第一像素区隔离并套入第一像素区内。
根据本发明的示范性实施例，第一像素区被施加有来自漏电极的数据信号，且第二像素区没有被施加有直接来自漏电极的数据信号。
根据本发明的示范性实施例，薄膜晶体管基板还包括将数据信号施加到第二像素区的钝化膜电容器。
根据本发明的示范性实施例，第二像素区被施加有比第一像素区更弱的信号，第二像素区响应数据信号显示比第一像素区更低的透光率。
本发明的前述和/或其他方面通过提供一种TFT基板的制造方法来实现，所述方法包括形成具有漏电极的TFT；在TFT上顺序形成第一钝化膜和具有比第一钝化膜具有更低电阻率的第二钝化膜；和在第二钝化膜上形成像素电极，像素电极具有电连接到漏电极的第一像素区和从漏电极和第一像素区电隔离的第二像素区。
根据本发明的示范性实施例，形成第二钝化膜包括通过硅源气体和氮源气体的化学气相沉积形成第二钝化膜。
根据本发明的示范性实施例，形成第一钝化膜和第二钝化膜包括通过硅源气体和氮源气体的化学气相沉积形成第一钝化膜和第二钝化膜。
根据本发明的示范性实施例，形成第一钝化膜和第二钝化膜包括顺序形成第一钝化膜和第二钝化膜。
根据本发明的示范性实施例，形成第二钝化膜包括使用当形成第一钝化膜时的硅源气体的流速的1.5倍到3倍的范围中的硅源气体的流速。
根据本发明的示范性实施例，形成第二钝化膜包括使用当形成第一钝化膜时的氮源气体的流速的0.1倍到0.5倍的范围中的氮源气体的流速。
根据本发明的示范性实施例，通过等离子体增强化学气相沉积形成第一钝化膜和第二钝化膜，且形成第二钝化膜包括使用比当形成第一钝化膜时使用的高频电源频率更低的高频电源频率。
根据本发明的示范性实施例，当形成第二钝化膜时使用的高频电源频率在当形成第一钝化膜时使用的高频电源频率的0.1倍到0.5倍的范围。
根据本发明的示范性实施例，硅源气体包括硅烷气体，且氮源气体包括氨气。
本发明的前述和/或其他方面通过提供一种LCD面板来实现，所述LCD面板包括第一基板，包括具有漏电极的TFT、形成于TFT上的第一钝化膜、形成于第一钝化膜上且具有比第一钝化膜更低电阻率的第二钝化膜、和形成于第二钝化膜上且具有电连接到漏电极的第一像素区以及从漏电极和第一像素区电隔离的第二像素区的像素电极；第二基板，面对第一基板；和液晶层，设置于第一基板和第二基板之间。
根据本发明的示范性实施例，第二基板包括具有公共电极切口图案的公共电极。
根据本发明的示范性实施例，液晶层具有垂直配向模式。
根据本发明的示范性实施例，在一帧中第二像素区的放电量小于第二像素区的充电量的20％。
根据本发明的示范性实施例，当将液晶显示面板的电源关闭时，将第二像素区的充电量在500ms内释放90％或更多。
根据本发明的示范性实施例，选择第二钝化膜的电阻率以适应当将液晶显示面板开启时从第二像素区到第一像素区传输的电荷的最小化和当将液晶显示面板关闭时释放电荷的时间的最小化。


结合附图，从示范性实施例的以下描述，本发明的以上和/或其他方面和优点将变得明显且更加容易理解，在附图中图1A和1B是根据本发明的LCD面板的示范性实施例的示意图；图2是图1A的截面图，沿线II-II所截取；图3是示出改善根据本发明的LCD面板的示范性实施例的识别质量的原理的曲线图；图4是根据本发明的像素的示范性实施例的等效电路图；图5A到图5F示出根据本发明的示范性TFT基板的示范性制造方法的截面图；和图6是用于形成钝化膜的示范性等离子体装置的示意图。
具体实施例方式
现将更加详细地参考本发明的示范性实施例，在附图中示出了其示范性的实例，其中通篇相似的参考标号指示相似的元件。在以下描述实施例以通过参考图来说明本发明。
可以理解当比如层、膜、区域或基板的元件被称为在另一元件“上”时，它可以直接在其他元件上或可以存在中间的元件。相反，当元件被称为“直接”在其他元件“上”时，则没有中间元件存在。在附图中，为了清晰可以夸大层、膜和区域的厚度。
图1A和1B是根据本发明的LCD面板10的示范性实施例的示意图；且图2是图1A的截面图，沿线II-II所截取。更具体而言，图1A显示了TFT基板100的设置，且图1B显示了TFT基板100的像素电极161、162，也在这里称为第一和第二像素区161、162和形成于滤色器基板200的公共电极251上的公共电极切口图案252。
LCD面板10包括TFT基板100(第一基板)、面对TFT基板的滤色器基板200(第二基板)和夹置在之间的液晶层300。
首先，将如下描述TFT基板100。
栅线组件121、122、123形成于第一绝缘基板111上。栅线组件可以为单层或多层金属组件。栅线组件121、122、123包括水平(横向)延伸的栅线121、连接到栅线121的栅电极122和与像素电极161、162重叠以形成存储电容的公共电极线123。
由氮化硅(SiNx)制成的栅绝缘层131设置于第一绝缘层111上来覆盖栅线组件121、122、123。
由非晶硅a-Si制成的半导体层132形成于栅电极122上方的栅绝缘层131上。欧姆接触层133形成于半导体层132上且由用硅化物或n型杂质高度掺杂的n+氢化a-Si制成。将欧姆接触层133从源电极142和漏电极143之间的沟道区去除。
数据线组件141、142、143形成于欧姆接触层133和栅绝缘层131上。数据线组件141、142、143也为单层或多层金属组件。数据线组件141、142、143包括垂直(纵向)延伸且与栅线121交叉以界定像素的数据线142，尽管其通过栅绝缘层131从栅线121绝缘。数据线组件141、142、143还包括从数据线141分出且在欧姆接触层133上方延伸的源电极142，以及从源电极142隔离且形成于与源电极142相对的欧姆接触层133上的漏电极143。这里，漏电极143包括电接触第一像素区161的区域A和沿长度延伸到第二像素区162的下部分的区域B。如所示，区域A可以与栅线121相邻，同时区域B可以位于像素区域的中心位置中的第二像素区162的下方。具体而言，漏电极143可以包括平行于数据线141延伸的第一部分、从第一部分延伸到区域A的第二部分、从第一部分的端部延伸且向区域B倾斜延伸的第三部分、和从第三部分的端部延伸且在区域B中基本平行于数据线141延伸的第四部分。虽然已经示出了漏电极143的具体实施例，但是漏电极143的图案的变体也将落在这些实施例的范围内。
钝化膜151、152形成于数据线组件141、142、143上和没有被数据线组件141、142、143覆盖的半导体层132上。接触孔171形成通过钝化膜151、152以暴露漏电极143。钝化膜151、152被分为下第一钝化膜151和接触像素电极161、162的上第二钝化膜152。第一钝化膜151的厚度d1为约1000到约3000，且第二钝化膜152的厚度为约100到约500。第一钝化膜151和第二钝化膜152可以由氮化硅形成，其中第二钝化膜152比第一钝化膜151的硅含量高。第二钝化膜152的电阻率低于第一钝化膜151的电阻率，其中电阻率是指示材料反抗电流流动的强度的量度。因此，低电阻率指示更容易允许电子移动的材料。优选地，第二钝化膜152的电阻率为第一钝化膜151的电阻率的约1/10到约1/1000。具体而言，第二钝化膜的电阻率为1011Ωcm到1012Ωcm，在该情形，第一钝化膜151基本充当绝缘层。现将在以下描述第二钝化膜152的功能。
像素电极161、162形成于第二钝化膜152上。像素电极161、162可以由氧化铟锡(“ITO”)、氧化铟锌(“IZO”)形成。像素电极161、162被分为通过接触孔171接触漏电极143的第一像素区161和从第一像素区161和从漏电极143电隔离的第二像素区162。第一像素区161通过像素电极切口图案172从第二像素区162隔离，且第二像素区162包括形成于其上的像素电极切口图案173。像素电极切口图案172可以包括基本平行于数据线141延伸的第一部分、从第一部分的第一端延伸且以相对于第一部分的非垂直角延伸的第二部分、和从第一部分的第二端延伸且以相对于第一部分的非垂直角延伸的第三部分。像素电极切口图案173可以包括相对于第一部分的中心部分的长度方向部分的垂直方向延伸的第四部分，和形成三角形状、从第四部分的端部延伸的第五部分。因此，像素电极162套入像素电极161内。虽然已经描述了具体的像素电极切口图案172、173，但是应理解这些图案的变体仍落在这些实施例的范围内。漏电极143的部分B设置于第二像素区162的下方，在其之间具有钝化膜151、152。
像素电极161、162的像素电极切口图案172、173与公共电极切口图案252一起将液晶层300分为多个区域。
接下来，将在以下描述滤色器基板200。
黑矩阵(black matrix)221形成于第二绝缘基板211上。黑矩阵211设置于红、绿和蓝滤色器之间以将滤色器从彼此分开，且防止到设置于第一基板即TFT基板100上的TFT的直接光辐射。黑矩阵221可以由包含黑颜料的光致抗蚀剂有机物质制成。黑颜料可以为碳黑、氧化钛等。
滤色器层231包括重复设置且限定在黑矩阵221内的红、绿和蓝滤色器。滤色器层231对于从背光单元辐射且透过液晶层300的光提供了颜色。滤色器层231可以由光致抗蚀剂有机物质制成。
保护层241形成于滤色器层231和没有用滤色器层231覆盖的黑矩阵221的部分上。保护层241保护滤色器层231而且偏振滤色器层231。保护层241可以由丙烯酸环氧材料形成。
公共电极251形成于保护层241上。公共电极251由ITO或IZO制成。公共电极251与TFT基板100的像素电极161、162一起将电压施加到液晶层300。公共电极切口图案252形成于公共电极251上。示出的公共电极切口图案252包括第一、第二、第三分开的部分。第一部分包括平行于像素电极切口图案172的第一部分延伸且与之分开的第一零件、平行于像素电极切口图案172的第二部分延伸且与之分开的第二零件、和平行于像素电极切口图案173的第四部分延伸且与之分开的第三零件。公共电极切口图案252的第二零件包括平行于第三零件延伸且相对于像素电极切口图案172的第一部分的长度方向位于中心的第四零件、从第四零件延伸且平行于第二零件延伸的第五零件、从第五零件延伸且平行于第一零件延伸的第六零件、从第四零件延伸且与第五零件形成V形状的第七零件、以及从第七零件延伸且平行于第六部分延伸的第八零件。第三部分包括从第一零件分开且平行于第一零件延伸的第九零件、从第九零件且与第七零件平行延伸的第十零件、和从第十零件且与第三零件平行延伸的第十一零件。公共电极切口图案252的第二部分的第四零件可以位于将第一像素电极161对称地分为两部分的位置，公共电极切口图案252的第一部分和公共电极切口图案252的第三部分在第一像素电极161的第一和第二部分上方对称地形成。虽然已经描述了具体的公共电极切口图案252，但是应理解这些图案的变体仍落在这些实施例的范围内。公共电极切口图案252与像素电极161、162的像素电极切口图案172、173一起将液晶层300分为多个区域。
如前所述，像素电极切口图案172、173以及公共电极切口图案252可以形成为各种形状，且因此不限于所示的实施例。
液晶层300设置于第一基板即TFT基板100和第二基板即滤色器基板200之间。液晶层300具有垂直配向(“VA”)模式，其中当没有施加电压时垂直配向液晶分子。当施加电压时液晶分子垂直于电场排列，因为液晶分子的各向异性介电常数是负的。但是，如果没有形成像素电极切口图案172、173和公共电极切口图案252，则液晶分子被不规则地配向，因为液晶分子的排列方向不确定，且向错线形成于配向方向不同的边界处。当将液晶层300施加有电压时，图案172、173、252形成边缘场来确定液晶配向的排列方向。另外，根据图案172、173、252的设置将液晶层300分为多个区域。
示范性实施例可以被改变为各种方式。仅通过实例，公共电极线123可以形成为各种图案，像素可以被分为3或更多的区域等。
如参考图3现将描述的，在前述的LCD面板10中提高了识别质量。
来自背光单元(未显示)的光通过第一像素区161或第二像素区162、液晶层300和第二基板200以被使用者识别。第一像素区161一般通过漏电极143被施加有数据信号，且第二像素区没有被施加有直接来自漏电极143的数据信号，而是由形成在钝化膜151、152中的电容器CCP施加有数据信号。因此，第二像素区162被施加有比第一像素区161更弱的信号，由此在相同的数据信号下显示比第一像素区更低的透光率。即，伽马曲线分别在第一像素电极161和第二像素电极162中不同，由此提高了横侧的识别质量。使用者实际感知的透光率是透过第一像素区161和第二像素区162的光的透射的平均。
其后，参考图4，描述第二钝化膜152如何起作用。图4显示了示范性像素的等效电路图。
两个液晶电容器CLC1、CLC2连接到TFT。TFT包括连接到栅线的栅电极、连接到数据线的源电极、和漏电极。第一液晶电容器CLC1直接连接到TFT，比如连接到TFT的漏电极，而且第二液晶电容器CLC2通过钝化膜电容器CCP连接到TFT，钝化膜电容器CCP连接到TFT的漏电极。第一液晶电容器CLC1是形成于第一像素区161中的电容器且第二液晶电容器CLC2是形成于第二像素区162中的电容器。
如果没有提供第二钝化膜152，即，如果像素电极161、162形成于第一钝化膜151上，则第一液晶电容器CLC1将从第二液晶电容器CLC2电隔离。在该条件下，如果将地电压施加到TFT，则第一液晶电容器CLC1将通过TFT和数据线向外部放电，如箭头所示，同时第二液晶电容器CLC2不能向外部放电。
示范性实施例中的第二钝化膜152具有低电阻，因此形成电阻RPAS来将第一液晶电容器CLC1连接到TFT，如图4所示。因此，通过电阻RPAS第二液晶电容器CLC2向外部放电，如箭头所示。具体而言，当将TFT施加有地电源时，第一像素区161中的电荷通过TFT和数据线被释放到外部，而且第二像素区162中的电荷通过具有低电阻率的第二钝化膜152传输到第一像素区161且被释放到外部。因此，像素区中所有的电荷被适当地释放。
同时，设计第二钝化膜152的电阻率从而既当LCD面板10关闭时在短时间内释放电荷也可以当LCD面板10打开时最小化从第二像素区162到第一像素区161传输的电荷。如果第二钝化膜152的电阻率过大，则当LCD面板关闭时不能有效地释放电荷。另一方面，如果第二钝化膜152的电阻率过小，则当LCD打开时第二像素区162中的电荷将过多地传输到第一像素区161。在后者的情形，施加到像素区161、162的电压将变得相似，由此不会提高识别质量。优选地，控制第二钝化膜152的电阻率从而在一帧中第二像素区162的放电量小于其充电量的20％，且当将电源关闭时，将第二像素区的充电量在500ms内释放90％或更多。
其后，将参考图5A到4F和图6描述TFT基板100的示范性制造方法。
参考图5A，在第一绝缘基板111上沉积栅线组件材料且通过使用掩模的光刻来构图栅线组件材料以形成包括栅线121、栅电极122和公共电极现123的栅线组件121、122和123。
参考图5B，依次沉积用于形成栅绝缘层131、半导体层132和欧姆接触层133的材料层。
参考图5C，通过光刻来蚀刻用于形成半导体层132和欧姆接触层133的层以在栅电极122上方的栅绝缘层131上形成岛形状。
参考图5D，沉积数据线组件材料且通过使用掩模的光刻来构图数据线组件材料以形成包括与栅线121交叉的数据线141、连接到数据线141且在栅电极122上方延伸的源电极142和与源电极142相对的漏电极143的数据线组件141、142、143。然后蚀刻没有用数据线组件141、142和143覆盖的部分的欧姆接触层133，以横跨栅电极122将其一分为二，由此暴露半导体层132。这里，将漏电极143延伸到部分B的位置，以设置于随后形成的第二像素区162下。
参考图5E，形成第一钝化膜151。通过使用硅源气体和氮源气体的等离子体增强化学气相沉积(“PECVD”)来形成第一钝化膜151。
这里，将参考图6描述用于形成第一钝化膜151的等离子体装置300。
处理室311形成产生等离子体的反应空间312。在反应空间312中，形成源气体流入的入口313、314和排出反应中所使用的源气和从反应产生的副产物的出口315。另外，在反应空间312中设置了具有板状的上电极321和下电极322。下电极322支撑形成数据线组件141、142、143的TFT基板100。上电极321和下电极322可以由铝板制成，且下电极322优选地大于TFT基板100。
在示范性实施例中，硅源气体是硅烷气体(SiH4)且氮源气体是氨气(NH4)。硅烷气体透过物质流控制器331和阀332且通过入口313流入反应空间312。氨气透过物质流控制器341和阀342且通过入口314流入反应空间312。将高频(射频RF)电源333连接到上电极321。出口315连接到真空泵351。真空泵351在反应之后将源气体和副产物通过出口315流出反应空间321，且适当地保持反应空间312真空。
等离子体装置300使用电容耦合等离子体，但也可使用电感耦合等离子体。而且，除了源气体以外，比如氮的惰性气体也可以被用于反应空间312中。在等离子体装置300中，当高频电源333将电源施加到上电极321且硅烷和氨气分别通过入口313、314流入反应空间312时，在反应空间312中形成等离子体，且在TFT基板100上沉积氮化硅。
参考图5F，在第一钝化膜151上形成第二钝化膜152。第二钝化膜152由氮化硅制成，且当形成第一钝化膜151时在同一等离子体装置300中随后形成。如下形成第二钝化膜152。
当几乎形成第一钝化膜151时，改变了硅烷气和/或氨气的流速，或改变了施加到上电极321的高频电源333的电源的频率。
如果通过增加硅烷气体的流速来形成第二钝化膜152，则硅烷气体的流速增加为当形成第一钝化膜151时的硅烷气体流速的约1.5倍到约3倍。如果通过减少氨气的流速来形成第二钝化膜152，则氨气的流速减少为当形成第一钝化膜151时的氨气流速的约0.1倍到约0.5倍。或者，可以通过基本同时即增加硅烷气体的流速也减少氨气的流速来形成第二钝化膜152。分别通过流控制器331、341来控制硅烷气体和氨气的流速。如果通过减小高频电源33的频率来形成第二钝化膜152，则频率减少为当形成第一钝化膜151时的高频电源的频率的约0.1倍到约0.5倍。
如上所述形成的第二钝化膜152具有比第一钝化膜151高的硅含量，且其电阻率急剧减小。并行地改变源气体的流入和频率。
之后，接触孔171形成通过钝化膜151、152来暴露漏电极143，然后在其上形成像素电极161、162来完成TFT基板100。形成像素电极161、162同时形成像素电极切口图案172、173。
通过常规的方法可以制造滤色器基板200。形成公共电极251同时形成公共电极切口图案252。然后，将TFT基板100相对于滤色器基板200设置，且液晶层300夹置在其之间，由此完成LCD面板10。
虽然已经显示和描述了本发明的几个实施例，然而本领域的技术人员可以理解在不脱离本发明的原理和精神的情况下，可以对这些实施例作出各种变化，其范围在权利要求和它们的等同物中界定。另外，术语第一、第二等不表示任何次序或重要性，而是术语第一、第二等被用于区分元件。另外，术语单数的使用不表示数量的限制，而是表示至少一个所述项目的存在。
本申请要求于2005年1月5日提交的韩国专利申请No.2005-0000770的优先权，其全部内容引入于此作为参考。
权利要求
1.薄膜晶体管基板包括薄膜晶体管，包括漏电极；第一钝化膜，形成于所述薄膜晶体管上；第二钝化膜，形成于所述第一钝化膜上且具有比所述第一钝化膜更低电阻率；和像素电极，形成于所述第二钝化膜上且包括电连接到所述漏电极的第一像素区以及从所述漏电极和第一像素区电隔离的第二像素区。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述第二像素区与部分的所述漏电极重叠，且所述第一钝化膜和第二钝化膜形成于所述漏电极和所述第二像素区之间。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述第一钝化膜和第二钝化膜由氮化硅制成，且所述第二钝化膜比所述第一钝化膜的硅含量高。
4.根据权利要求1所述的薄膜晶体管基板，其中，所述第二钝化膜的电阻率在所述第一钝化膜的电阻率的1/100到1/1000的范围内。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述第二钝化膜的电阻率在1011Ωcm到1012Ωcm的范围内。
6.根据权利要求1所述的薄膜晶体管基板，其中，所述第一钝化膜的厚度在1000到3000的范围内，且所述第二钝化膜的厚度在100到500的范围内。
7.根据权利要求1所述的薄膜晶体管基板，其中，像素电极切口图案将所述第二像素区从所述第一像素区隔离。
8.根据权利要求1所述的薄膜晶体管基板，其中，所述第二像素区从所述第一像素区隔离并套入所述第一像素区内。
9.根据权利要求1所述的薄膜晶体管基板，其中，所述第一像素区被施加有来自所述漏电极的数据信号，且所述第二像素区没有被施加有直接来自所述漏电极的数据信号。
10.根据权利要求9所述的薄膜晶体管基板，其中，所述薄膜晶体管基板还包括将数据信号施加到所述第二像素区的钝化膜电容器。
11.根据权利要求9所述的薄膜晶体管基板，其中，所述第二像素区被施加有比所述第一像素区更弱的信号，所述第二像素区响应所述数据信号显示比第一像素区更低的透光率。
12.薄膜晶体管基板的制造方法，包括形成包括漏电极的薄膜晶体管；在所述薄膜晶体管上顺序形成第一钝化膜和具有比所述第一钝化膜具有更低电阻率的第二钝化膜；和在所述第二钝化膜上形成像素电极，所述像素电极包括电连接到所述漏电极的第一像素区和从所述漏电极和第一像素区电隔离的第二像素区。
13.根据权利要求12所述的薄膜晶体管基板的制造方法，其中形成所述第二钝化膜包括通过硅源气体和氮源气体的化学气相沉积形成所述第二钝化膜。
14.根据权利要求12所述的薄膜晶体管基板的制造方法，其中形成所述第一钝化膜和第二钝化膜包括通过硅源气体和氮源气体的化学气相沉积形成所述第一钝化膜和第二钝化膜。
15.根据权利要求14所述的薄膜晶体管基板的制造方法，其中形成所述第一钝化膜和第二钝化膜包括顺序形成所述第一钝化膜和第二钝化膜。
16.根据权利要求15所述的薄膜晶体管基板的制造方法，其中形成所述第二钝化膜包括使用当形成所述第一钝化膜时的硅源气体的流速的1.5倍到3倍的范围中的硅源气体的流速。
17.根据权利要求15所述的薄膜晶体管基板的制造方法，其中形成所述第二钝化膜包括使用当形成所述第一钝化膜时的氮源气体的流速的0.1倍到0.5倍的范围中的氮源气体的流速。
18.根据权利要求15所述的薄膜晶体管基板的制造方法，其中通过等离子体增强化学气相沉积形成所述第一钝化膜和第二钝化膜，且形成第所述二钝化膜包括使用比当形成所述第一钝化膜时使用的高频电源频率更低的高频电源频率。
19.根据权利要求18所述的薄膜晶体管基板的制造方法，其中当形成所述第二钝化膜时使用的高频电源频率在当形成第一钝化膜时使用的高频电源频率的0.1倍到0.5倍的范围。
20.根据权利要求14或15所述的薄膜晶体管基板的制造方法，其中所述硅源气体包括硅烷气体，且所述氮源气体包括氨气。
21.液晶显示面板，包括第一基板，包括具有漏电极的薄膜晶体管、形成于所述薄膜晶体管上的第一钝化膜、形成于所述第一钝化膜上且具有比所述第一钝化膜更低电阻率的第二钝化膜、和形成于所述第二钝化膜上且具有电连接到所述漏电极的第一像素区以及从所述漏电极和所述第一像素区电隔离的第二像素区的像素电极；第二基板，面对所述第一基板；和液晶层，设置于所述第一基板和第二基板之间。
22.根据权利要求21所述的液晶显示面板，其中所述第二基板包括形成于其上的具有公共电极切口图案的公共电极。
23.根据权利要求21所述的液晶显示面板，其中所述液晶层具有垂直配向模式。
24.根据权利要求21所述的液晶显示面板，其中在一帧中所述第二像素区的放电量小于所述第二像素区的充电量的20％。
25.根据权利要求21所述的液晶显示面板，其中当将所述液晶显示面板的电源关闭时，将所述第二像素区的充电量在500ms内释放90％或更多。
26.根据权利要求21所述的液晶显示面板，其中选择所述第二钝化膜的电阻率以适应当将所述液晶显示面板开启时从第二像素区到第一像素区传输的电荷的最小化和当将液晶显示面板关闭时释放电荷的时间的最小化。
全文摘要
本发明公开了薄膜晶体管基板、其制造方法和具有其的液晶显示面板。所述薄膜晶体管基板包括包括漏电极的薄膜晶体管；形成于所述薄膜晶体管上的第一钝化膜；形成于所述第一钝化膜上且具有比所述第一钝化膜更低电阻率的第二钝化膜；和形成于所述第二钝化膜上且包括电连接到所述漏电极的第一像素区以及从所述漏电极和第一像素区电隔离的第二像素区的像素电极。因此，当电源关时，薄膜晶体管基板有效地释放积聚在像素中的电荷。
文档编号G02F1/133GK1819219SQ20061005130
公开日2006年8月16日 申请日期2006年1月5日 优先权日2005年1月5日
发明者金景旭 申请人:三星电子株式会社