器件基板和液晶面板的制作方法

专利名称：器件基板和液晶面板的制作方法
技术领域：
本发明涉及器件基板和液晶面板，特别涉及整体地(monolithic)形成有元件及其控制电路的器件基板、和使用该器件基板的液晶面板。
背景技术：
以液晶面板为代表的各种平面型显示器件已被实用化，并被搭载 在以便携式电子设备为首的各种电子设备中。特别地，近年来，为了 设备的小型化，包括整体地形成有元件及其驱动电路的元件侧基板的 液晶面板(以下称为整体型液晶面板)已被实用化。参照图16和图17，对整体(monolithic)型液晶面板的结构进行 说明。图16是表示液晶面板的外观的图。如图16所示，液晶面板具 有将元件侧基板1与相对基板2贴合的结构。在元件侧基板1与相对 基板2重叠的部分，形成有配置有显示元件的像素区域3。像素区域3 的外周部分由黑矩阵(blackmatrix) 4覆盖。在元件侧基板1上的由黑 矩阵4覆盖的部分，形成有显示元件的驱动电路等。在液晶面板的1边上设置有多个外部端子5。外部端子5包括电 源端子；在元件侧基板1上形成的驱动电路用的控制端子；用于向在 相对基板2上形成的相对电极提供规定电位的端子；和用于向在元件 侧基板1上形成的存储电容线提供规定电位的端子等。图17是以往的液晶面板的元件侧基板的平面图。图17所示的元 件侧基板90是在基底基板91上整体地形成有显示元件及其驱动电路 的器件基板。在基底基板91上，形成有显示元件41、行控制电路92、 列控制电路96、外部端子42、行侧电平转换器43、列侧电平转换器 44、和共用转移部件45。此外，在与元件侧基板90相对的相对基板(未 图示)上，形成有相对电极46。显示元件41在基底基板91上在行方向上并列配置有3m个、在列 方向上并列配置有n个，形成像素阵列。行控制电路92包括触发电路(flip-flop circuit) 93、电平转换器(level shifter) 94、和输出电路95 各n个，以行单位控制显示元件41。列控制电路96包括k个(=m/2 个)触发电路97、 k个电平转换器98、和3m个采样电路(sampling circuit) 99，以列单位控制显示元件41。此外，在元件侧基板卯上形 成的电路的动作与在后述的元件侧基板10 (图1)上形成的电路的动 作相同，因此，在此省略说明。像素阵列的外周部分被称为"框"。行控制电路92和列控制电路 96以及连接这些控制电路与外部端子42的配线，被配置在框中(典型 地，被配置在框的邻接的两边上)。例如，行控制电路92与像素阵列 分离几百pm左右而配置在框的一边(列方向的边)上，列控制电路 96与像素阵列分离几百)im左右而配置在框的另一边(行方向的边) 上。一般，在元件侧基板90中，触发电路93的配置间隔P—G与显示 元件41的行的配置间隔P—G—PIX相同，采样电路99的配置间隔P_S 与显示元件41的列的配置间隔P—S一PIX相同(参照图17)。另外， 一直以来，也已知有在列控制电路中包括与采样电路相同 数目的触发电路的元件侧基板。在该元件侧基板中，列控制电路中包 含的触发电路的配置间隔与显示元件的列的配置间隔相同。此外，与本申请发明相关的技术，在以下的文献中被公开。专利 文献1中公开了在像素矩阵基板上设置长边方向的尺寸比像素区域的 宽度或者高度短的驱动电路。专利文献2中公开了在使扫描驱动器和 数据驱动器中包含的有源元件的配设间距变窄而产生的配线区域上， 通过绝缘膜配置共用转移电极。专利文献3的图24中公开了用扇状的 倾斜配线将线区块(line-block)选择电路和像素连接。专利文献1:日本特开2000-292805号公报专利文献2:日本特开2002-6331号公报专利文献3:日本特开2003-186045号公报发明内容在最近的整体型液晶面板中，配置有行控制电路的部分的框的宽 度为2、 3mm左右，配置有列控制电路的部分的框的宽度为4mm左右，为了设备的小型化，希望框尺寸尽可能小。另外，如果能够縮小元件 侧基板的框尺寸，则在1块母基板上能够搭载的元件侧基板的块数增 加，因此，液晶面板的成本降低。因此，即使将框尺寸稍微缩小，在 实用上也有很大意义。当在框的一边上配置行控制电路、在框的另一边上配置列控制电 路的情况下，框的宽度应该与行控制电路或者列控制电路的短边方向 的长度大致相等。但是，在实际的整体型液晶面板中，框的宽度大多 比控制电路的短边方向的长度大。例如，当在框的一边上配置行控制电路、在框的另一边上配置列 控制电路的情况下，除此以外的电路配置在框的4角。但是，将在元 件侧基板上形成的电路与外部端子连接的配线，也需要配置在框的4角。特别地，在框的4个角中接近外部端子的一侧的2个角(图16所 示的R1和R2)，需要配置很多与外部端子连接的配线。因为这样在元 件侧基板的一部分集中配置电路和配线，所以框尺寸有时会增大。另外，有设置在液晶面板的外部的信号源电路以比在元件侧基板 上形成的电路低的电压进行动作的情况。在该情况下，在元件侧基板 上设置有对在元件侧基板上形成的电路与外部端子之间流动的信号的 电平进行变换的电平转换器(例如，图17所示的行侧电平转换器43 和列侧电平转换器44)。但是，当电平转换器的尺寸比行控制电路或者 列控制电路的短边方向的尺寸大时，框尺寸增大。另外，当供给到液晶面板的视频信号被相展开的情况下，框尺寸 有时也会增大。例如，当视频信号被4相展开的情况下，在元件侧基 板上需要配置总共12根(RGBX4根)的视频信号线。当视频信号线 的宽度为50(im、配线间隔为10jLim时，视频信号线的配线区域的宽度 为710)nm。视频信号的相展开，在大画面的液晶面板中是有效的，但 是也成为框尺寸增大的主要原因。另外，为了提高显示品质，提出了包括与4色以上的颜色对应的 显示元件的液晶面板。在该液晶面板中，伴随着元件侧基板上配置的 视频信号线的根数的增加，框尺寸会增加。另外，也提出了包括整体地形成有与显示无关的电路(例如音频 放大器电路)的元件侧基板的液晶面板。在该液晶面板中，将与显示无关的电路和用于向该电路供给信号的配线配置在元件侧基板上，因 此，框尺寸会增大。另一方面，作为縮小框尺寸的方法，可考虑以下所述的方法。首 先，可考虑縮小行控制电路或者列控制电路的短边方向的尺寸的方法。 但是，在最近的整体型液晶面板中，行控制电路的短边方向的尺寸为1 2mm左右，列控制电路的短边方向的尺寸为3mm左右，几乎没有 将它们缩小的余地。另外，可考虑使行控制电路或者列控制电路移动到元件侧基板的 一个角，以形成用于配置电路和配线的空区域的方法。但是，由于需 要确保共用转移部件的配置区域等原因，其它部分的框尺寸有时反而 会增大。另外，可考虑将应该配置在元件侧基板上的视频信号线分成2个 以上的组，以组为单位将视频信号线配置在不同的路径上，由此防止 配线集中的方法。但是，当将视频信号线配置在不同的路径上时，视 频信号线的配线负荷和延迟时间变得不统一，显示品质会恶化。因此，本发明的目的是提供缩小框尺寸而不大幅变更布局的器件 基板和使用该器件基板的液晶面板。本发明的第一方面是一种器件基板，其整体地形成有元件及其控 制电路，其特征在于，包括基底基板；由在上述基底基板上呈二维 状配置的元件构成的元件阵列；和在上述基底基板上沿着上述元件阵 列的一边配置的、以行单位或者列单位控制上述元件的控制电路，上 述控制电路具有将与上述元件的控制单位对应的单位控制电路呈一维 状连续配置的结构，上述单位控制电路的配置间隔比上述元件的控制 单位的配置间隔窄，并且，两者的差为对于上述控制电路能够容许的 最小配线宽度以下或者最小配线间隔以下。本发明的第二方面的特征在于，在本发明的第一方面中，上述控 制电路具有沿着上述元件阵列的列方向的边、将与上述元件的行对应 的触发电路呈一维状连续配置的结构，上述触发电路的配置间隔比上 述元件的行的配置间隔窄，并且，两者的差为上述最小配线宽度以下 或者上述最小配线间隔以下。本发明的第三方面的特征在于，在本发明的第一方面中，上述控制电路具有沿着上述元件阵列的行方向的边、将与上述元件的列对应 的触发电路呈一维状连续配置的结构，上述触发电路的配置间隔比上 述元件的列的配置间隔窄，并且，两者的差为上述最小配线宽度以下 或者上述最小配线间隔以下。本发明的第四方面的特征在于，在本发明的第一方面中，上述控 制电路具有沿着上述元件阵列的行方向的边、将与上述元件的列对应 的采样电路呈一维状连续配置的结构，上述采样电路的配置间隔比上 述元件的列的配置间隔窄，并且，两者的差为上述最小配线宽度以下 或者上述最小配线间隔以下。本发明的第五方面的特征在于，在本发明的第一方面中，上述控 制电路以在上述元件阵列的外周部分的1个角附近形成空区域的方式 配置，在上述空区域中配置有用于同时传送多根同种信号的配线组。本发明的第六方面的特征在于，在本发明的第五方面中，上述配 线组中包括多根视频信号线。本发明的第七方面的特征在于，在本发明的第五方面中，上述配 线组中包括相展开后的多根视频信号线。本发明的第八方面的特征在于，在本发明的第五方面中，上述配 线组中包括与各色信号对应的4根以上的视频信号线。本发明的第九方面的特征在于，在本发明的第一方面中，上述控 制电路以在上述元件阵列的外周部分的1个角附近形成空区域的方式 配置，在上述空区域中配置有对在外部端子与上述控制电路之间传送 的信号的电平进行变换的电平转换器。本发明的第十方面的特征在于，在本发明的第一方面中，还包括 在上述基底基板上沿着上述元件阵列的行方向的边配置的、对与上述 元件的列对应的列配线进行预充电的预充电电路，上述控制电路以在 上述元件阵列的外周部分的1个角附近形成空区域的方式配置，连接 外部端子和上述预充电电路的配线通过上述空区域。本发明的第十一方面的特征在于，在本发明的第一方面中，还包 括在上述基底基板上沿着上述元件阵列的另一边配置的、以行单位和 列单位中与上述控制电路不同的单位控制上述元件的另一控制电路。本发明的第十二方面的特征在于，在本发明的第十一方面中，上述控制电路以在上述元件阵列的外周部分的1个角附近形成空区域的 方式配置，在上述空区域中配置有对在外部端子与上述另一控制电路 之间传送的信号的电平进行变换的电平转换器。本发明的第十三方面的特征在于，在本发明的第一方面中，还包 括在上述基底基板上沿着上述元件阵列的其它两边按照分成第一部分 和第二部分的方式进行配置的、以行单位和列单位中与上述控制电路 不同的单位控制上述元件的另一控制电路，上述控制电路以在上述元 件阵列的外周部分的2个角附近分别形成空区域的方式配置，连接外 部端子和上述第一部分的配线通过上述空区域的一个，连接外部端子 和上述第二部分的配线通过上述空区域的另一个。本发明的第十四方面是一种液晶面板，其具有将两块基板贴合的 结构，其特征在于，包括元件侧基板，该元件侧基板包括基底基板，由在上述基底基板 上呈二维状配置的显示元件构成的像素阵列，和在上述基底基板上沿 着上述像素阵列的一边配置的、以行单位或者列单位控制上述显示元 件的控制电路；和与上述元件侧基板相对的相对基板，上述控制电路具有将与上述显示元件的控制单位对应的单位控制 电路呈一维状连续配置的结构，上述单位控制电路的配置间隔比上述显示元件的控制单位的配置 间隔窄，并且，两者的差为对于上述控制电路能够容许的最小配线宽 度以下或者最小配线间隔以下。 发明效果根据本发明的第一方面，通过使用长边方向的尺寸比相同方向的 元件阵列的尺寸小的控制电路，在配置有控制电路的部分的框中形成 空区域(既没有配置元件也没有配置其控制电路的区域)。因此，通过 在所形成的空区域中配置电路或配线，能够縮小器件基板的框尺寸。 另外，通过縮小框尺寸，能够增加在1块母基板上能够搭载的器件基 板的块数，从而降低器件基板的成本。另外，因为元件的控制单位的 配置间隔与单位控制电路的配置间隔的差小，所以能够几乎不使控制 电路的短边方向的尺寸增大，而縮小控制电路的长边方向的尺寸。根据本发明的第二方面，在控制电路是具有将触发电路连续配置 的结构的行控制电路的情况下，通过以比元件的行稍窄的间隔配置触 发电路，行控制电路的列方向的尺寸变得比像素阵列的列方向的尺寸 小。通过在由此形成的空区域中配置电路或配线，能够縮小器件基板 的框尺寸。根据本发明的第三方面，在控制电路是具有将触发电路连续配置 的结构的列控制电路的情况下，通过以比元件的列稍窄的间隔配置触 发电路，列控制电路的行方向的尺寸变得比像素阵列的行方向的尺寸 小。通过在由此形成的空区域中配置电路或配线，能够縮小器件基板 的框尺寸。根据本发明的第四方面，在控制电路是具有将采样电路连续配置 的结构的列控制电路的情况下，通过以比元件的列稍窄的间隔配置采 样电路，列控制电路的行方向的尺寸变得比像素阵列的行方向的尺寸 小。通过在由此形成的空区域中配置电路或配线，能够縮小器件基板 的框尺寸。根据本发明的第五方面，将用于同时传送多根同种信号的配线组 配置在通过适当地配置控制电路而形成的空区域中，由此，能够将该 配线组配置在相同路径中以维持等长性，同时能够縮小器件基板的框 尺寸。根据本发明的第六方面，能够将多根视频信号线配置在相同路径 中以维持等长性，同时能够缩小器件基板的框尺寸。根据本发明的第七方面，能够将相展幵后的多根视频信号线配置 在相同路径中以维持等长性，同时能够缩小器件基板的框尺寸。根据本发明的第八方面，能够将与各色信号对应的4根以上的视 频信号线配置在相同路径中以维持等长性，同时能够縮小器件基板的 框尺寸。根据本发明的第九方面，将控制电路用的电平转换器配置在通过 适当地配置控制电路而形成的空区域中，由此能够縮小器件基板的框 尺寸。根据本发明的第十方面，将连接外部端子和预充电电路的配线配 置在通过适当地配置控制电路而形成的空区域中，由此能够縮小器件基板的框尺寸。根据本发明的第十一方面，对于包括另一控制电路的器件基板， 也在配置有控制电路的部分的框中形成空区域，在所形成的空区域中 配置电路或配线，由此能够縮小框尺寸。根据本发明的第十二方面，将另一控制电路用的电平转换器配置 在通过适当地配置控制电路而形成的空区域中，由此能够縮小器件基 板的框尺寸。根据本发明的第十三方面，将另一控制电路用的控制配线分为2 部分配置在通过适当地配置控制电路而形成的2个空区域中，由此能 够縮小器件基板的框尺寸。根据本发明的第十四方面，通过使用长边方向的尺寸比相同方向 的像素阵列的尺寸小的控制电路，在配置有控制电路的部分的框中形成空区域(既没有配置元件也没有配置其控制电路的区域)。因此，通 过在所形成的空区域中配置电路或配线，能够縮小元件侧基板的框尺 寸，从而縮小液晶面板的外形尺寸。另外，通过缩小元件侧基板的框 尺寸，能够增加在1块母基板上能够搭载的元件侧基板的块数，从而 降低液晶面板的成本。


图1是本发明的第一实施方式的液晶面板的元件侧基板的平面图。图2是本发明的第二实施方式的液晶面板的元件侧基板的平面图。 图3是本发明的第三实施方式的液晶面板的元件侧基板的平面图。 图4A是表示以往的液晶面板的元件侧基板中的配线间隔的图。 图4B是表示以往的液晶面板的元件侧基板中的配线间隔的图。 图4C是表示本发明的实施方式的液晶面板的元件侧基板中的配 线间隔的图。图4D是表示本发明的实施方式的液晶面板的元件侧基板中的配 线间隔的图。图5是图4C的X部的放大图。图6是本发明的实施方式的器件基板的第一例的平面图。 图7是本发明的实施方式的器件基板的第二例的平面图。图8是本发明的实施方式的器件基板的第三例的平面图。 图9是本发明的实施方式的器件基板的第四例的平面图。 图IO是本发明的实施方式的器件基板的第五例的平面图。 图11是本发明的实施方式的器件基板的第六例的平面图。 图12是本发明的实施方式的器件基板的第七例的平面图。图13是本发明的实施方式的器件基板的第八例的平面图。 图14是本发明的实施方式的器件基板的第九例的平面图。 图15是本发明的实施方式的器件基板的第十例的平面图。 图16是表示整体型液晶面板的外观的图。 图17是以往的液晶面板的元件侧基板的平面图。符号说明10、20、30元件侧基板11、21、31基底基板12、22、32行控制电路13、23、33触发电路(flip-flop circuit)14、24、34电平转换器(level shifter)15、25、35输出电路16、26、36列控制电路17、27、37触发电路18、28、38电平转换器19、29、39采样电路41显示元件42外部端子43行侧电平转换器44列侧电平转换器45共用转移部件46相对电极47扫描-信号线48数据信号线具体实施方式
图1~图3分别为本发明的第一 第三实施方式的液晶面板的元件 侧基板的平面图。图1~图3所示的元件侧基板10、 20、 30分别为在基 底基板ll、 21、 31上、整体地形成有显示元件及其驱动电路的器件基 板。通过将元件侧基板IO、 20、 30与相对基板如图16所示进行贴合， 得到本发明的第一 第三实施方式的液晶面板。在图1所示的元件侧基板10中，在基底基板11上形成有显示元 件41、行控制电路12、列控制电路16、外部端子42、行侧电平转换 器43、列侧电平转换器44、和共用转移部件45。显示元件41在基底 基板11上沿行方向并列配置有3m个、沿列方向并列配置有n个，形 成像素阵列。行控制电路12包括触发电路13、电平转换器14、和输 出电路15各n个。列控制电路16包括k个(^m/2个)触发电路17、 k个电平转换器18、和3m个釆样电路19。图2所示的元件侧基板20，除了布局结构之外，与元件侧基板IO 相同。在元件侧基板20中，在基底基板21上形成有显示元件41、行 控制电路22、列控制电路26、外部端子42、行侧电平转换器43、列 侧电平转换器44、和共用转移部件45。显示元件41在基底基板21上 沿行方向并列配置有3m个、沿列方向并列配置有n个，形成像素阵列。 行控制电路22包括触发电路23、电平转换器24、和输出电路25各n 个。列控制电路26包括k个(-m/2个)触发电路27、 k个电平转换器 28、和3m个采样电路29。图3所示的元件侧基板30，具有与元件侧基板20类似的布局结构。 在元件侧基板30中，在基底基板31上形成有显示元件41、行控制电 路32、列控制电路36、外部端子42、行侧电平转换器43、列侧电平 转换器44、和共用转移部件45。显示元件41在基底基板31上沿行方 向并列配置有m个、沿列方向并列配置有n个，形成像素阵列。行控 制电路32包括触发电路33、电平转换器34、和输出电路35各n个。列控制电路36包括触发电路37、电平转换器38、和采样电路39各m个。此外，行控制电路12、 22、 32也被称作栅极驱动器，列控制电路 16、 26、 36也被称作源极驱动器。另外，在图1 图3中，仅图示出以下说明所需要的配线，省略除此以外的配线(例如，电源配线)。另外，图1 图3所示的相对电极46形成在与基底基板11、 21、 31相对的相 对基板(未图示)上。以下，将显示元件41的行方向(图中的横方向) 仅称为"行方向"，将显示元件41的列方向(图中的纵方向)仅称为 "列方向"。以下，参照图1说明元件侧基板10的结构(但是，布局结构将在 后面说明)和动作。显示元件41，如上所述，在行方向上并列配置有 3m个、在列方向上并列配置有n个，形成像素阵列。在该像素阵列中， 配设有n根扫描信号线47 (也被称作栅极总线)和3m根数据信号线 48 (也被称作源极总线)。各扫描信号线47与同行中配置的显示元件 41连接。各数据信号线48与同列中配置的显示元件41连接。在行方 向上邻接配置的3个显示元件41，依次与红、绿和蓝的副像素 (sub-pixel)(也被称作绘素(picture element))对应。行控制电路12使用n根扫描信号线47以行单位对显示元件41进 行控制。使用1个触发电路13、 1个电平转换器14、和1个输出电路 15对显示元件41的1行进行控制。n个触发电路13被串联连接，形成n段的移位寄存器。栅极起动 脉冲(gate start pulse) GSP经由外部端子42被供给至移位寄存器的数 据输入端。栅极时钟GCK经由外部端子42被供给至移位寄存器的时 钟端子。栅极起动脉冲GSP以1帧时间中1次的比例处于有效状态(在 此为高电平)。栅极时钟GCK以在1线时间(linetime)中1次的比例 向规定的方向(在此为上升方向)变化。n个触发电路13的输出信号通常为低电平。在栅极起动脉冲GSP 处于有效状态时当栅极时钟GCK上升时，只有第一个触发电路13的 输出信号变成高电平。接着，当栅极时钟GCK上升时，只有第二个触 发电路13的输出信号变成高电平。以下同样地，每当栅极时钟GCK 上升时，依次只有第三个、第四个、……触发电路13的输出信号变成 高电平。电平转换器14将触发电路13的输出信号的电压变换为能够输入 到输出电路15中的电平。此外，电平转换器14在不能用触发电路13 的输出信号直接控制输出电路15的情况下设置。输出电路15根据电平转换器14的输出信号，将向扫描信号线47施加的电压切换至第一电平(与有效状态对应的电平)和第二电平(与 非有效状态对应的电平)。因此，在第一线时间，向第一个扫描信号线47施加的电压为上述 第一电平，第一行的显示元件41被控制为选择状态。在第二线时间， 向第二个扫描信号线47施加的电压变成上述第一电平，第二行的显示 元件41被控制为选择状态。以下同样地，在第i线时间(i为1以上n 以下的整数)，向第i个扫描信号线47施加的电压变成上述第一电平， 第i行的显示元件41被控制为选择状态。这样，显示元件41在1线时 间内逐行地被控制为选择状态。一般地，当同时向液晶面板供给(与各色信号对应的信号线的根 数)Xa根的视频信号时，将a称为相展开数。元件侧基板10被同时 供给6根模拟的视频信号R1、 R2、 Gl、 G2、 Bl、 B2，因此，相展开 数为2。列控制电路16使用3m根数据信号线48以列单位对显示元件41 进行控制。显示元件41每6列被分成一组，各组使用1个触发电路17、 l个电平转换器18、和6个采样电路19进行控制。此外， 一般当相展 开数为a时，显示元件41每3a列被分为一组，各组使用1个触发电 路17、 l个电平转换器18、和3a个采样电路19进行控制。k个bm/2个)触发电路17被串联连接，形成k段的移位寄存器。 此外， 一般当相展开数为a时，由(m/a)个触发电路13形成(m/a) 段的移位寄存器。源极起动脉冲(source start pulse) SSP经由外部端子 42被供给至移位寄存器的数据输入端子。源极时钟SCK经由外部端子 42被供给至移位寄存器的时钟端子。源极起动脉冲SSP以在1线时间 中1次的比例处于有效状态(在此为高电平)。源极时钟SCK在应该 对视频信号进行采样的定时向规定的方向(在此为上升方向)变化。k个触发电路17的输出信号通常为低电平。在源极起动脉冲SSP 处于有效状态时当源极时钟SCK上升时，只有第一个触发电路17的 输出信号变成高电平。接着，当源极时钟SCK上升时，只有第二个触 发电路17的输出信号变成高电平。以下同样地，每当源极时钟SCK 上升时，依次只有第三个、第四个……触发电路17的输出信号变成高电平。电平转换器18将触发电路17的输出信号的电压变换为能够输入到采样电路19中的电平。此外，电平转换器18在不能用触发电路17 的输出信号直接控制采样电路19的情况下设置。采样电路19，当电平转换器18的输出信号上升时，对6根视频信 号R1、 R2、 Gl、 G2、 Bl、 B2中的任一个进行采样。所采样的信号被 供给到数据信号线48。在元件侧基板10中，1个触发电路17与6个 采样电路19对应。因此，当1个触发电路17的输出信号上升时，6 个采样电路19同时进行采样，6根视频信号同时被供给到6根数据信 号线48。行侧电平转换器43将经由外部端子42输入的信号GCK、 GSP的 电压变换为能够输入到行控制电路12中的电平。列侧电平转换器44 将经由外部端子42输入的信号SCK、 SSP的电压变换为能够输入到列 控制电路16中的电平。此外，行侧电平转换器43在不能用经由外部 端子42输入的信号直接控制行控制电路12的情况下设置，列侧电平 转换器44在不能用经由外部端子42输入的信号直接控制列控制电路 16的情况下设置。这样，行控制电路12依次选择显示元件41的行，列控制电路16 对显示元件41的行供给视频信号。显示元件41在由行控制电路12选 择时，根据由列控制电路16供给的视频信号，切换显示状态。以行单 位选择显示元件41，对选择的显示元件的行供给视频信号，由此进行 画面显示。图2所示的元件侧基板20的结构(但是，除了布局结构以外)和 动作与元件侧基板IO相同，因此，在此省略说明。图3所示的元件侧 基板30的结构(但是，除了布局结构以外)和动作，在以下方面与元 件侧基板10不同。在元件侧基板30中，列控制电路36使用m根数据 信号线48以列单位对显示元件41进行控制。1根模拟的视频信号VD 经由外部端子42被供给至列控制电路36。使用1个触发电路37、 1 个电平转换器38、和1个采样电路39，对显示元件41的1列进行控 制。m个触发电路37被串联连接，形成m段的移位寄存器。与元件侧基板10的情况相同的信号SCK、 SSP，经由外部端子42被供给至移位 寄存器的数据输入端子和时钟端子。电平转换器38将触发电路37的 输出信号的电压变换为能够输入到采样电路39中的电平。采样电路 39，当电平转换器38的输出信号上升时，对视频信号VD进行采样。 采样的信号被供给到数据信号线48。以下，对元件侧基板IO、 20、 30的布局结构进行说明。在图l所 示的元件侧基板10中，触发电路13以列方向的尺寸(配置在元件侧 基板上时的列方向的尺寸)比显示元件41的列方向的尺寸小的方式设 计。电平转换器14和输出电路15以列方向的尺寸为触发电路13的列 方向的尺寸以下的方式设计。n个触发电路13沿着像素阵列的列方向的边呈一维状连续配置。 电平转换器14和输出电路15，与对应的触发电路13在行方向上并列 配置。因此，电平转换器14和输出电路15，以与触发电路13相同的 间隔配置。另外，触发电路13的配置间隔P一G比显示元件41的行的配置间 隔P—G—PIX窄，但是这两个配置间隔的差设置有一定的限制。艮口，两 个配置间隔的差(P_G_PIX-P_G)被限制为设计行控制电路12时能够 容许的最小配线宽度以下或者最小配线间隔以下。结果，行控制电路 12的列方向的尺寸比像素阵列的列方向的尺寸小，但两者的差为上述 最小配线宽度的n倍以下或者上述最小配线间隔的n倍以下。通过这样使用列方向的尺寸比像素阵列小的行控制电路12，能够 在配置有行控制电路12的部分的框中形成空区域(既没有配置显示元 件也没有配置其控制电路的区域)。在图1所示的元件侧基板10中， 行控制电路12被配置在框的一边(列方向的边)的远离外部端子42 的位置(在图1中为下侧)，在框的左上角形成空区域。在形成的空区 域中配置有行侧电平转换器43、列侧电平转换器44、相展开后的视频 信号线等。由此，能够使配置有行控制电路12的部分的框的宽度缩小。接着，在图2所示的元件侧基板20中，采样电路29以行方向的 尺寸(配置在元件侧基板上时的行方向的尺寸)比显示元件41的行方 向的尺寸小的方式设计。触发电路27和电平转换器28以行方向的尺 寸为采样电路29的行方向的尺寸的6倍以下(一般地，当相展开数为a时，为3a倍以下)的方式设计。3m个采样电路29沿着像素阵列的行方向的边呈一维状连续配置。 触发电路27和电平转换器28，与对应的6个采样电路29在列方向上 并列配置。因此，触发电路27和电平转换器28，以与6个采样电路 29相同的间隔配置。另外，采样电路29的配置间隔P—S比显示元件41的列的配置间 隔P一S一PIX窄，但是这两个配置间隔的差设置有一定的限制。艮口，两 个配置间隔的差(P_S—PIX-P—S)被限制为设计列控制电路26时能够 容许的最小配线宽度以下或者最小配线间隔以下。结果，列控制电路 26的行方向的尺寸比像素阵列的行方向的尺寸小，但两者的差为上述 最小配线宽度的3m倍以下或者上述最小配线间隔的3m倍以下。通过这样使用行方向的尺寸比像素阵列小的列控制电路26，能够 在配置有列控制电路26的部分的框中形成空区域。在图2所示的元件 侧基板20中，列控制电路26被配置在框的一边(行方向的边)的远 离外部端子42的位置(在图2中为右侧)，在框的左上角形成空区域。 在形成的空区域中配置有行侧电平转换器43、列侧电平转换器44、相 展开后的视频信号线等。由此，能够使配置有列控制电路26的部分的 框的宽度縮小。接着，在图3所示的元件侧基板30中，触发电路37以行方向的 尺寸比显示元件41的行方向的尺寸小的方式设计。电平转换器38和 采样电路39以行方向的尺寸为触发电路37的行方向的尺寸以下的方 式设计。m个触发电路37沿着像素阵列的行方向的边呈一维状连续配置。 电平转换器38和采样电路39，与对应的触发电路37在列方向上并列 配置。因此，电平转换器38和采样电路39以与触发电路37相同的间隔配置。另外，触发电路37的配置间隔P_S比显示元件41的列的配置间 隔P—S一PIX窄，但是这两个配置间隔的差设置有一定的限制。g卩，两 个配置间隔的差(P—S—PIX-P一S)被限制为设计列控制电路36时能够 容许的最小配线宽度以下或者最小配线间隔以下。结果，列控制电路 36的行方向的尺寸比像素阵列的行方向的尺寸小，但两者的差为上述最小配线宽度的m倍以下或者上述最小配线间隔的m倍以下。通过这样使用行方向的尺寸比像素阵列小的列控制电路36，能够 在配置有列控制电路36的部分的框中形成空区域。在图3所示的元件 侧基板30中，列控制电路36被配置在框的一边(行方向的边)的远 离外部端子42的位置(在图3中为右侧)，在框的左上角形成空区域。 在形成的空区域中配置有行侧电平转换器43、列侧电平转换器44等。 由此，能够使配置有列控制电路36的部分的框的宽度縮小。这样，根据元件侧基板IO、 20、 30，使行控制电路12或者列控制 电路26、 36的长边方向的尺寸缩小以形成空区域，在所形成的空区域 中配置电路(例如，行侧电平转换器43、列侧电平转换器44)、配线 (例如，相展开后的视频信号线)，由此，能够使配置有行控制电路12 或者列控制电路26、 36的部分的框的宽度縮小。此外，根据在元件侧 基板上形成的电路的尺寸和在元件侧基板上形成的配线的混杂度，也 有能够使框的宽度在两边縮小的情况。此外，根据元件侧基板10、 20、 30，能够不损害等长性地配置连 接外部端子42和列控制电路16、 26、 36的多个视频信号线(详细内 容将在后文叙述)。由此，能够使视频信号线的配线负荷均匀化，防止 显示品质的恶化。另外，通过在上述空区域中配置行侧电平转换器43、 列侧电平转换器44，能够在液晶面板的外部使用低电压化的信号源电 路。因此，能够使用广泛流通的已有的部件构成低耗电的液晶显示装 置。此外，在元件侧基板IO、 20、 30中，使行控制电路或者列控制电 路的一方縮小，但是也可以利用上述的方法使行控制电路和列控制电 路两者縮小。以下，参照图4A 图4D，将元件侧基板10、 20、 30的布局结构 与以往的元件侧基板的布局结构对比而进行说明。在图4A 图4D及其 说明中，将在元件侧基板上整体地形成的行控制电路或者列控制电路 称作"控制电路"，将由控制电路控制的配线称作"像素间配线"。换 言之，在此所说的控制电路为行控制电路12和列控制电路26、 36中 的任一个，在此所说的像素间配线为扫描信号线47和数据信号线48 中的任一个。图4A是表示一般的液晶面板的元件侧基板中的配线间隔的图。在 一般的元件侧基板中，控制电路的输出位置的间隔Al与显示元件的相同方向的配置间隔B相同(A1-B)，控制电路的长边方向的尺寸Wl 与像素阵列的相同方向的尺寸大致相同。但是，在图4A所示的结构中， 需要将电路和配线集中配置在框的4角(特别是靠近外部端子的一侧 的2个角)，存在框尺寸增大的问题。图4B是表示专利文献2 (日本特开2002-6331号公报)中公开的 液晶面板的元件侧基板中的配线间隔的图。在该情况下，控制电路被 分为多个部分配置在框中。另外，控制电路的输出位置的间隔A2比显 示元件的相同方向的配置间隔B窄(A2<B)，控制电路的长边方向的 尺寸W2的合计与像素阵列的相同方向的尺寸相比足够小。控制电路 与像素间配线通过扇状的倾斜配线连接。在该专利文献中，并未具体地公开将控制电路的长边方向的尺寸 縮小什么程度。实际中，为了确保能够配置共用转移电极的那样的区 域，需要使控制电路缩小某一程度(至少几％以上)。但是，为了将控 制电路的长边方向的尺寸縮小至该程度，需要使控制电路中包含的晶 体管的结构、配线的布局大幅变更。另外，当縮小长边方向的尺寸时， 短边方向的尺寸大多要增大。另外，在图4B所示的结构中，连接控制 电路和像素间配线的倾斜配线的配线长和配线延迟不统一，显示品质 会恶化。图4C是表示元件侧基板10、 20、 30中的配线间隔的图。在元件 侧基板IO、 20、 30中，控制电路的输出位置的间隔A3比显示元件的 相同方向的配置间隔B窄(A3<B)，控制电路的长边方向的尺寸W3 比像素阵列的相同方向的尺寸小。元件侧基板IO、 20、 30在这一点与 图4B所示的结构相同。除此以外，在元件侧基板IO、 20、 30中，与 图4B所示的结构不同，控制电路的输出位置的间隔A3与显示元件的 相同方向的配置间隔B的差(B-A3)为设计控制电路时能够容许的最 小配线宽度以下或者最小配线间隔以下。当将元件侧基板的电路图案曝光时，例如，使用具有4pm左右的 分辨率的曝光装置。另外，为了防止由制造时的异物引起的膜残留或 断线，有时也使用比该分辨率粗的设计规则进行布局。这样，元件侧基板以几pm左右的设计规则进行布局，在某些位置以l(Him左右的设计规则进行布局。但是，并不是全部电路都以设计规则的极限值进行布局，在布局结果中大多分散有几pm左右的富余。因此，为了使控制电路中包含的 触发电路或采样电路的尺寸在特定方向上縮小设计规则的极限值以 下，不需要使这些电路中包含的晶体管或配线大幅移动，将上述的富 余稍微削减即足够。由此，能够不使触发电路和采样电路的布局大幅 变更，而在特定方向上缩小这些电路的尺寸。这样利用分散在布局结果中的富余，将触发电路或者采样电路的 尺寸在特定方向上縮小设计规则的极限值以下，由此，能够将控制电 路的短边方向的长度保持为大致相同(最好情况是相同)，同时能够将 控制电路的长边方向的尺寸W3縮小设计规则的极限值的n倍以下、 3m倍以下或者m倍以下。例如，在240 (列)XRGBX320 (行)点结构的液晶面板中，考 虑显示元件的行以150lam的间隔配置的情况。在该情况下，如果行控 制电路中包含的触发电路等的配置间隔比显示元件的行的配置间隔小 2pm，则行控制电路的列方向的尺寸比像素阵列的列方向的尺寸小2, X 320=640,。上述2pm的值，从曝光装置的分辨率来看足够小，是l根配线也 不能配置的小尺寸。因此，即使使行控制电路中包含的触发电路等的 列方向的尺寸减小2pm，触发电路等的行方向的尺寸也几乎不发生变 化。因此，能够维持行控制电路的行方向的尺寸，同时将列方向的尺 寸縮小640拜。另外，在240 (列)XRGBX320 (行)点结构的液晶面板中，考 虑显示元件的列以50(im的间隔配置的情况。在该情况下，如果列控制 电路中包含的采样电路等的配置间隔比显示元件的列的配置间隔小 lpm，则列控制电路的行方向的尺寸縮小l)amX (240X3) =720jam。上述lpm的值，从曝光装置的分辨率来看足够小，是l根配线也 不能配置的小尺寸。因此，即使使列控制电路中包含的采样电路等的 行方向的尺寸减小lpm，采样电路等的列方向的尺寸也几乎不发生变 化。因此，能够维持列控制电路的列方向的尺寸，同时将行方向的尺寸縮小720jam。这样，在上述的例子中，能够将行控制电路的列方向的尺寸缩小 64(Vm、将列控制电路的行方向的尺寸縮小720pm。在最近的液晶面 板中，框的宽度为2mm左右，视频信号线的线宽为50pm左右。因此， 如果将控制电路的长边方向的尺寸縮小640jim或者720pm，则能够形 成能够配置电平转换器等的电路和多个视频信号线的足够宽度的空区 域。此外， 一般在彩色液晶面板中，显示元件的列数比显示元件的行 数多，因此，如果使列控制电路中包含的采样电路等的配置间隔縮小 非常小的量，则能够使列控制电路的行方向的尺寸大幅縮小。另夕卜，在元件侧基板IO、 20、 30中，控制电路具有触发电路或者 采样电路呈一维状连续的结构。因此，在将控制电路分为多个部分配 置在框中的情况下，能够防止连接控制电路和像素间配线的配线的长 度在某处显著不同、在显示画面中出现边界。以下，对元件侧基板IO、 20、 30中的、连接控制电路和像素间配 线的配线(以下称为连接配线)进行说明。在元件侧基板10、 20、 30 中，作为连接配线，可以使用笔直地连接控制电路的输出位置和像素 间配线的倾斜配线。在该情况下，连接配线的长度变得不统一，但在 即使连接配线的长度不统一也能得到足够的显示品质的情况下，能够 使用上述那样的直线的倾斜配线。在直线的倾斜配线不能得到足够的显示品质的情况下，通过使用 在中途弯曲的配线作为连接配线，能够使连接配线的长度统一。在图 4C中，将控制电路的输出位置和像素间配线从左边开始依次作为第一 个、第二个、……第z个。第一个输出位置与第一个像素间配线由直 线的倾斜配线L1连接，第z个输出位置与第z个像素间配线由直线的 倾斜配线L2连接。倾斜配线L1、 L2与控制电路的长边方向的边所成 的角分别为01、 02。另外，如图4C所示，当将控制电路和像素阵列 以中央对齐的方式配置的情况下，ei=e2。参照图5，说明任意位置的连接配线的形状。图5是图4C的X部 的放大图。设通过第i个(i是满足Ki々的整数)输出位置并平行于 倾斜配线L2的直线、与通过第i个像素间配线的一端并平行于倾斜配 线L1的直线的交点为Pi。第i个输出位置与第i个像素间配线，由连接第i个输出位置与点Pi的配线、和连接点Pi与第i个像素间配线的 一端的配线(即，连接第i个输出位置和第i个像素间配线的一端、并 在点Pi弯曲的配线)连接。在使用图4C和图5所示的连接配线的情况下，连接配线的长度变 得统一，连接配线的配线电阻和电容变得统一。因此，能够防止由使 用扇状的倾斜配线而引起的显示不均匀。或者，在元件侧基板IO、 20、 30中，也可以使用图4D所示的连 接配线。在液晶面板的元件侧基板中，大多情况下配线和电路集中在 控制电路的一端。在该情况下，可以以远离配线和电路集中的区域的 方式配置控制电路。具体地说，可以将控制电路配置成不与像素阵列 中央对齐，使连接配线的倾斜度在控制电路的一端(图4D中的左端) 附近的一侧大、在控制电路的另一端(图4D中的右端)附近的一侧小。 由此，能够在控制电路的一端(图4D中的左端)形成足够宽度的空区 域。在使用图4D所示的连接配线的情况下，控制电路中包含的触发电 路和采样电路的配置间隔的縮小量(B-A4)比图4C所示的情况下的 縮小量(B-A3)小。因此，对构成控制电路中包含的触发电路和采样 电路的晶体管或配线的布局进行修正的必要性进一步变小。因此，能 够几乎不变更控制电路的短边方向的尺寸，而縮小控制电路的长边方 向的尺寸，从而縮小元件侧基板的框尺寸。此外，在使用图4C和图4D所示的倾斜配线作为连接配线的情况 下，希望以连接配线的长度(换言之，控制电路与元件阵列的分离尺 寸)尽可能短的方式进行布局。即，希望以相对于控制电路的短边方 向的尺寸，控制电路与元件阵列的分离尺寸充分小的方式进行布局。 例如，在控制电路的短边方向的尺寸为几mm的情况下，设上述分离 尺寸与以往的液晶面板为相同程度(即，几百pm左右)，希望以倾斜 配线收纳在该分离尺寸的区域内的方式调整布局。如果这样进行布局， 则即使使用倾斜配线作为连接配线，上述分离尺寸也不会增大，因此， 能够防止器件基板的框的增大。到此，作为本发明的器件基板的例子，对液晶面板的元件侧基板 进行了说明，但是本发明也能够应用于整体地形成有元件阵列及其控制电路的其它的器件基板。例如，本发明也能够应用于有机电致发光 面板等显示面板、传感器矩阵等传感器面板等。在应用于其它的器件 基板的情况下，也使行控制电路或者列控制电路的长边方向的尺寸比 元件阵列的相同方向的尺寸小，以形成空区域，并在所形成的空区域 中配置电路、配线等，由此，能够縮小器件基板的尺寸。通过缩小行控制电路或者列控制电路的长边方向的尺寸而形成的 空区域的利用方式，可考虑很多的变化。图6 图15是本发明的实施方式的器件基板的平面图。参照图6 图15，包括已经叙述的结构在内， 对本发明的各种实施方式进行说明。此外，在图6~图15中，粗线是强 调表示视频信号线，LS是表示电平转换器。另外，在以下的说明中， 举出电平转换器作为介于外部端子与控制电路之间的电路的代表例， 但是在将其它电路(例如，电源电路)设置在器件基板上的情况下也 是同样的。(1) 配线集中在器件基板的一角的情况(图6) 当在器件基板上整体地形成某电路时，有时该电路的控制配线集中配置在器件基板的一角，器件基板的尺寸增大。因此，通过在应用 本发明而形成的空区域中配置配线，能够縮小器件基板的尺寸。另外， 通过用短的配线将在器件基板上形成的电路与外部端子连接，能够使 电路稳定地动作。(2) 用于同时传送多根同种信号的配线组集中在器件基板的一角 的情况(图7)为了防止配线集中在器件基板的一角，考虑将配线分为2个以上 的组，将各组中包含的配线配置在不同的路径中的方法。但是，当对 用于同时传送多根同种信号的配线组(例如，用于同时传送多根与各 色成分对应的模拟视频信号的视频信号线组)应用该方法时，配线长 和配线延迟变得不统一，有时显示品质会恶化。因此，用于同时传送 多根同种信号的配线组需要配置在相同路径中。因此，通过将用于同 时传送多根同种信号的配线组配置在应用本发明而形成的空区域中， 能够将该配线组配置在相同路径中以维持等长性，同时缩小器件基板 的尺寸。另外，在包括与4色以上的颜色对应的元件的器件基板中，通过在应用本发明而形成的空区域中配置与各色信号对应的4根以上的视 频信号线，能够将4根以上的视频信号线配置在相同路径中以维持等 长性，同时縮小器件基板的尺寸。该方法能够应用于包括与4色以上 的颜色对应的显示元件的液晶面板。(3) 相展开后的视频信号线集中在器件基板的一角的情况(图8)供给到器件基板的视频信号线有时会被相展开。 一般，设相展开数为a时，在器件基板上配置3a根视频信号线。因此，通过在应用本 发明而形成的空区域中配置相展开后的视频信号线，能够将该配线组 配置在相同路径中以维持等长性，同时縮小器件基板的尺寸。(4) 整体地形成有行侧电平转换器的情况(图9) 在经由外部端子输入的信号不能直接控制行控制电路的情况下，在外部端子与行控制电路之间，配置有对在两者之间传送的信号的电 平进行变换的电平转换器。该电平转换器优选配置在器件基板的一角， 但是列控制电路和配线也配置在那里，因此，器件基板的尺寸有时会 增大。因此，通过将行侧电平转换器配置在应用本发明而形成的空区 域中，能够縮小器件基板的尺寸。(5) 整体地形成有列侧电平转换器的情况(图10) 在经由外部端子输入的信号不能直接控制列控制电路的情况下，在外部端子与列控制电路之间，配置有对在两者之间传送的信号的电 平进行变换的电平转换器。该电平转换器优选配置在器件基板的一角， 但是行控制电路和配线也配置在那里，因此，器件基板的尺寸有时会 增大。因此，通过将列侧电平转换器配置在应用本发明而形成的空区 域中，能够縮小器件基板的尺寸。(6) 整体地形成有预充电电路的情况(图11) 在器件基板上，有时沿着元件阵列的行方向的边，配置有对与元件的列对应的列配线进行预充电的预充电电路。例如，为了提高显示 元件的充电率，在液晶面板的元件侧基板上，配置有对列配线进行预 充电的预充电电路。但是，在包括预充电电路的器件基板中，为了配 置预充电电路用的控制配线，配线集中在器件基板的一角，器件基板 的尺寸有时会增大。因此，通过将连接外部端子和预充电电路的配线 配置在应用本发明而形成的空区域中，能够縮小器件基板的尺寸。(7) 外部端子沿着行控制电路的长边方向设置的情况(图12) 在至此说明的器件基板(参照图1 图3、图6 图11)中，外部端子沿着列控制电路的长边方向、隔着列控制电路而设置在元件阵列 的相反侧。在这样的器件基板中，配线集中在列控制电路的一端或者两端。另一方面，在图12所示的器件基板中，外部端子沿着行控制电路的长边方向、隔着行控制电路而设置在元件阵列的相反侧。在这样 的器件基板中，配线集中在行控制电路的一端或者两端，器件基板的 尺寸增大。因此，通过将配线配置在应用本发明而形成的空区域中， 能够縮小器件基板的尺寸。(8) 行控制电路被分开配置在元件阵列的两侧的情况(图13)在器件基板中，有时行控制电路被分开配置在元件阵列的两侧。 例如，在大画面的液晶面板中，扫描信号线的电阻变高，因此，有时 采用将元件阵列分为左右两部分，从元件阵列的左右两侧驱动扫描信 号线的方法。在这样的器件基板中，配线集中在行控制电路的一端或 者两端，器件基板的尺寸增大。因此，通过将配线配置在应用本发明 而形成的空区域中，能够縮小器件基板的尺寸。(9) 整体地形成有与元件的控制无关的电路的情况(图14) 在器件基板上，有时设置有与元件的控制无关的电路(以下，称为增值电路)。例如，在液晶面板的元件侧基板上，作为增值电路，有 时设置有音频放大器电路、照度传感器电路等。如果考虑向设备的组 装，则优选包括增值电路的器件基板的尺寸小。因此，通过将增值电 路用的控制配线配置在应用本发明而形成的空区域中，能够縮小器件 基板的尺寸。(10) 列控制电路由整体地形成的开关电路和IC芯片构成的情况 (图15)设置在器件基板上的列控制电路，有由在基底基板上整体地形成 的开关电路、和搭载在基底基板上的IC芯片构成的情况。在该情况下， 与列控制电路连接的视频信号线被配置在开关电路和IC芯片之间，因 此，由于视频信号线，配线很少集中在器件基板的一角。但是，在行 侧电平转换器被配置在器件基板的一角的情况下，因为开关电路和开 关电路用的控制配线也被配置在那里，所以器件基板的尺寸有时会增大。因此，通过将行侧电平转换器配置在应用本发明而形成的空区域 中，能够缩小器件基板的尺寸。此外，在将图6 图15所示的器件基板作为液晶面板的元件侧基板 使用的情况下，可以将该元件侧基板与相对基板如图16所示进行贴合。 由此，能够得到外形尺寸小的液晶面板。如以上所示，根据本发明的器件基板，通过使用长边方向的尺寸 比相同方向的元件阵列的尺寸小的控制电路，在配置有控制电路的部 分的框中形成空区域。因此，通过在形成的空区域中配置电路或配线， 能够縮小器件基板的框尺寸。另外，通过縮小框尺寸，能够增加在1 块母基板上能够搭载的器件基板的块数，从而降低器件基板的成本。 另外，因为元件的行或者列的配置间隔与控制电路中包含的单位控制 电路的配置间隔的差小，所以能够几乎不使控制电路的短边方向的尺 寸增大，而縮小控制电路的长边方向的尺寸。另外，根据具有这样的器件基板作为元件侧基板的本发明的液晶 面板，通过縮小元件侧基板的框尺寸，能够縮小液晶面板的外形尺寸， 并且降低液晶面板的成本。产业上的可利用性本发明的器件基板具有能够在由元件阵列与控制电路的尺寸的差 产生的空区域中配置电路和配线、因此能够縮小器件基板的框尺寸的 特征。因此，能够应用于液晶面板、有机电致发光面板、传感器矩阵 等整体地形成有元件阵列及其控制电路的各种器件基板。
权利要求
1.一种器件基板，整体地形成有元件及其控制电路，其特征在于，包括基底基板；由在所述基底基板上呈二维状配置的元件构成的元件阵列；和在所述基底基板上沿着所述元件阵列的一边配置的、以行单位或者列单位控制所述元件的控制电路，所述控制电路具有将与所述元件的控制单位对应的单位控制电路呈一维状连续配置的结构，所述单位控制电路的配置间隔比所述元件的控制单位的配置间隔窄，并且，两者的差为对于所述控制电路能够容许的最小配线宽度以下或者最小配线间隔以下。
2. 根据权利要求1所述的器件基板，其特征在于 所述控制电路具有沿着所述元件阵列的列方向的边、将与所述元件的行对应的触发电路呈一维状连续配置的结构，所述触发电路的配置间隔比所述元件的行的配置间隔窄，并且， 两者的差为所述最小配线宽度以下或者所述最小配线间隔以下。
3. 根据权利要求1所述的器件基板，其特征在于所述控制电路具有沿着所述元件阵列的行方向的边、将与所述元 件的列对应的触发电路呈一维状连续配置的结构，所述触发电路的配置间隔比所述元件的列的配置间隔窄，并且， 两者的差为所述最小配线宽度以下或者所述最小配线间隔以下。
4. 根据权利要求1所述的器件基板，其特征在于所述控制电路具有沿着所述元件阵列的行方向的边、将与所述元 件的列对应的采样电路呈一维状连续配置的结构，所述采样电路的配置间隔比所述元件的列的配置间隔窄，并且， 两者的差为所述最小配线宽度以下或者所述最小配线间隔以下。
5. 根据权利要求1所述的器件基板，其特征在于 所述控制电路以在所述元件阵列的外周部分的1个角附近形成空区域的方式配置，在所述空区域中配置有用于同时传送多根同种信号的配线组。
6. 根据权利要求5所述的器件基板，其特征在于 所述配线组中包括多根视频信号线。
7. 根据权利要求5所述的器件基板，其特征在于 所述配线组中包括相展开后的多根视频信号线。
8. 根据权利要求5所述的器件基板，其特征在于 所述配线组中包括与各色信号对应的4根以上的视频信号线。
9. 根据权利要求1所述的器件基板，其特征在于 所述控制电路以在所述元件阵列的外周部分的1个角附近形成空区域的方式配置，在所述空区域中配置有对在外部端子与所述控制电路之间传送的 信号的电平进行变换的电平转换器。
10. 根据权利要求1所述的器件基板，其特征在于 还包括在所述基底基板上沿着所述元件阵列的行方向的边配置的、对与所述元件的列对应的列配线进行预充电的预充电电路，所述控制电路以在所述元件阵列的外周部分的1个角附近形成空区域的方式配置，连接外部端子和所述预充电电路的配线通过所述空区域。
11. 根据权利要求l所述的器件基板，其特征在于 还包括在所述基底基板上沿着所述元件阵列的另一边配置的、以行单位和列单位中与所述控制电路不同的单位控制所述元件的另一控 制电路。
12. 根据权利要求ll所述的器件基板，其特征在于 所述控制电路以在所述元件阵列的外周部分的1个角附近形成空区域的方式配置，在所述空区域中配置有对在外部端子与所述另一控制电路之间传 送的信号的电平进行变换的电平转换器。
13. 根据权利要求1所述的器件基板，其特征在于 还包括在所述基底基板上沿着所述元件阵列的其它两边按照分成第一部分和第二部分的方式进行配置的、以行单位和列单位中与所述 控制电路不同的单位控制所述元件的另一控制电路，所述控制电路以在所述元件阵列的外周部分的2个角附近分别形 成空区域的方式配置，连接外部端子和所述第一部分的配线通过所述空区域的一个，连 接外部端子和所述第二部分的配线通过所述空区域的另一个。
14. 一种液晶面板，具有将两块基板贴合的结构，其特征在于，包括元件侧基板，该元件侧基板包括基底基板，由在所述基底基板 上呈二维状配置的显示元件构成的像素阵列，和在所述基底基板上沿 着所述像素阵列的一边配置的、以行单位或者列单位控制所述显示元 件的控制电路；和与所述元件侧基板相对的相对基板，所述控制电路具有将与所述显示元件的控制单位对应的单位控制 电路呈一维状连续配置的结构，所述单位控制电路的配置间隔比所述显示元件的控制单位的配置 间隔窄，并且，两者的差为对于所述控制电路能够容许的最小配线宽 度以下或者最小配线间隔以下。
全文摘要
本发明提供器件基板和液晶面板。缩小器件基板的框尺寸，而不大幅变更布局。在基底基板(11)上整体地形成有由显示元件(41)构成的元件阵列和以行单位控制显示元件(41)的行控制电路(12)，由此构成液晶面板的元件侧基板(10)。行控制电路(12)具有将与显示元件(41)的行对应的触发电路(13)呈一维状连续配置的结构。触发电路(13)的配置间隔(P_G)比显示元件(41)的行的配置间隔(P_G_PIX)窄，并且，两者的差为对于行控制电路(12)能够容许的最小配线宽度以下或者最小配线间隔以下。在将行控制电路(12)在长边方向上缩小而得到的空区域中，配置视频信号线组、电平转换器等。也可以按照同样的方法将列控制电路在长边方向上缩小。
文档编号G02F1/1345GK101253446SQ200680031500
公开日2008年8月27日 申请日期2006年4月21日 优先权日2005年8月30日
发明者藤川阳介 申请人:夏普株式会社