用于形成复合基底结构的方法

专利名称：用于形成复合基底结构的方法
技术领域：
本申请要求2005年10月28日提交的美国临时申请第60/731，378号的优先权， 其在此通过弓I用被整体包含以用于各种目的。下面的三个正规的美国专利申请(包括本申请)被同时提交，其他的申请的全部 内容为了任何目的通过引用被包含在本申请中 申请第 11/448，149 号，2006 年 6 月 5 日提交，题目为“High Fill Ration Silicon Spatial Light Modulator (高填充率空间光调制器)”(律师档案编号 021713-006210US)； 申请第 11/448，148 号，2006 年 6 月 5 日提交，题目为"Fabrication of a High Fill Ratio Silicon Spatial Light Modulator (高填充率硅空间光调制器的制造)”(律 师档案编号021713-006220US)以及 申请第 11/448，537 号，2006 年 6 月 5 日提交，题目为 “Projection Display System including a High Fill Ratio Silicon Spatial Light Modulator(包括高填充 率硅空间光调制器的投影显示系统)”(律师档案编号021713-006230US)。本发明一般地涉及制造物品。具体地，本发明涉及一种用于制造具有高填充率的 空间光调制器的方法和结构。仅仅举例，本发明已经被应用到形成空间光调制器，所述空间 光调制器具有硅镜、扭转簧铰链和顶部电极。所述方法和装置可以被应用到空间光调制器 以及其他的装置，诸如微机电传感器、检测器和显示器。
背景技术：
空间光调制器(SLM)在光信息处理、投影显示器、视频和图形监控器、电视机和电 子摄影印刷的领域中具有多个应用。反射SLM是将入射光调制成空间图案以反映对应于电 或者光输入的图像的装置。可以在相位、强度、偏振态或者偏转方向这些方面调制入射光。 反射SLM通常由能够反射入射光的、可寻址的画面元素(像素)的区域或者二维阵列构成。一些传统的SLM使用阵列设计，其包括具有一组电极的微镜阵列和位于每个微镜 之下的存储器阵列。对于显示应用，一般使用半导体处理技术来制造所述微镜，以提供具有 在15微米X 15微米级别上的尺寸的器件。使用这样的小微镜使得显示应用能够将SLM用 于其特征在于对于给定的显示器尺寸提高图像分辨率的应用中，仅仅举例，消费者当前可 以获得具有分辨率为1，080扫描线X 1，920像素/线的HDTV系统。用于提高阵列中的微镜数量的一种选择是向所述阵列加上更多微镜。但是，传统 尺寸的微镜的增加提高了用于制造所述阵列的硅面积。另一种选择是增加更多微镜，同时 减小各个微镜的尺寸，由此保持大体不变的阵列尺寸大小。随着微镜大小的减小，当前材料
4和制造处理的使用带来了设计和制造问题。因此，在本领域中需要具有改善的架构(包括 材料和制造工艺)的空间光调制器。

发明内容
按照本发明，提供了与制造物品相关的技术。具体上，本发明涉及一种用于制造具 有高填充率的空间光调制器的方法和结构。仅仅举例，本发明已经被应用到形成空间光调 制器，所述空间光调制器具有硅镜、扭转簧铰链和顶部电极。所述方法和装置可以被应用到 空间光调制器以及其他的装置，诸如微机电传感器、检测器和显示器。按照本发明的一个实施例，提供了 一种用于显示应用的光偏转器件。所述光偏转 器件包括具有上表面区域的半导体基底和覆盖在所述上表面区域上的一个或多个电极器 件。所述光偏转器件还包括铰链器件，其包括硅材料，并且耦接到上表面区域；以及所述 上表面区域与铰链器件之间限定的间隙。所述光偏转器件还包括镜子结构，所述镜子结构 包括耦接到铰链器件的柱部分和耦接到所述柱部分并且覆在所述铰链器件之上的镜板部 分。按照本发明的另一个实施例，提供了一种用于显示应用的空间光调制器。所述空 间光调制器包括具有上表面区域的半导体基底和覆在所述上表面区域上的一个或多个多 级电极器件。所述一个或多个多级电极器件包括第一级和第二级。所述空间光调制器还包 括绝缘层和耦接到绝缘层的铰链器件，所述绝缘层覆盖所述一个或多个多级电极器件的第 一级。所述铰链器件包括硅材料，并且与所述一个或多个多级电极器件的第二级共面。所 述空间光调制器还包括在所述半导体基底与所述铰链器件之间限定的第一间隙以及包括 硅材料的镜子结构。所述镜子结构覆盖所述铰链器件的一部分，并且适于从第一位置向第 二位置移动。另外，所述空间光调制器包括在所述一个或多个多级电极器件的第一级与所 述镜子结构之间限定的第二间隙以及在所述一个或多个多级电极器件的第二级与所述镜 子结构之间限定的第三间隙。按照本发明的另一个实施例，提供了一种用于显示应用的光偏转器件的阵列。所 述光偏转器件的阵列包括半导体基底，所述基底包括多个电极器件，这些器件以阵列的形 式被布置为单元的和键合区的阵列。所述光偏转器件的阵列还包括多个包括硅材料的铰链 器件。所述多个铰链器件中每个包括键合部分和沉积界面。所述多个铰链器件的键合部分 被键合到半导体基底的键合区的一部分。所述光偏转器件的阵列还包括在所述多个电极器 件与所述多个铰链器件和多个镜子结构之间限定的间隙。所述多个镜子结构中每个包括 柱区域，其耦接到所述多个铰链器件的沉积界面；以及镜板，其覆盖所述多个电极器件的单 元的阵列中的单元。按照本发明的一个替代实施例，提供了 一种用于显示应用的微镜。所述微镜包括 半导体基底和铰链器件，所述半导体基底包括电极器件层和键合区，所述铰链器件包括键 合到半导体基底中键合区的硅材料。所述铰链器件包括与半导体基底的键合区相对的沉积 界面。所述微镜还包括镜柱和镜板，所述镜柱耦接到所述沉积界面，并延伸到离半导体基底 预定距离处，所述镜板耦接到所述镜柱并且覆盖所述电极器件层。按照本发明的另一个替代实施例，提供了一种多层半导体结构，用于制造空间光 调制器。所述多层半导体结构包括半导体基底，所述基底包括多个偏置(bias)电极器件和多个激活电极器件。所述多层半导体结构还包括氧化层，所述氧化层耦接到半导体基底，并 且包括延伸到距半导体基底预定高度的键合界面。所述氧化层还包括从所述多个激活电 极的第一个向所述键合界面延伸的第一部分；从所述多个激活电极器件的第二个向键合界 面延伸的第二部分，从而形成与所述多个偏置电极器件之一相邻并且处在第一部分和第二 部分之间的无氧化区。所述多层半导体结构还包括硅层，硅层键合到所述氧化层的键合界按照本发明的一个特定实施例，提供了一种用于形成光偏转器件的方法。所述方 法包括提供半导体基底和在所述半导体基底的一个或多个部分中的多个驱动器件，所述 半导体基底包括上表面区域。所述上表面区域包括一个或多个图案化的结构区域和至少一 个敞开区域，所述至少一个敞开区域暴露出上表面区域的一部分以形成所得的表面区域。 所述方法还包括形成覆盖所述所得的表面区域的平面化材料，以填充所述至少一个敞开 区域，并且使得使用填充材料来形成上平面层。所述方法还包括在小于摄氏300度的温度 下形成一定厚度的硅材料，以保持平面材料的状态。按照本发明的另一个特定实施例，提供了一种用于制造光偏转器件的方法。所述 方法包括提供基底，在所述基底上形成平面化电介质层，并且在所述平面化电介质层中形 成空腔。所述方法还包括执行层转移处理，以将单晶硅层键合到平面化电介质层，通过所 述单晶硅层和所述平面电介质层形成多个通路，并且通过所述多个通路形成多个电连接。 所述方法还包括形成耦接到基底的铰链，形成耦接到铰链的平面化材料层，在所述平面化 材料层中形成空腔，形成填充所述空腔的至少一部分的镜子结构，并且释放所述镜子结构。按照本发明的另一个特定实施例，提供了一种用于形成平面化层的方法。所述方 法包括提供半导体基底和在所述半导体基底的一个或多个部分中的多个驱动器件，所述 半导体基底包括上表面区域。所述上表面区域包括一个或多个图案化的结构区域和至少一 个敞开区域，所述至少一个敞开区域暴露出上表面区域的一部分以形成所得的表面区域。 所述方法还包括将具有流体特性的填充材料分布覆盖所述所得的表面区域，以填充所述 至少一个敞开区域，并且使得使用所述填充材料形成上平面化层。按照本发明的另一个替代实施例，提供了一种用于形成复合基底结构的方法。所 述方法包括提供包括多个电极器件的基底，并且在所述基底上形成平面化电介质层。所述 平面化电介质层限定了与基底相对的上表面。所述方法还包括形成从平面化电介质层的 上表面延伸到预定深度的空腔。所述空腔体积由与所述平面电介质层的上表面平行的空腔 区域和所述预定深度限定。所述方法还包括将单晶硅层键合到所述平面电介质层的上表 面，以限定大于所述空腔区域的键合区域。按照本发明的一个具体实施例，提供了一种显示系统。所述显示系统包括光源和 第一光学系统，所述第一光学系统光耦合到所述光源，并且适于沿着照明路径提供照明光 束。所述显示系统还包括位于所述照明路径中的空间光调制器。所述空间光调制器包括半 导体基底和铰链结构，所述半导体基底包括多个电极器件，所述铰链结构耦接到所述半导 体基底。所述铰链结构包括硅材料。所述空间光调制器还包括镜柱和镜板，所述镜柱耦接 到所述铰链结构，并且延伸到离半导体基底预定距离的位置，所述镜板耦接到所述镜柱，并 且覆盖所述多个电极器件。所述显示系统还包括第二光学系统，第二光学系统光耦合到所 述空间光调制器，并且适于将图像投影到投影表面上。
6
按照本发明的另一个具体实施例，提供了一种投影显示系统。所述投影显示系统 包括光源，其适于提供照明光束；以及空间光调制器，其包括可在第一偏转角和第二偏转 角之间可控地偏转的多个微镜。所述多个微镜中的每个微镜与图像的像素相关联，并且每 个微镜包括在支持基底上提供的一个或多个电极和耦接到所述支持基底的铰链器件。所述 铰链器件包括硅材料。每个微镜包括镜柱，其耦接到所述铰链器件，并且延伸离开所述支 持基底；以及镜板，其耦接到所述镜柱并且覆盖所述一个或多个电极。所述投影显示系统还 包括照明光学器件，其适于将照明光束引导到空间光调制器；设在沿着第一偏转角的投 影路径中并且适于将图像投影到投影表面上的光学器件；以及设在沿着第二偏转角的光废 弃(dump)路径中并且适于使沿着所述光废气路径传播的光的强度减小的光学器件。使用本发明实现了相对于传统技术的多个益处。例如，在按照本发明的一个实施 例中，提供了一种具有隐藏的铰链和高填充率的镜子。使用单晶硅铰链，提供了长期的可靠 性。而且，本发明的实施例具有全硅镜子和铰链结构，它们可以因为所述镜子和铰链的热膨 胀系数匹配而在较高的温度下工作。另外，在此使用的制造处理其特征在于与传统设计相 比较的更大的键合区域和更小的键合容差。依赖于实施例，可能存在一个或多个这些益处。 这些和其他益处已经在本说明书中被说明，并且在下面更具体地被描述。参见随后的详细说明和附图，可以更全面地理解本发明的各种附加目的、特征和 优点。


图1A是按照本发明的一个实施例的SLM阵列的简化剖面透视图；图1B是按照本发明的一个实施例的显示系统的简化示意图；图2A-2C图示了按照本发明的一个实施例的用于SLM的高填充率镜子的简化横截 面视图；图2D是按照本发明的一个实施例的SLM的多个层的简化俯视图；图3A-3L图示了按照本发明的一个实施例的用于制造SLM的处理流程的简化横截 面视图；图4A-4F是使用在图3A-3L中图示的处理流而制造的SLM的几个层的简化俯视 图；图5是按照本发明的一个实施例的具有双着陆尖端的SLM的简化俯视示；图6是按照本发明的一个实施例的具有着陆柱的SLM的简化俯视示；图7A图示了按照本发明的一个实施例的具有硅着陆弹簧的SLM的简化横截面视 图；图7B是按照本发明的一个实施例的具有硅着陆弹簧的SLM的简化的俯视图；图8图示了按照本发明一个具体实施例的SLM ；图9图示了按照本发明的一个实施例的具有硅镜板的SLM的简化横截面视图；图10A-10D图示了按照本发明的一个替代实施例的、用于制造具有电接触点的 SLM的处理流程的简化横截面视图；图11图示了按照本发明的一个实施例的硅/铝合金镜子的简化横截面视图；图12A-12D图示了按照本发明的一个实施例的、用于制造具有平坦的无定形硅镜
7子的SLM的处理流程的简化横截面视图；图13A-13E图示了按照本发明的一个实施例的、用于制造具有平坦的复合镜子的 SLM的处理流程的简化横截面视图；图14A-14B图示了按照本发明的一个实施例的、用于制造具有低温旋涂玻璃 (S0G)镜子的SLM的处理流程的简化横截面视图；以及图15是图示按照本发明的一个实施例的、制造光偏转器件的处理的简化流程图。
具体实施例方式按照本发明，提供了与制造物品相关的技术。具体地，本发明涉及一种用于制造具 有高填充率的空间光调制器的方法和结构。仅仅举例，本发明已经被应用到空间光调制器 的形成，所述空间光调制器具有硅镜、扭转簧铰链和顶部电极。所述方法和装置可以被应用 到空间光调制器以及其他的装置，诸如微机电传感器、检测器和显示器。图1A是按照本发明的一个实施例的SLM阵列的简化剖面透视图。如图所示，这个 剖面视图仅仅表示在各个处理阶段的SLM的阵列。如下更详细所述，在按照本发明的实施 例中使用对阵列中的SLM的独立控制，以在显示应用中和其他设备中形成图像。如图1A所示，在支持基底105上安装SLM 100的阵列。在一些实施例中，所述支持 基底是硅基底，并且带有使用半导体处理技术来制造的CMOS控制电路。多级电极112/118 耦接到支持基底105。如图1A中所示，多级电极包括位于柔性构件116的相反两侧的两个 互补电极，所述柔性构件116耦接到支架结构114。如下更全面地所述，在一个实施例中，向 所述互补电极提供驱动电压，因此提供了作用于微镜板130上的静电吸引力。在操作中，构成SLM中的微镜阵列的独立反射元素(即像素)134被选择性地偏 转。由此用于空间调制入射在SLM中的微镜并且由其反射的光。相邻的微镜之间的间隙132 在小于一个微米的量级上。在一个特定实施例中，所述间隙132是0. 6微米，并且微镜具有 节距(pitch) 10. 8微米。为了偏转微镜，向互补电极和镜板施加电压，以便使得镜子围绕扭 转簧铰链116而旋转。对于本领域内的技术人员显然，所述像素适于根据具体的电极电压 在顺时针和逆时针方向上旋转。当去除所述电压时，铰链116中存在的扭矩使得镜板130返 回到在图1A中所示未激活的位置。在图1A中所示的具体实施例中，使用登陆柱(landing post) 120来制动微镜在顺时针和逆时针方向上的运动。图1A图示了本发明的一个实施例，其中，所述互补电极是多级电极112/118，其具 有与微镜板相邻的、抬高的中央部分。这样的多级电极减少了电极表面的顶部与微镜板之 间的距离，由此减少了用于致动微镜板的寻址电压的幅度。但是，本发明的实施例不限于多 级电极。在替代实施例中，使用其他的电极几何形状。本领域的技术人员将认识到许多变 化、修改和替代。如图1A中所示，每个微镜板130通过镜柱136、扭转簧铰链116和支架结构114耦 接到支持基底105。参见微镜130之一，在对电极致动时，微镜板在与扭转簧铰链的纵向轴 正交的平面中旋转。在一些实施例中，扭转簧铰链的纵向轴与微镜板的对角线平行。通过登 陆结构120来制动微镜的移动。为了提供两个致动位置，在扭转簧铰链116的相反两侧具 有一组互补的登陆结构。按照本发明的实施例，微镜在被致动状态中以预定的角度偏斜，以 控制对入射辐射的反射。在一个具体实施例中，所述预定角度是大约士 15°。在其他的实
8施例中，所述预定角度依赖于具体的应用而小于士 15°或者大约士 15°。而且，预定倾斜 角不必是对称的，而可以是不同的。本领域内的技术人员将认识到许多变化、修改和替代。本发明的实施例不限于如上所述的具体架构。在替代实施例中，位于镜子尖端的 登陆位置的单个登陆片用于替代所述两个登陆柱。而且，可以使用位于所述铰链的外边缘 的两个柱子来替代所图示的单个支架结构。本领域内的技术人员将认识到许多变化、修改 和替代。如在本申请中更全面地所述，按照本发明的一些实施例，使用基底键合 (substrate bonding)处理来结合支持基底105、支架结构114和扭转簧铰链116。在其他 实施例中，使用沉积、图案化、蚀刻、晶片键合和其他半导体处理技术来制造这些结构。在 一些实施例中，在微镜板130上形成反射表面，提供了具有隐藏的铰链的SLM的阵列。为 了清楚，在图1A中将在相邻的微镜之间的间隔图示为占据了微镜尺寸的很大部分。但 是，对于本领域内的技术人员显然，减小镜子之间的间隙会在显示应用中提高填充率，并 且改善显示图像质量。一般使用光刻处理来限定相邻微镜之间的间隔，提供高填充率设 计。在下述申请中描述了与集成的支架结构和多级电极的制造相关的另外细节美国专 利申请第 11/250，320 号，题为 “Spatial Light Modulator With Multi-Layer Landing StructgureM具有多层登陆结构的空间光调制器)”，2005年10月13日提交，被共同转让， 在此通过弓丨用被包含以用于各种目的。图1B是按照本发明的一个实施例的显示系统的简化示意图。如图1B中所示，灯 150提供了用于投影显示系统的照明源。来自灯150的光在通过色轮154之前被使用聚焦 透镜152来聚焦。通过色轮的旋转，提供了多个基色，例如红色、绿色和蓝色。虽然色轮154 图示了使用三种基色，但是本发明的实施例不限于这个数量，因为也可以使用另外的颜色 或者白光部分。而且，本发明的实施例不限于灯/色轮照明源的使用，因为可以在一些实施 例中使用多个光源，包括发光二极管和激光器。本领域内的技术人员将认识到许多变化、修 改和替代。由色轮154通过的光被整形透镜156聚焦，提供了空间光调制器158的照明。如在 本说明书中更全面地所述，空间光调制器的独立像素的致动导致产生了使用投影透镜160 投影在显示屏幕(未示出)上的图像。图2A-2C图示了按照本发明的一个实施例的用于SLM的高填充率镜子的简化横截 面视图。所述SLM包括CMOS基底105、偏置线110、位于偏置线110的外围部分的镜子登陆 区域111，和偏置网格110b。CMOS或者装置基底105包括多个层，其中仅仅所选择的一些被图示在图2A-2C中。 在附图中图示的一个层包括多级或者分级的电极112/118。对于本领域内的技术人员显然， 通常在基底105上制造有附加金属、绝缘器和通路层以及其他器件。在本发明的一些实施 例中，这些附加层和器件包括在电极形成之前在处理步骤中制造的、并且用于驱动电极的 CMOS电路。在一个具体实施例中，使用标准CMOS处理来与包括电极的部分一个或多个层一 起制造这些层。参见图1A，在图2A中将登陆柱120替换为镜子登陆区域111。其他实施例使用这 些方法的组合或者其他技术来制动微镜的旋转。SLM还包括偏置通路(via)，其被通路插头 242填充，如下更全面所述。底部电极112被限定为金属-4(M4)层的一部分，并由氧化层220而与硅顶电极118隔开。与单级电极设计相比较，分级电极设计的使用使得铰链能够具 有更大长度，同时仍然工作在较低的电压下。如图2A中所示，通路插头242提供了在偏置网格110B和单晶硅层222之间的电连 接，从所述单晶硅层222形成单晶硅铰链116、单晶硅登陆结构214和单晶硅顶部电极118。 在层222上形成抗反射(AR)涂层224，以减少从相邻的微镜之间的位置的不期望的反射。微镜结构包括镜柱208和镜板210。在图2A中图示的镜子结构使用无定形硅镜 柱208和镜板210以及使用物理气相沉积(PVD)在镜板210上沉积的钛/铝(Ti/Al)反射 层212。因此，在一些实施例中，SLM包括全硅镜子结构，虽然本发明不是必须如此。镜子结 构208/210在微镜形成处理期间被附接到扭转簧铰链116。如图1A和2A中所示，本发明的 实施例提供了微镜，其特征在于高的填充率和隐藏的铰链。因为镜子的中央部分是反射性 的，因此提供了高的光学质量，并且减少了来自镜子区域外部的不期望的反射，产生高的对 比度。单晶硅铰链116的使用使得SLM具有长期的可靠性，无定形硅镜板210的使用使得 具有机械刚度。单晶硅铰链116是这样的材料，其更坚固、更可靠，并且实际上不受到记忆 效应、沿着晶粒边界的断裂或者疲劳的影响，而记忆效应、沿着晶粒边界的断裂或者疲劳对 于由微镜阵列中使用的许多其他材料构成的铰链是常见的。镜板210提供了机械结构，其抵制操作期间的变形。例如，无定形硅镜板是机械上 刚性的、适于在镜子转换操作期间碰撞在图1A中图示的登陆结构120的结构。如在本说明 书中更全面所述，在镜柱208和镜板210的制造中使用的材料不限于无定形硅，而可以使用 各种的材料。而且，因为所述镜子和铰链结构都是从硅制造的，因此热膨胀系数(CTE)良好 匹配，使得能够在较高的工作温度下操作SLM。在SLM的传统操作期间，所述镜子通常在中心(即未激活的)位置和具有相等且 相反的偏转角的两个互补激活位置之间切换。在所述激活位置的任何一个中，在微镜和登 陆结构的镜板之间存在静摩擦力，例如在图1A中所示的登陆柱120可能阻止微镜返回到 中央位置。对于本领域内的技术人员显然，不希望显示器的像素持续这样的激活状态。因 此，本发明的实施例提供了具有更高刚度的扭转簧铰链，以克服静摩擦力，并且将微镜脱离 激活状态。如下所述，除了其他优点外，高刚度弹簧还尤其提高了操作速度和制造能力。单 晶硅铰链良好地适用于实现这个概念，因为其杨氏模量大于铝的两倍，并且其屈服应力超 过铝的10倍。使用包括硅材料的铰链也改善了所述器件的性能(通过提高谐振频率)和 制造能力。在下述共同待决并且共同转让的申请中提供了与高刚度硅铰链相关的附加细 节美国专利申请第11/418,941号，2006年5月4日，题目为“Reflective Spatial Light Modulator With High Stiffness Torsion Spring Hinge (具有高刚度扭转簧铰链的反射 空间光调制器)”，其通过引用被整体包含在此。当空间光调制器阵列的阵列尺寸被缩放到较小尺寸并且降低镜子间距和提高镜 子密度时，本发明的实施例提供了传统设计不可获得的益处。像素大小减小一般导致扭转 簧铰链的纵向尺寸的减少，并且扭转角度随着长度而改变。另外，当镜子倾斜角提高(其有 助于提高对比率)时，扭转簧铰链在镜子激活过程中受到更大应力。如果响应于这种更大 的应力而将弹簧的横向尺寸降低以减少横截面面积，则诸如铝的金属的材料属性可能不适 合于预期使用期限的可靠的操作。因此，由将阵列尺寸缩放到较高的密度(诸如在传统大 小的小片(die)的1920x1080)带来的问题鼓励使用本发明的实施例，其中，扭转簧铰链包
10括硅材料，诸如单晶硅。本发明的各个实施例提供上述这些益处的一个或多个。而且，虽然在各个实施例 中图示了与SLM相关联的单个微镜，但是本发明不限于单个微镜。按照本发明的实施例提 供了适合于显示器和其他应用的微镜阵列。而且，虽然几个实施例涉及SLM的特定元件，但 是在本发明的范围内也包括了另外的元件。本领域内的技术人员将识别到许多变化、修改 和替代。图2B图示了按照本发明的一个实施例，处于激活位置的SLM的横截面视图。单晶 硅登陆结构214与镜子登陆区域111接触以制动处于激活位置的微镜的旋转。如图2B中 所示，镜板210的外围部分当在激活位置时不与支持结构接触。可以明白，接触区域的锥形 点通过这样减少接触面积而减少了静摩擦力。图2C图示了沿着与图2A和2B中图示的轴垂直的轴的SLM的横截面视图。在与扭 转簧铰链240的纵向轴垂直的方向看，在偏置线110和扭转簧铰链116之间形成空腔246。 另外还图示了通路插头242，其提供了偏置网格110和扭转簧铰链116之间的电连接。在这 个横截面视图中也图示了 AR涂敷层224。在一些实施例中，AR涂敷是可选的，而在其他实 施例中，AR涂敷用于减少经过镜板边缘的光的反射。图2D是按照本发明的一个实施例的SLM的层的简化俯视图。在这个俯视图中，除 了为了清楚而省略的镜子结构之外，图示了在M4之上的所有层的覆盖层。在图2D中图示 的覆盖层俯视图被提供来用于比较，提供了用于说明制造处理的特定层的参考。底部电极 112和顶部电极118使用通路插头242而电连接。扭转簧铰链116具有比偏置线110小的 横向尺寸。参见图2B和2D，本领域内的技术人员可以明白，单晶硅登陆区域214的接触区 域特征在于特定的几何形状。如图2D中所示，硅登陆结构214的形状大体上是具有锥形点 的菱形，由此减少了登陆结构和偏置线110之间的接触面积和相关联的静摩擦力。在其他 实施例中使用其他的几何形状，这对于本领域内的技术人员是显然的。镜柱245在图2D中 被图示为正方形元件，用于支持扭转簧铰链116和电极112和118之上的镜子结构(未示 出)。图3A-3L图示了按照本发明的一个实施例的用于制造SLM的处理流程的简化横截 面视图。参见图3A，图示了在通路形成处理后的CMOS晶片105。使用低温(例如低于摄氏 350度)PVD金属沉积处理来形成底部电极层112。一般，底部电极层112包括多层金属堆， 诸如1,000 A的氮化钛(TiN)、8,000 A的铝和另一个1,000 A的TiN。当然，在替代实施例 中，导电并且为附加层提供机械支撑的其他适当材料用于形成底部电极层112。使用光刻和 蚀刻处理的图案化用于在沉积后将底部电极层112图案化。在这个PVD金属沉积处理期间 也形成偏置线110a和偏置网格110b。因此，如下面的图4A中图示的俯视图中所示，虽然在图3A中图示的处理步骤期间 限定的各种金属层位于同一垂直平面中，但是它们在实体上相隔，以便在不同的电势下工 作。如下更全面所述，在制造处理期间形成各种层，以形成整个电极和镜子结构。下述的各 种材料和处理不应认为限定本发明的范围，而是仅仅被提供作为说明性示例。本领域内的 技术人员将识别许多变化、修改和替代。参见图3B，图示了高密度等离子(HDP)绝缘体沉积、平面化和图案化处理。在一些 实施例中，使用化学机械抛光(CMP)处理来完成平面化，虽然本发明不要求如此。在图3B中
11图示的实施例中，层220是使用低温(例如小于摄氏350度)HDP处理沉积的氧化层，但是在 替代实施例中可以使用提供电绝缘和对于附加层提供机械支持的其他层。偏置线110a和 偏置网格110b如前那样被图示，并且在沉积处理期间和在图案化处理之前被覆盖氧化层。在一个实施例中，从氧化硅(Six0y)制造层220，但是本发明不要求如此。可以在 本发明的范围中使用其他适当的材料。例如，在替代实施例中使用从氮化硅(SixNy)制造的 层。在其他实施例中，氮氧化硅(SiON)用于制造层220。而且，在按照本发明的另一个替代 实施例中使用包括无定形多晶硅的多晶硅材料。这样的处理的组合可以用于形成复合层。 具有适当的特性的材料可以代替Six0y，所述适当的特性包括与底层形成坚固的键、对于基 底105的良好粘接和机械刚度。而且，在本发明的一些实施例中，根据与器件基底相关联的结构来执行用于沉积 一个或多个层的处理，层220是由所述处理制造的。例如，通过执行高温沉积处理对一些 CMOS电路有不利影响，因为这些高温沉积处理可能损害金属(例如铝回流)或者导致与 CMOS电路相关联的结的扩散。因此，在本发明的一个具体实施例中，低温沉积、图案化和蚀 刻处理(例如在小于摄氏500度的温度下执行的处理)用于形成层220。在另一个特定实 施例中，在小于摄氏400度下执行的沉积、图案化和蚀刻处理用于形成层220。在一个具体实施例中，在基底105上沉积具有第一厚度的层220。在本发明的一个 特定实施例中，层220是二氧化硅(Si02)层，但是如上所述，本发明不要求如此。可以在本 发明的范围内使用其他的适当材料。例如，在替代实施例中，通过沉积氮化硅(Si3N4)、氮氧 化硅(SiON)及其组合等来形成层220。而且，在按照本发明的另一个替代实施例中，沉积包 括无定形多晶硅的多晶硅材料而形成层220。沉积层220具有与初始沉积一样的预定的第一厚度。在一个特定实施例中，第一 厚度是大约2微米。在其他实施例中，第一厚度范围为从大约1.0微米到大约3.0微米。当 然，所述厚度取决于具体的应用。在一些沉积处理中，沉积层220的上表面在整个基底上是 均勻的，产生平面的表面，但是，本发明不要求在沉积后为平面表面。在一个具体沉积处理 中，偏置层110和电极112的经过图案化的特性导致层220的厚度随着横向位置而变化，产 生不完全平坦的上表面。为了平面化沉积层220的上表面，在本发明的一个实施例中，执行可选的CMP步 骤。通过如图3B中所示的层220的上表面图示了由CMP处理产生的结果，其中，层220的厚 度是小于第一厚度的第二厚度。在CMP处理期间，去除了材料，产生第二厚度的、高度抛光 和平面化的层。在一个具体实施例中，平面化的表面的均方根(RMS)粗糙度小于或者等于 大约4人。如下所述，在CMP处理期间产生的极平滑的表面便利了基底结合，如图3C中所示。 在按照本发明的实施例中，层220的第二厚度是大约0. 8微米。或者，在其他实施例中，第 二厚度范围从大约0. 5微米到大约2. 5微米。当然，所述厚度取决于具体应用。参见图3C，使用图案化和材料去除处理(诸如蚀刻)来在层220中形成空腔246。 空腔246从沉积层220的上表面向偏置线110a延伸。所述空腔的尺寸被选择来提供用于 扭转簧铰链的旋转空间，如下更全面所述。空腔246特征在于由空腔的深度、所测量的层 220的上表面的法线和空腔的侧面区域限定的体积。按照本发明的实施例，由层220的上表 面限定的表面面积大于空腔246的侧面面积。与空腔的侧面面积相比，由层220的上表面 提供的较大的表面面积便利了另外基底键合，如参见图3C所述，因为键合面积大于未键合
12的面积。在一个特定实施例中，对于约10微米的节距，空腔的侧面区域具有约1微米的长 度和宽度。这样，在形成空腔246之前，空腔的侧面面积是层220的上表面的总的原始表面 面积的大约15%，键合区域在层240的表面面积的大约85%上延伸。作为这些面积比的结 果，在本发明的实施例中，与键合面积相关联的键合生产率高。图3C图示了在基底键合处理后的SLM的简化横截面视图。按照一个实施例，包括 单晶硅层240的、绝缘体上硅(S0I)的基底使用基底键合技术键合到图3B中图示的基底。 在键合基底后，使用搭接(lapping)、研磨、蚀刻或者其他变薄处理来去除S0I基底的绝缘 层和其他层(未示出)，暴露出单晶硅层240。在下面的申请中提供了与基底键合处理相关 的更多信息美国专利申请第11/028,946号，2005年1月3日提交，题目为“Method and Structure for Forming an Integrated Spatial Light Modulator(用于形成集成的空间 光调制器的方法和结构)”，其被共同地转让，并且在此通过引用被包含以用于各种目的。基底键合可以使用多种技术来发生。在一个特定实施例中，所述键合使用室温共 价键合处理来发生，所述处理导致在键合界面形成化学键。这样的低温键合处理保持CMOS 半导体基底105的结构和电完整性。例如通过等离子体激活或者通过湿法处理来清洁或者 激活每个面。使激活的表面彼此接触以引起粘接行为。在一些键合处理中，在每个基底结 构上提供机械力，以将各个面压在一起，在层240是硅并且层220是氧化硅的实施例中，在 两个面之间建立含硅键(silicon bearing bond)。在替代实施例中，在键合之前在层220 的上表面上形成氧化层，以提供氧化物与氧化物的键合界面。层220的上表面在一个实施 例中通过CMP处理被抛光，同时也抛光层240的键合表面，提供针对共价键合处理的极其平 滑的表面。按照本发明的实施例，在基底键合处理期间不使用中间结合材料(例如环氧树 脂)。当然，本领域内的技术人员将认识到许多其他的变化、修改和替代。按照本发明的实施例，使用键合技术，其提供界面，所述界面特征在于大于10 %的 键合面积/总面积的比率。例如，由粘结测试表征的键合区域大于层220的上表面的表面 面积的10%。在其他实施例中，键合面积/总面积的比率大约50%。在另外的实施例中， 键合面积/总面积的比率大于80%。键合面积作为总的界面面积的函数而提高将导致在扭 转簧铰链层和耦接到基底的支持结构之间更强的机械连接。在另一个实施例中，使用氢诱导的硅层解理处理(cleavage)来形成单晶硅层 240。在这个实施例中，单晶硅晶片在一侧掺杂氢，将氢粒子注入到预定的深度。例如， 可以用2-6K埃(A)的预定深度的40keV的质子对<100>硅晶片注入到范围从lxlO16到 lxl017cm-2的多种离子剂量。然后，单晶硅晶片的氢掺杂那侧键合到CMOS半导体基底105的 蚀刻侧。在一个实施例中，所述键合发生在室温或者略高温度。在氢粒子注入线的未键合 侧的单晶硅晶片的部分被称为载体晶片。将CMOS半导体基底105键合到单晶硅晶片相对 于需要层对准的处理具有几个优点。例如，这种方法提供了大的键合表面，并且仅仅需要单 晶硅晶片和CMOS半导体基底很小的对准程度( 0. 5毫米)。在一个实施例中，基于标准 的0. 18到0. 25微米的铸造处理流程能力，在小于0. 1微米下即可满足所有的对准容差。单晶硅晶片的载体晶片部分然后在小于摄氏400度的温度下通过物理解理或者 热解理处理而在氢离子注入线处被解理。结果是只有单晶硅晶片的薄层240 (在这个示例 中为2-6K人)，即从氢粒子注入线到CMOS半导体基底的部分，保持键合到CMOS半导体基 底。氢注入深度容易通过这个处理被控制，精确到小于单晶硅晶片的总的厚度的5%，并且晶片240是半透明的，因此可以穿过单晶 硅晶片240看到空腔246的轮廓和下一个光刻步骤的对准标记。使用单晶硅晶片的氢掺杂的本发明的实施例相对于传统技术提供了多个优点。 例如，这些实施例一般不使用某些制造步骤，包括变薄或者研磨(例如使用化学机械抛光 (CMP))和干法或湿法蚀刻。另外，没有研磨和变薄处理的氢诱导的硅层解理处理减少了晶 片破裂或者剥离的可能性，剥离常常是在SLM制造期间成品率损失的原因。在键合处理期间，在两个基底之间形成空腔246。如在本说明书中更全面所述，在 图3B中图示的处理期间使用光刻和蚀刻处理形成的空腔246提供了扭转簧铰链116和单 晶登陆结构214的旋转空间。按照一些实施例，将薄的S0I基底用于在基底键合合和变薄处理的一部分期间使 用的直接注入处理。在一些实施例中，不使用外延处理，提供了单晶硅层的更低的成本和更 好的一致性。而且，按照本发明的实施例减少了键合对准容差并更好地将镜子与电极对准。 具体地，因为包括单晶硅层240的S0I基底是平面的并且不包括与在基底105上存在的特 定表面元件对准的表面元件，因此减少了键合对准容差。而且，本发明的实施例提供了由氧 化层220的上表面限定的大键合区域，导致比传统处理更高的成品率。作为按照本发明的实施例在制造器件中的可选处理，与单晶硅层240的上表面相 接触地形成传导层(未示出)，提供了层240和如下更详细所述的随后沉积层之间的导电 性。在一个实施例中，所述传导层是使用如下所述的用于形成通路插头243的相同材料而 制造的沉积层。因此，所述传导层提供了在通路插头和如下更全面所述的镜子结构之间的 导电性。图3D图示了按照本发明的一个实施例的通路蚀刻处理。如图3D中所示，通路242a 和242b被蚀刻以提供用于在所述结构的各个层之间的电接触的路径。例如，通路242a是 提供了底部电极112与随后的处理步骤中制造的硅顶部电极(未示出)之间的电连接的通 路。另外，偏置通路242b被蚀刻以建立到偏置网格110b的接触路径。下面提供所述通路 的几何形状和布置的另外的说明。一般，使用两步蚀刻处理来蚀刻穿过硅层240和氧化层 220，终止在形成底部电极112和偏置网格110b的金属-4层的上表面。图3E图示了按照本发明的一个实施例的通路插头243以及AR涂层224的形成和 图案化。使用通路插头形成处理来填充图3D中图示的处理期间形成的通路，所述处理提供 了偏置层110a和单晶硅层240之间的电连接。在本发明的一些替代实施例中，使用低温 (小于摄氏350度)化学气相沉积(CVD)处理来沉积共形的钛层，所述钛层提供了通路台 阶覆盖物，并且电连接单晶硅层240的上表面和偏置层110。在这个替代实施例中，下述的 AR接触层的形成被修改，在CVD钛层上形成电介质材料的通路插头。本领域内的技术人员 将认识到许多变化、修改或者替代。在所述结构的多个部分上形成AR涂层224，减少了经过微镜侧的光的反射。一般， AR涂层的形成包括预定折射率和厚度的电介质层的沉积和图案化。在一些实施例中，AR涂 敷处理是可选的。本领域内的技术人员将认识到许多变化、修改和替代。图3F图示了铰链的限定和分级电极的图案化。使用光刻处理来掩蔽单晶硅铰链 116和登陆结构214，并且使用硅蚀刻处理来蚀刻它们。按照本发明的实施例，从单晶硅制 造铰链提供了多个益处，包括高可靠性。在共形的CVD钛层被沉积在通路242中的实施例
14中，金属蚀刻发生在硅蚀刻处理之前，参见图3F，在底部电极112之上的区域中，单晶硅层 240和HDP氧化物220被去除，暴露了底部电极112。可以明白，在一些实施例中，用金属_4 层作为终点来终止蚀刻处理。当然，在本发明的范围内包括其他的去除处理，如在图3F中 所示，在一些实施例中，从诸如单晶硅层240的硅来制造铰链和分级电极的底部部分118。在本发明的一个具体实施例中，将铰链限定和分级电极的图案化划分为两个光刻 /蚀刻处理。铰链限定蚀刻包括使用提供大约0. 18微米的临界尺寸的深紫外线(DUV)光刻 来进行图案化，而分级电极蚀刻包括使用提供大约0. 6微米的临界尺寸的i-line光刻来进 行图案化。因此，虽然在图3F中被图示为单个处理，但是在一些实施例中，使用不同分辨率 的多个光刻和蚀刻步骤来减少处理成本，同时提供所需的均勻性和控制。图3G图示了在SLM基底上的牺牲层310的形成。用于层310的材料在下述意义上 是“牺牲”的其为随后沉积和图案化的层提供机械支持，然后在其他的随后处理步骤中被 去除。在一些实施例中，用于形成牺牲层310的材料是光刻胶，但本发明不限于这样。在一 些实施例中执行牺牲层的平面化。优选的是，层310的平面化的表面的特征在于小于50nm 的波动度(waviness)，其被定义为峰值到谷值的粗糙度。如下更全面所述，层310的上表面 的平面化使得能够在随后的处理步骤中形成平面的镜板。在一个实施例中，以第一厚度在 基底105上喷涂光刻胶材料。使用小于完全曝光光刻胶材料所需的曝光剂量进行光刻胶材 料的部分曝光。因此，部分曝光的光刻胶的显影导致去除了光刻胶材料的上部，产生图3G 中所示的第二厚度的牺牲层。如图3G中所示，牺牲材料涂敷和嵌入在以前的处理步骤中制 造的各种部件。图3H图示了按照本发明的一个实施例，与扭转簧铰链相邻的镜柱腔的形成。在 牺牲材料310中容积312向上敞开，并且容积312在垂直方向与铰链相邻。容积312的几 何形状是预定的形状，提供了镜柱的覆盖区(footprint)，其提供铰链和镜板之间的机械接 触，如下所述。在图3H中图示的实施例中，体积312的俯视图是正方形的。一般，限定区域 312的容差使得i-line光刻处理使用大约1. 0微米的临界尺寸。如图3H中所示，容积312 的侧壁314与层240垂直，从层240来制造扭转簧铰链。但是，本发明不要求这样。在一些 实施例中，侧壁314相对于垂直线成角度地倾斜，使得能够在如下更全面所述的PVD硅沉积 处理期间对侧壁分级覆盖。本领域内的技术人员将认识到许多变化、修改和替代。图31图示了按照本发明的一个实施例的、与铰链和牺牲材料接触的、包括镜柱 208和镜板210的镜子结构的形成。在图31中图示的实施例中，使用无定形硅沉积处理(例 如物理气相沉积(PVD)处理)来沉积形成镜柱和镜板所用的层。在一个具体实施例中，在 小于摄氏300度的温度下执行PVD处理，虽然在其他实施例中，所述形成温度更低，例如小 于摄氏200度或者小于摄氏100度。如图31中所示，形成镜柱和镜板的层是共形层，虽然 本发明不要求这样。如上所述，镜柱的横截面轮廓一般逐渐变细以提供台阶覆盖，其包括镜 柱的侧壁。按照本发明的实施例，单晶硅铰链材料在由在图3H中所示的处理向上敞开的锚 定位置结合到无定形硅镜柱。因为铰链和镜子结构都是硅，因此这些材料的CTE良好匹配， 提供了相对于传统设计的热学益处。 在一些实施例中，在打开腔体312后和在形成镜柱208之前，在层240的上表面上 形成诸如钛层的粘结层。在这些实施例中，粘结层促进了铰链和镜柱之间形成的机械结合 的机械完整性。本领域内的技术人员将认识到许多变化、修改和替代。
15
图3J图示了按照本发明的一个实施例在镜板上形成反射层。在图3J中图示的实 施例中，使用PVD处理来形成反射层211，在所述处理中，在镜板层上沉积Ti种子层和A1 层。优选的是，在小于摄氏100度的温度下执行所述PVD处理。在替代实施例中，使用粘结 到镜层的其他反射层。在一些实施例中，抛光镜板的上表面以提供反射表面。在一个具体 实施例中，镜板的顶部表面特征在于小于或等于大约25 Arms的表面粗糙度。本领域内的 技术人员将认识到许多变化、修改和替代。图3K图示了按照本发明的一个实施例的镜子图案化处理。光刻和蚀刻处理用于 选择性地去除Ti/Al层211和无定形硅层210以形成镜子212。在一个实施例中，镜子的尺 寸是15微米xl5微米，而在另一个实施例中，镜子的尺寸是9. 6微米x9. 6微米。在其他实 施例中，也使用适合于具体应用的其他尺寸。图3L图示了去除牺牲材料的处理步骤，释放 镜板以围绕扭转簧铰链旋转。在区域320中，去除牺牲材料，释放镜子。在牺牲材料是光刻 胶的一些实施例中，使用等离子体灰化处理来去除光刻胶，暴露镜子并且释放镜子以在电 极和偏置电压的影响下旋转。按照本发明的实施例，SLM具有镜子，其中所述镜子的整体结构是硅或者硅和其他 材料的合成物，而不是铝。全硅镜子结构的使用提供了若干益处，包括镜子结构具有高的机 械强度、高的平坦度和机械刚度。另外，本发明的实施例使用不同形式的硅来用于镜子和铰 链结构的不同部分。在一个特定实施例中，例如，作为单晶硅的机械属性的结果，从单晶硅 来制造铰链。在这个特定实施例中，从无定形硅制造镜板，以便所述镜板不会显著弯折，因 为无定形硅坚固、平坦和刚硬。另外，在这个特定实施例中，镜子结构和铰链的CTE良好匹 配。如在本说明书中更全面地所述，在镜柱208和镜板210的制造中使用的材料不限 于无定形硅，而是可以使用各种材料。镜柱和镜板的其他适合材料包括多晶硅、硅金属合金 (例如硅/铝)、金属(例如钨、钛、氮化钛)和这些材料的组合等。在图3A-3L中图示的处理流程提供了 SLM的制造的基准设计。替代实施例修改和 改变了基准设计的一些部分，同时仍然提供在本发明的范围内的SLM和微镜。如上所述的 处理流程仅仅是用于制造SLM的示例处理，并且不应限定本发明的实施例。在替代实施例 中，根据具体的应用来修改步骤的数量、步骤的次序和各种步骤的长度。也可以提供其他的 替代，在不脱离权利要求的范围的情况下，增加步骤，去除一个或多个步骤，或者以不同的 顺序来提供一个或多个步骤。可以在本说明书中——在下面更具体地——找到适当的处理 流程的进一步的细节。在本发明的一个具体实施例中，提供了一种用于制造光偏转器件的方法。所述方 法包括提供基底，例如包括多个电极器件的CMOS基底。另外，所述基底可以包括多个电极 驱动器、脉宽调制阵列和与电极器件相关联的其他适当的电子电路。在一个实施例中，电极 器件被布置来形成与所述光偏转器件的像素相关联的多维阵列图案。所述方法也包括在基 底上形成平面的电介质层。在一个特定实施例中，形成平面的电介质层包括使用HDP处理 来沉积氧化层，并且使用CMP处理来平面化所沉积的氧化层。本领域内的技术人员将认识 到许多变化、修改和替代。在一些实施例中，在小于与下方材料的状态改变相关联的温度的温度下执行沉积 氧化层的处理，所述下方材料诸如CMOS电路，例如电极器件。氧化物沉积处理的温度优选
16为小于铝回流温度，其大约是摄氏450度。在另一个实施例中，在小于光刻胶的玻璃转换温 度(大约是摄氏150度)的温度下执行沉积氧化层的处理。所述方法还包括在经过平面化的电介质层中形成空腔。在一些实施例中，通过蚀 刻处理来形成空腔，所述蚀刻处理去除预定量的平面化电介质层。所述空腔提供了用于扭 转簧铰链和可选地在随后的处理步骤中制造的登陆结构的旋转空间。执行层转移处理以将 单晶硅层键合到平面化电介质层。所述层转移处理一般包括基底键合处理，其在平面化电 介质层和单晶硅层之间提供共价键。在具体实施例中，所述基底键合处理使用S0I基底，其 各个层被去除以提供单晶硅层。所述方法还包括形成通过单晶硅层和平面化电介质层的多个通路，并且形成通 过所述多个通路的多个电连接。在一些实施例中，所述多个通路包括第一组通路，其提供 到偏置线的电传导路径；以及第二组通路，其提供到偏置网格的电传导路径。一般，所述多 个电连接使用利用传统的通路插头(via plug)形成处理(诸如钨插头处理)而形成的通路 插头。在其他实施例中，多个电连接使用在通路的内壁中或内壁上沉积的共形金属层。在 一个特定实施例中，所述共形金属层是复合的Ti/Al层。此外，所述方法包括形成耦接到基底的铰链。在一些实施例中，光刻图案化和蚀刻 处理用于形成铰链。在一些实施例中，从光刻胶形成耦接到铰链的平面化的材料层，并且在 所述平面化的材料层中形成空腔。所述空腔的横截面轮廓是逐渐变细的，并且在空腔顶部 比在空腔底部具有更大的面积。使用这样的逐渐变细的空腔，PVD处理在随后的沉积处理 中提供了连续材料的层。通过填充所述空腔的至少一部分来形成包括镜柱和镜板的镜子结 构。通过去除平面化的材料层来释放镜子结构，一般使用氧等离子体灰化处理来去除光刻 胶层。按照一些实施例，使用硅材料或者硅与其他材料的复合物来形成镜子结构。具体 地，在小于摄氏150度的温度下沉积和平面化无定形硅层，以形成镜柱和镜板。在其他实施 例中，使用多晶硅、诸如硅/铝合金的硅/金属合金、这些材料的组合等来制造镜子结构。作 为一种可选的制造处理，耦接到镜子结构的镜子涂层(例如Ti/Al层)被形成以提高镜子 结构的反射率，这是显示应用所期望的。图4A-4F是使用图3A-3L中图示的处理流而制造的SLM的几个层的简化俯视图。 参见图4A，底部电极112和偏置层110被图示为标记层410。底部电极和偏置层之间的横 向间隔提供了这些层之间的电隔离。图4B图示了用于在与如图3B中所示的偏置线110的 一部分垂直相邻的位置使氧化层220的一些部分向上敞开的掩模图案420。如在本说明书 中更全面所述，被敞开和在图4B中图示的俯视图中图示的区域提供了偏置源和镜子登陆 结构的登陆区域。图4C图示了在一个具体实施例中用于定义通路的横向位置的掩模图案430。参见 图3D，第一组通路242b被提供来建立与偏置线110a的电接触，第二组通路242a被提供来 建立与偏置网格110b的电接触。当然，所述通路的几何形状和布置取决于具体的应用。图 4D图示了在本发明的一个实施例中AR涂层224的图案化中使用的掩模图案432。除了覆 盖镜柱之外，所述图案围绕在随后的步骤中制造的镜板的外围而延伸。图4E图示了在本发明的一个具体实施例中在铰链的限定和分级电极的图案化中 使用的掩模图案440。在参见图3F所述的图案化步骤期间，将单晶硅扭转簧铰链116和登
17CN 101923215 A
陆结构在横向上与顶部电极118分离。如上所述，在本发明的一些实施例中，使用多个光刻 和蚀刻步骤来形成扭转簧铰链结构和顶部电极118。图4F图示了用于定义参见图3H所述 的镜柱开口 312的掩模图案450，其提供了包括扭转簧铰链的层240和镜柱208之间的沉积界面。图5是按照本发明的一个实施例的具有双着陆尖端的SLM的简化俯视图。底部电 极层112、硅顶部电极118和其他层被示出用于说明。在图5中图示的实施例中，扭转簧铰 链和登陆结构包括多个登陆尖端510和512。在一个实施例中，登陆尖端围绕镜子的中央部 分而对称布置。当登陆尖端与作为偏置线的一部分而提供的镜子登陆区域接触时，镜子向 激活位置的移动被制动。根据镜板的旋转角度和结构的几何形状情况来选择所述登陆尖端 的横向尺寸。在替代实施例中，在不同的位置提供附加的登陆尖端。本领域内的技术人员 将认识到许多变化、修改和替代。图6是按照本发明的一个实施例的具有登陆柱的SLM的简化俯视图。如图6中所 示，一对登陆柱610位于扭转簧铰链的一侧，第二对登陆柱612位于扭转簧铰链的另一侧。 在激活镜子时，各组登陆柱制动镜板的移动，提供了固定的角旋转。在一个实施例中，在与 硅顶部电极相同的水平上形成登陆柱。登陆柱的几何形状是预定的形状，在提供高可靠性 和长使用期限的同时减少了静摩擦力。图7A图示了按照本发明的一个实施例的具有硅着陆弹簧的SLM的简化横截面视 图。在图7A中所示的横截面视示了在偏置线上的登陆弹簧710和登陆区域之间的接 触。参见在图7B中图示的简化俯视图，登陆弹簧的尖端710的尺寸变窄以提供一定程度的 柔性和挠性。对于本领域内的技术人员显然，登陆弹簧的挠性提供了抵抗登陆区域中存在 的静摩擦力的恢复力。当然，尖端710的具体尺寸取决于具体的应用。本领域内的技术人 员将认识到许多变化、修改和替代。也在图7A中所示了由本发明的实施例提供的扭转簧铰链设计中的替代品。本发 明的实施例提供了铰链设计中的变化，诸如具有放松的临界尺寸控制的水平铰链720a或 者垂直铰链720b。使用隐藏铰链设计，与传统的铰链设计相比较，铰链的有益的形状和大小 具有多种。因此，本发明的实施例提供了大的设计窗口，其中，设计铰链以提供期望的灵活 性和刚度。在下述申请中提供了对于在SLM中应用柔性登陆弹簧尖端来减小静摩擦力的其 他内容2006年4月1日授权的美国专利第7，026，695号，其被共同转让，并且在此通过引 用被包含以用于各种目的。图8图示了按照本发明一个具体实施例的SLM。如上所述，在本发明的一些实施例 中，AR涂层是可选的。在图8中图示的SLM设计中，不在偏置网格110b之上的区域810中 提供AR涂层。也图示了与先前的设计相比较的附加结构的去除。按照一些实施例，这些结 构的去除减少了机械干扰和杂散反射(其可能降低系统对比度)的机会。在其他的实施例 中，去除了各种结构，并且例如在偏置网格110b上形成AR涂层。本领域内的技术人员将认 识到许多变化、修改和替代。图9图示了按照本发明的一个实施例的具有硅镜板电极的SLM的简化横截面视 图。如图9中所示，单晶硅层910被用作登陆结构和电极。按照本发明的实施例，由层910 的外部部分限定的登陆结构与偏置线接触。用层910作为电极能够实现镜板不导电的设 计，在一些实施例中，在图9中图示的设计通过减少从偏置线到电极的距离而减少SLM的操
18作电压。图10A-10D图示了按照本发明的一个替代实施例的、用于制造具有电接触点的 SLM的处理流程的简化横截面视图。如图10A中所示，无定形硅层210的部分1010被去除。 在一个实施例中，使用硅蚀刻处理来掩蔽和蚀刻无定形硅层以暴露出单晶硅铰链，其是导 电层。如下更全面所述，开口 1010提供了单晶硅铰链和随后沉积的层之间的电传导路径。图10B图示了按照本发明的一个实施例的反射和传导层的形成。如图所示，执行 复合钛种子层和铝反射层212在镜柱和镜板上的沉积。对于本领域内的技术人员显然，在 铰链的中间部分提供了单晶硅铰链与复合Ti/Al层(或者TiN/Ti层)之间的界面的电接 触。在一些实施例中，使用类似于前述的金属PVD处理来形成在图10B中所示的共形层212。 图10C图示了按照本发明的一个实施例的镜子释放处理。如图10C中所示，无定形硅镜子 层210和反射/导电层212被图案化和蚀刻以形成图示的镜子结构。如附图标号1020所 示，提供了单晶硅铰链和反射/导电层之间的电接触。以类似于前述的方式，在镜子释放处 理期间去除在图10A和10B中图示的牺牲材料。在由图10D图示的替代实施例中，在无定形硅层210的沉积之前形成导电和反射 层1030。参见图3H和31，可以在打开孔径312后和在沉积无定形硅层210之前执行层 1030的PVD形成，由此在处理流程中插入金属沉积处理。在一些实施例中，如上所述形成 复合Ti/Al金属层。如上所述形成无定形硅层210以及顶部金属层212。由单晶硅铰链和 层1030之间的接触提供电接触。因此，由层1030和212执行导电和光反射功能。对于本 领域内的技术人员显然，可以使用前述的处理步骤的许多来制造在图10D中图示的结构， 包括镜子释放处理。在图10D中图示的实施例中，底部金属层1030作为镜子电极，降低了 操作电压，并且提供了其他益处。图11图示了按照本发明的一个实施例的硅/铝合金镜子的简化横截面视图。如图 11中所示，将无定形硅镜层替换为硅/铝合金层1110，其既导电又反射。参见图31和3J， 取代在那些图中图示的层而制造硅/铝合金镜层1110。对于本领域内的技术人员显然，可 以使用前述的处理步骤的许多来制造在图11中图示的结构，包括镜子释放处理。图12A-12D图示了按照本发明的一个实施例的、用于制造具有平坦的无定形硅镜 子的SLM的处理流程的简化横截面视图。仅仅举例，在图12A-12B中所示的处理可以用于 执行图31中图示的处理的变化方式。如图12A中图示，在前述处理步骤(例如在图3H中 图示的处理)中形成的牺牲材料310上沉积无定形硅层1210。在一个实施例中，PVD处理 用于形成无定形硅层，其具有足够的厚度以填充扭转簧铰链之上的区域312。根据沉积条 件，层1210的上表面中可以有非平面元件。在图12B中，图示了用于形成平坦表面1220的平面化处理。按照本发明的实施 例，使用抛光或者CMP处理来平面化前面沉积的无定形硅层。在图12C中图示了复合反射 层212(诸如Ti/Al)的形成，在图12D中图示了镜子释放处理。使用诸如在图12D中图示 的本发明的实施例，提供了高光学质量的SLM。例如，与在图3L中所示的镜子相比较，镜子 的平坦上表面除了其他光学质量外，还特别提供了高的填充率和更少的散射。本领域内的 技术人员将认识到由这样的设计提供的益处。图13A-13E图示了按照本发明的一个实施例的、用于制造具有平坦的复合镜子的 SLM的处理流程的简化横截面视图。如图13A中所示，在无定形硅层210中形成开口 1010，
19以在铰链和随后沉积的层之间提供电接触。在图13B中图示了钨沉积处理，填充了在铰链 之上的间隙，并且通过上面图示和讨论的开口 1010而在钨层1310和铰链之间提供电接触。 虽然钨层1310的上表面被图示为平面的，但是本发明不要求如此。如下所述，在一些实施 例中使用平面化处理以平面化钨层1310。图13C图示了钨的CMP/回蚀处理，其将钨的厚度减少到与无定形硅层210的上表 面对齐的水平。对于本领域内的技术人员显然，在通路插头应用中广泛地使用钨沉积和平 面化处理。本发明的一些实施例使用这些处理。在图13D中图示了复合反射层212(诸如 Ti/Al)的形成，在图13E中图示了镜子释放处理。使用诸如在图13E中图示的本发明的实 施例，与参见图12A-12D所述的那些类似，提供了高光学质量的SLM。除了其他光学质量外， 镜子的平坦表面还特别提供了高的填充率。另外，经由填充开口 1010的钨插头提供了在反 射层和铰链之间的电接触。本领域内的技术人员将认识到由这样的设计提供的益处。图14A-14B图示了按照本发明的一个实施例的、用于制造具有低温旋涂玻璃 (S0G)镜子的SLM的处理流程的简化横截面视图。如图14A中所示，形成低温S0G层1410， 填充如上所述形成的牺牲材料310之间的间隙312。在图14B中图示了在低温S0G层1410 上形成反射层212以及镜子释放处理。使用S0G处理，本发明的实施例以更少数量的步骤 填充了间隙312并形成平坦的镜子表面。大体上如上所述形成偏置和其他电接触点。图15是图示按照本发明的一个实施例的、制造光偏转器件的处理的简化流程图。 所述方法包括提供基底(510)，并且在基底上形成平面化的电介质层(1512)。在一个实施 例中，所述基底包括多个电极和相关联的电极驱动器。仅仅举例，所述基底是CMOS基底，其 具有集成电极、存储缓冲器、用于处理视频信号的视频显示控制器、以及脉宽调制阵列。其 他实施例提供了适合于控制作为偏转器件的微镜阵列的其他部件。本领域内的技术人员将 认识到许多变化、修改和替代。在一个具体实施例中，形成平面化的电介质层包括使用HDP处理来沉积氧化层， 并且使用CMP处理来平面化所沉积的氧化层。例如通过熔化铝触点来在不损害CMOS基底 的温度下执行氧化层的形成和平面化。因此，在此所述的处理步骤中使用低温处理。所述方法还包括在平面化的电介质层中形成空腔(1514)；执行层转移处理以将 单晶硅层键合到平面化的电介质层(1516)；形成通过单晶硅层和平面化的电介质层的多 个通路(1518)；并且，形成通过所述多个通路的多个电连接(1520)。在一个特定实施例中， 所述多个通路包括第一组通路，其提供到偏置线的导电路径；以及，第二组通路，其提供 到偏置网格的导电路径。因此，由所述通路提供多个独立的导电路径。所述多个电连接包 括通路插头或者在单晶硅层和通路中沉积的共形金属层。仅仅举例，所述共形金属层可以 是复合的Ti/Al层，其提供通路台阶覆盖和偏置级与单晶硅层之间的电连接。所述方法还包括形成耦接到基底的铰链(1522)；形成耦接到铰链的平面化的材 料层(1524)；并且，在平面化的材料层中形成空腔(1526)。在一个特定实施例中，所述方 法包括通过图案化而形成上电极；并且去除单晶硅层的一部分。可以同时或者以两个独 立的处理步骤来执行铰链和上电极的形成。在使用两个处理步骤的实施例中，可以例如使 用不同的临界尺寸值的不同光刻处理，使用具有比用于限定上电极的分辨率更高的分辨率 的光刻处理来限定铰链。在一些实施例中，所述平面化的材料层包括光刻胶，其嵌入下方的 层，并且在随后的处理步骤期间使用公知的光刻胶去除处理和工具来去除所述光刻胶。
所述方法还包括形成包括硅材料的镜子结构(1528)；形成镜子涂层(1530)；并 且，释放镜子结构(1532)。镜子结构的形成可以包括使用在小于摄氏150度的温度下执 行的处理来沉积和平面化无定形硅镜层。在一个具体实施例中，所述镜子涂层包括复合Ti/ A1层，并且使用氧等离子体灰化处理来释放所述硅镜层。上述的步骤序列提供了按照本发明的一个实施例的一种用于制造诸如SLM的光 偏转器件的方法。如图所示，所述方法使用步骤的组合，包括形成可移动微镜结构的方式。 也可以提供其他的替代，其中，在不脱离权利要求的范围的情况下，可以增加步骤，去除一 个或多个步骤，或者以不同的顺序来提供一个或多个步骤。可以在本说明书中找到本发明 的进一步的细节。还应明白，在此所述的示例和实施例仅仅用于说明性的目的，本领域技术人员会 想到按照其的各种修改或者改变，它们被包括在本发明的精神和范围内。
2权利要求
一种用于形成复合基底结构的方法，包括提供基底，所述基底具有CMOS控制电路；在所述基底上形成电介质层；形成从所述电介质层的上表面延伸到预定深度的空腔；使用基底键合处理将包括单晶硅层的第二基底键合到所述电介质层的上表面；以及用通过所述电介质层而形成的通路使所述单晶硅层与所述CMOS控制电路之间形成电连接。
2.根据权利要求1所述的方法，其中，所述基底键合处理包括室温共价键合处理。
3.根据权利要求2所述的方法，其中，所述室温共价键合处理包括通过等离子体激活 或通过湿法处理来清洁或者激活键合界面。
4.根据权利要求2所述的方法，其中，所述室温共价键合处理包括在所述基底和所述 第二基底上提供机械力。
5.根据权利要求2所述的方法，其中，所述室温共价键合处理包括对所述上表面进行 抛光。
6.根据权利要求1所述的方法，其中，所述第二基底是绝缘体上硅(SOI)基底。
7.根据权利要求6所述的方法，还包括在所述基底键合处理后，使用变薄处理来去除所述SOI基底的绝缘层，以暴露出所述单晶硅层。
8.根据权利要求1所述的方法，其中，所述基底是硅基底。
9.根据权利要求1所述的方法，其中，所述电介质层的材料是氧化硅、氮化硅、氮氧化硅或多晶硅。
10.根据权利要求1所述的方法，用于形成所述电介质层的处理是在小于摄氏500度的 温度下执行的，优选为在小于摄氏400度的温度下执行。
11.根据权利要求1所述的方法，其中，所述电介质层的厚度在从大约1.0微米到大约 3.0微米的范围内，优选为大约2微米。
12.根据权利要求1所述的方法，其中，在形成所述空腔的步骤之前，所述电介质层受 到平面化处理。
13.根据权利要求12所述的方法，其中，经过所述平面化处理后的所述电介质层的RMS 粗糙度小于或等于大约4埃。
14.根据权利要求12所述的方法，其中，经过所述平面化处理后的所述电介质层的厚 度在从大约0. 5微米到大约2. 5微米的范围内，优选为大约0. 8微米。
15.根据权利要求1所述的方法，其中，所述键合的区域大于所述上表面的表面积的 10%，优选为大于50%，更优选为大于80%。
16.根据权利要求1所述的方法，其中，所述单晶硅层是通过氢诱导的硅层解理处理来 形成的。
17.根据权利要求16所述的方法，其中，所述硅层解理处理包括在小于摄氏400度的温 度下进行的物理解理或者热解理处理。
18.根据权利要求16所述的方法，其中，所述单晶硅层的厚度为2-6千埃。
19.根据权利要求1所述的方法，其中，所述基底还包括多个电极器件，所述复合基底结构被用于制造空间光调制器。
20.根据权利要求19所述的方法，其中，所述单晶硅层用于形成所述空间光调制器的 铰链，所述空间光调制器的镜板能够根据所述电极器件上施加的电压而围绕所述铰链旋转。
全文摘要
本发明涉及用于形成复合基底结构的方法。一种显示系统包括光源和第一光学系统，所述第一光学系统光耦合到所述光源，并且适于沿着照明路径而提供照明光束。所述显示系统还包括位于所述照明路径中的空间光调制器。所述空间光调制器包括半导体基底和铰链结构，所述半导体基底包括多个电极器件，所述铰链结构耦接到所述半导体基底。所述铰链结构包括硅材料。所述空间光调制器还包括镜柱和镜板，所述镜柱耦接到所述铰链结构，并且延伸到离半导体基底预定距离的位置，所述镜板耦接到所述镜柱，并且覆盖所述多个电极器件。所述显示系统还包括第二光学系统，其光耦合到所述空间光调制器，并且适于将图像投影到投影表面上。
文档编号G02B26/08GK101923215SQ20101024813
公开日2010年12月22日 申请日期2006年10月26日 优先权日2005年10月28日
发明者乌克·吉, 威廉·斯潘塞·沃利三世, 杨晓, 王叶, 王宇翔, 贾斯廷·艾伦·佩恩, 陈东敏, 霍华德·沃 申请人:明锐有限公司