一种ltps阵列基板的制作方法
【专利摘要】本发明提供一种LTPS阵列基板，其包括多个低温多晶硅薄膜晶体管及底层透明导电层、保护层以及顶层透明导电层。所述每一低温多晶硅薄膜晶体管包括依次叠加形成的基板，图形化的遮光层、缓冲层、图像化的多晶硅层、栅极绝缘层、栅电极线和公共电极线、绝缘层、漏极电极和源极电极、平坦层。所述底层透明导电层、保护层以及顶层透明导电层依次叠加形成平坦层上。所述图像化的多晶硅层包括第一部分及第二部分。所述漏极电极延伸有与所述第二部分相对的延伸部。
【专利说明】一种LTPS阵列基板
【技术领域】
[0001]本发明涉及显示屏【技术领域】，尤其涉及一种LTPS阵列基板。
【背景技术】
[0002]低温多晶娃(low temperature poly-silicon，简称为LTPS)薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其电子迀移率可以达到200cm2/V-sec以上，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，较高的电子迀移率可以将部分驱动电路集成在玻璃基板上，减少了驱动1C，还可以大幅提升液晶显示面板的可靠度，从而使得面板的制造成本大幅降低。因此，LTPS薄膜晶体管液晶显示器逐步成为研宄的热点。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。
[0003]而现有技术中的LTPS的阵列基板，通过由绝缘层隔开的底部公共电极与像素电极组成的电容作为与其对应的像素的存储电容，但是这样的结构存储电容较小，无法满足阵列基板电量饱和后的电容需求。
【发明内容】
[0004]本发明提供一种LTPS阵列基板，在不降低开口率的情况下，增加存储电容。
[0005]本发明提供一种LTPS阵列基板，其包括多个低温多晶硅薄膜晶体管，所述每一低温多晶硅薄膜晶体管包括一个基板；
[0006]形成于所述基板上的图形化的遮光层；
[0007]形成于所述基板和所述图形化的遮光层上的缓冲层；
[0008]形成于所述缓冲层上的图像化的多晶硅层，其中，图像化的多晶硅层包括正投影于遮光层的第一部分和远离所述遮光层延伸的第二部分；
[0009]形成于所述图形化的多晶硅层和所述缓冲层上的栅极绝缘层；
[0010]形成于所述栅极绝缘层上的第一金属层，图形化所述第一金属层形成栅电极线和公共电极线，所述公共电极线、与所述公共电极线相对应的所述多晶硅层的第二部分以及夹持在形成所述公共电极线与所述第二部分之间的栅极绝缘层构成第一存储电容；
[0011]形成于所述栅极绝缘层和栅电极线和公共电极线的绝缘层；
[0012]形成于所述绝缘层上的第二金属层，图案化所述第二金属层形成漏极电极和源极电极，所述漏极电极延伸有延伸部，所述延伸部正投影于所述公共电极线，并且所述漏极电极的延伸部与所述公共电极线以及位于所述延伸部与公共电极线之间的绝缘层形成第二存储电容；所述第二存储电容与所述第一存储电容并联设置，以及
[0013]形成于所述绝缘层和图案化后的第二金属层上的平坦层。
[0014]其中，所述LTPS阵列基板还包括形成于所述平坦层上的图形化的底层透明导电层，所述底层透明导电层与漏极电极的延伸部以及位于所述延伸部及底层透明导电层的平坦层形成第三存储电容，所述第三存储电容与所述第二存储电容及所述第一存储电容并联设置。
[0015]其中，所述LTPS阵列基板还包括形成于图案化的底层透明导电层上的保护层；以及形成于所述保护层上的顶层透明导电层，所述顶层透明导电层与所述底层透明导电层以及位于所述所述顶层透明导电层与所述底层透明导电之间的保护层形成第四存储电容，所述第四存储电容与所述第三存储电容、第二存储电容及第一存储电容并联设置。
[0016]其中，所述第二金属层形成于所述绝缘层上且通过过孔与所述多晶硅层电连接。
[0017]其中，所述顶层透明导电层形成于所述保护层上且通过过孔与所述漏极电极电连接。
[0018]其中，位于所述漏极电极的延伸部上的平坦层的厚度小于所述平坦层其它位置的厚度。
[0019]其中，所述栅极绝缘层采用氧化硅、氮化硅与氮氧化硅中的一种制成。
[0020]其中，所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。
[0021 ] 其中，所述平坦层材料为有机膜。
[0022]其中，所述平坦层采用光罩工艺形成。
[0023]本发明的一种LTPS阵列基板通过图形化的多晶硅层上增加第二部分，并在第二部分上方形成漏极电极的延伸部，进而形成四个并联的存储电容，在不降低开口率的情况下，增加阵列基板的存储电容。
【专利附图】
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本发明一较佳实施方式的LTPS阵列基板剖面示意图。
[0026]图2为本发明另一较佳实施方式的LTPS阵列基板剖面示意图，该LTPS阵列基板与图1所述不同之处在于部分所述平坦层的厚度。
【具体实施方式】
[0027]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0028]请参阅图1，图1为本发明一较佳实施方式的一种LTPS阵列基板的结构示意图，所述LTPS阵列基板包括多个低温多晶硅薄膜晶体管及底层透明导电层32、保护层34以及顶层透明导电层36。而本实施例以一个低温多晶硅薄膜晶体管为例进行说明。
[0029]所述每一低温多晶硅薄膜晶体管包括一个基板10，图形化的遮光层12、缓冲层14、图像化的多晶硅层16、栅极绝缘层18、栅电极线20和公共电极线22、绝缘层24、漏极电极26和源极电极及平坦层30。其中，所述图像化的多晶硅层16包括第一部分161及第二部分162。所述漏极电极26延伸有延伸部262。所述延伸部262与第二部分162对应设置。具体如下:
[0030]所述基板10通常为透明玻璃板。
[0031]所述基板10上形成有所述图形化的遮光层12，其中图案化是指通过对涂于整个基板10上的遮光层材料进行曝光刻蚀等工艺加工而成，最终形成所述的图案化的遮光层12。所述遮光层12的材质例如为钼铝合金、铬金属、钼金属或是其它同时具有遮光功能与导电性质的材质。
[0032]所述基板10和所述图形化的遮光层12上形成所述缓冲层14。
[0033]所述缓冲层14上形成所述图像化的多晶硅层16。其中图案化是指通过对涂于缓冲层14上的多晶硅进行曝光刻蚀等工艺加工而成。本实施例中，所述图像化的多晶硅层16包括正投影于遮光层12的第一部分161和远离所述遮光层12延伸的第二部分162。所述第二部分162所在平面与正投影于所述遮光层12部分的缓冲层14位于同一平面。
[0034]所述图形化的多晶硅层16上和所述缓冲层14上形成所述的栅极绝缘层18。所述栅极绝缘层18采用氧化硅(S1x)、氮化硅(SiNx)与氮氧化硅(SiNxOy)中的一种制成。
[0035]所述栅极绝缘层18上形成有第一金属层(图未标)，并通过图形化所述第一金属层形成栅电极线20和公共电极线22，所述公共电极线22、与所述公共电极线22相对应的所述多晶硅层16的第二部分162以及夹持在形成所述公共电极线22与所述多晶硅层16的第二部分162之间的栅极绝缘层18构成第一存储电容Q。所述公共电极线22位于所述第二部分162的正上方。
[0036]所述绝缘层24形成于所述栅极绝缘层18和栅电极线20和公共电极线22上。通过刻蚀方式形成贯穿所述绝缘层24和栅极绝缘层18的第一过孔(图未标)，所述第一过孔暴露出部分所述图形化的多晶娃层16。
[0037]所述绝缘层24上形成有第二金属层(图未标)，通过图案化所述第二金属层形成所述的漏极电极26和源极电极。所述漏极电极26延伸有延伸部262，所述延伸部262正投影于所述公共电极线22上方。并且所述漏极电极26的延伸部262与所述公共电极线22以及位于所述延伸部262与公共电极线22之间的绝缘层24形成第二存储电容C2。所述第二存储电容(:2与所述第一存储电容C 1并联设置。本实施例中，所述第二金属层形成于所述绝缘层24上且通过所述第一过孔与所述图形化的多晶硅层16电连接，即漏极电极26和源极电极通过所述第一过孔与所述图形化的多晶硅层16电连接。所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。
[0038]所述平坦层30形成于所述绝缘层24和图案化后的第二金属层上。所述平坦层30材料为有机膜。并且所述平坦层30采用光罩工艺形成。
[0039]本实施例中，所述LTPS阵列基板还包括形成于所述平坦层30上的图形化的底层透明导电层32。所述底层透明导电层32与漏极电极26的延伸部262以及位于所述延伸部262及底层透明导电层32的平坦层30形成第三存储电容C3，所述第三存储电容C3与所述第二存储电容C2及所述第一存储电容C i并联设置。
[0040]本实施例中，所述LTPS阵列基板还包括形成于图案化的底层透明导电层32上的保护层34 ;以及形成于所述保护层34上的顶层透明导电层36，所述顶层透明导电层36与所述底层透明导电层32以及位于所述所述顶层透明导电层36与所述底层透明导电32之间的保护层34形成第四存储电容C4。所述第四存储电容C4与所述第三存储电容C3、第二存储电容(:2及第一存储电容C i并联设置。所述顶层透明导电层36与所述底层透明导电层32分别为像素电极层及阵列基板的公共电极层。所述顶层透明导电层36形成于所述保护层34上且通过贯穿所述底层透明导电层32、保护层34及平坦层30的第二过孔与所述漏极电极26电连接。
[0041]本发明的LTPS阵列基板通过图形化的多晶硅层16上增加第二部分162，并在第二部分162上方形成漏极电极26的延伸部262，进而所述公共电极线22、与所述公共电极线22相对应的所述多晶硅层16的第二部分162以及夹持在形成所述公共电极线22与所述多晶硅层16的第二部分162之间的栅极绝缘层18构成第一存储电容C1，所述漏极电极26的延伸部262与所述公共电极线22以及位于所述延伸部262与公共电极线22之间的绝缘层24形成第二存储电容C2;第一存储电容C1与第二存储电容C2并联设置，同时，所述LTPS阵列基板还设有所述第四存储电容(；与所述第三存储电容C3与所述第二存储电容C 2及第一存储电容C1并联，在不降低开口率的情况下，增加存储电容，以满足阵列基板电量饱和后的电容需求。
[0042]请参阅图2，在本发明的其他实施方式中，位于所述漏极电极26的延伸部262上的平坦层30的厚度小于所述平坦层30其它位置的厚度，如此可以减小所述底层透明导电层32与漏极电极26的延伸部262之间的距离，进而增大所述第三存储电容C3。
[0043]以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
【权利要求】
1.一种LTPS阵列基板，其包括多个低温多晶硅薄膜晶体管，其特征在于，所述每一低温多晶硅薄膜晶体管包括一个基板； 形成于所述基板上的图形化的遮光层； 形成于所述基板和所述图形化的遮光层上的缓冲层； 形成于所述缓冲层上的图像化的多晶硅层，其中，图像化的多晶硅层包括正投影于遮光层的第一部分和远离所述遮光层延伸的第二部分； 形成于所述图形化的多晶硅层和所述缓冲层上的栅极绝缘层； 形成于所述栅极绝缘层上的第一金属层，图形化所述第一金属层形成栅电极线和公共电极线，所述公共电极线、与所述公共电极线相对应的所述多晶硅层的第二部分以及夹持在形成所述公共电极线与所述第二部分之间的栅极绝缘层构成第一存储电容； 形成于所述栅极绝缘层和栅电极线和公共电极线的绝缘层； 形成于所述绝缘层上的第二金属层，图案化所述第二金属层形成漏极电极和源极电极，所述漏极电极延伸有延伸部，所述延伸部正投影于所述公共电极线，并且所述漏极电极的延伸部与所述公共电极线以及位于所述延伸部与公共电极线之间的绝缘层形成第二存储电容；所述第二存储电容与所述第一存储电容并联设置，以及 形成于所述绝缘层和图案化后的第二金属层上的平坦层。
2.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述LTPS阵列基板还包括形成于所述平坦层上的图形化的底层透明导电层，所述底层透明导电层与漏极电极的延伸部以及位于所述延伸部及底层透明导电层的平坦层形成第三存储电容，所述第三存储电容与所述第二存储电容及所述第一存储电容并联设置。
3.如权利要求2所述的一种LTPS阵列基板，其特征在于，所述LTPS阵列基板还包括形成于图案化的底层透明导电层上的保护层；以及形成于所述保护层上的顶层透明导电层，所述顶层透明导电层与所述底层透明导电层以及位于所述所述顶层透明导电层与所述底层透明导电之间的保护层形成第四存储电容，所述第四存储电容与所述第三存储电容、第二存储电容及第一存储电容并联设置。
4.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述第二金属层形成于所述绝缘层上且通过过孔与所述多晶硅层电连接。
5.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述顶层透明导电层形成于所述保护层上且通过过孔与所述漏极电极电连接。
6.如权利要求1所述的一种LTPS阵列基板，其特征在于，位于所述漏极电极的延伸部上的平坦层的厚度小于所述平坦层其它位置的厚度。
7.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述栅极绝缘层采用氧化硅、氮化硅与氮氧化硅中的一种制成。
8.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。
9.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述平坦层材料为有机膜。
10.如权利要求1所述的一种LTPS阵列基板，其特征在于，所述平坦层采用光罩工艺形成。
【文档编号】G02F1/1362GK104485333SQ201410764302
【公开日】2015年4月1日 申请日期:2014年12月11日 优先权日:2014年12月11日
【发明者】王聪, 杜鹏 申请人:深圳市华星光电技术有限公司