像素电极、阵列基板、显示面板的制作方法
【专利摘要】本发明实施例公开了一种像素电极、阵列基板和显示面板，包括：一沿第一方向延伸的主像素电极，主像素电极包括主电极以及分别位于主电极两端的第一端部和第二端部；与第一端部相连，沿第二方向延伸的第一延伸部，第二方向与所述第一方向相交。本发明实施例所提供的像素电极除包括主像素电极外，还包括与主像素电极第一端部电连接第一延伸部，相较于现有技术中的像素电极，通过增加第一延伸部，增加了像素电极的面积，从而在应用于阵列基板及包括该阵列基板的显示面板时，可以增加显示面板中像素电极与公共电极之间的正对面积，进而提高显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。
【专利说明】像素电极、阵列基板、显示面板
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种像素电极和包括该像素电极的阵列基板以及包括该阵列基板的显示面板。
【背景技术】
[0002]随着显示技术的发展，显示装置中每英寸拥有的像素数目越来越多，相邻像素间的间距越来越小，从而使得其像素电极的面积占比也相应减小。
[0003]参考图1，图1为现有技术中一种常用的TFT IXD中像素连接的原理图。图中薄膜晶体管的栅极连接至扫描线gate line，通过所述扫描线控制所述薄膜晶体管的开闭；漏极连接至数据线data line，源极连接至像素电极，在所述薄膜晶体管打开时，通过所述数据线给所述像素电极提供驱动信号；所述薄膜晶体管的栅极与源极间存在寄生电容Cgs，即像素电极通过寄生电容Cgs与扫描线gate line相连。其中，像素电极与公共电极间连接有一并联的液晶电容Clc和存储电容Cst。在薄膜晶体管打开和关闭的瞬间，扫描线gateline电压的变化会经由寄生电容Cgs，影响到像素电极的电压，在像素电极上产生一个馈通电压(feed though voltage)，从而影响显示画面的质量。其中，所述馈通电压(feedthough voltage)的计算公式为:
[0004]Vfeedthough = Vd2-Vdl = (Vg2_Vgl)*Cpg/(Cpg+Clc+Cst)；
[0005]其中，Vfeedthough表示像素电极上的馈通电压；Vd2表示薄膜晶体管关闭时，像素电极上的电压；Vdl表示薄膜晶体管打开时，像素电极上的电压；Vg2表示薄膜晶体管关闭时，扫描线输出的电压；Vgl表不薄膜晶体管打开时，扫描线输出的电压；Cpg表不薄膜晶体管栅极与源极之间的寄生电容；Clc表示显示装置中的液晶电容；Cst表示像素电极与公共电极之间的存储电容。
[0006]而像素电极与公共电极之间的存储电容的计算公式为:Cst = ε *S/d，其中，Cst表示像素电极与公共电极之间的存储电容，ε表示像素电极与公共电极之间介质的介电常数，S表示像素电极与公用电极之间的正对面积，d表示像素电极与公共电极之间的距离。
[0007]由此可见，当像素电极的面积减小时，像素电极与公共电极之间的正对面积就会减少，相应的，像素电极上的馈通电压就会增加，从而导致显示装置中声音串扰和画面闪烁现象加重，影响显示画面的质量。
[0008]而对于高PPI (Pixels Per Inch，即每英寸拥有的像素数目)的显示面板，在相同面板尺寸下，其包括的像素单元个数较多，每个像素单元的开口面积较小，从而导致其每个像素单元中严重减少了所述像素电极与公共电极之间的正对面积，使得其声音串扰和画面闪烁现象较为严重，影响了其显示画面的质量。
【发明内容】
[0009]为解决上述技术问题，本发明实施例提供了一种像素电极和包括该像素电极的阵列基板以及包括该阵列基板的显示面板，以提高所述显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。
[0010]为解决上述问题，本发明实施例提供了如下技术方案:
[0011]一种像素电极，包括:
[0012]一沿第一方向延伸的主像素电极，所述主像素电极包括主电极以及分别位于所述主电极两端的第一端部和第二端部；
[0013]与所述第一端部相连，沿第二方向延伸的第一延伸部，所述第二方向与所述第一方向相交。
[0014]一种阵列基板，包括:第一基板以及位于所述第一基板表面的像素电极层，其中，所述像素电极层包括:
[0015]多个子像素区，每个子像素区包括至少一条上述任一项所述的像素电极；
[0016]多个薄膜晶体管，所述薄膜晶体管包括:栅极、源极和漏极，其漏极与所述像素电极相连；
[0017]多条扫描线，所述扫描线与所述薄膜晶体管的栅极相连，控制所述薄膜晶体管的开闭；
[0018]多条数据线，所述数据线与所述薄膜晶体管的源极相连，通过所述薄膜晶体管为所述像素电极提供驱动信号。
[0019]一种显示面板，包括:
[0020]如上述任一项所述的阵列基板；
[0021]与所述阵列基板相对设置的彩膜基板；
[0022]位于所述阵列基板与所述彩膜基板之间的液晶层。
[0023]与现有技术相比，上述技术方案具有以下优点:
[0024]本发明实施例所提供的像素电极，包括:一沿第一方向延伸的主像素电极，所述主像素电极包括主电极以及分别位于所述主电极两端的第一端部和第二端部；与所述第一端部相连，沿第二方向延伸的第一延伸部，所述第二方向与所述第一方向相交。由此可见，本发明实施例所提供的像素电极除包括主像素电极外，还包括与所述主像素电极第一端部电连接第一延伸部，相较于现有技术中的像素电极，通过增加所述第一延伸部，增加了所述像素电极的面积，从而在应用于阵列基板及包括该阵列基板的显示面板时，可以增加所述显示面板中像素电极与公共电极之间的正对面积，进而提高所述显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。
【专利附图】
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为现有技术中一种常用的TFT IXD中像素连接的原理图。
[0027]图2为本发明一个实施例中所提供的像素电极的结构示意图；
[0028]图3为本发明另一个实施例中所提供的像素电极的结构示意图；
[0029]图4为本发明又一个实施例中所提供的像素电极的结构示意图；
[0030]图5为本发明再一个实施例中所提供的像素电极的结构示意图；
[0031]图6为本发明又一个实施例中所提供的像素电极的结构示意图；
[0032]图7为本发明再一个实施例中所提供的像素电极的结构示意图；
[0033]图8为本发明一个实施例中所提供的阵列基板中像素电极层的结构示意图；
[0034]图9为本发明另一个实施例中所提供的阵列基板中一个子像素区的局部放大示意图；
[0035]图10为本发明一个实施例中所提供的阵列基板中像素电极不同面积占比与对应存储电容的关系；
[0036]图11为图10中所述阵列基板中像素电极不同占比时的VT Curve曲线示意图；
[0037]图12为本发明一个实施例所提供的显示面板的结构示意图。
【具体实施方式】
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0039]在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
[0040]本发明实施例提供了一种像素电极，如图2所示，所述像素电极包括:一沿第一方向延伸的主像素电极1，所述主像素电极I包括主电极以及分别位于所述主电极两端的第一端部12和第二端部13 ;与所述第一端部12相连，沿第二方向延伸的第一端部12，其中，所述第二方向与所述第一方向相交。
[0041]需要说明的是，在本发明实施例中，沿所述第一方向延伸的主像素电极I的形状可以为直线也可以为折线或曲线，即所述第一方向可以为直线方向，也可以为折线方向或曲线方向，本发明对此并不做限定，具体视情况而定。
[0042]如图3所示，在上述实施例的基础上，在本发明的一个实施例中，所述像素电极还包括:位于所述第一延伸部2远离所述主像素电极I的一端，沿第三方向延伸的第二延伸部3，以进一步增加所述像素电极的面积，其中，所述第三方向与所述第二方向相交。
[0043]需要说明的是，在本发明实施例中，所述第三方向可以与所述第一方向相交，也可以为所述第一方向平行，本发明对此并不做限定，具体视情况而定。
[0044]如图4所示，在上述实施例的基础上，在本发明的一个实施例中，所述像素电极还包括:位于所述第二延伸部3背离所述第一延伸部2 —端，沿第五方向延伸的第四延伸部5，以更进一步增加所述像素电极的面积。其中，所述第五方向与所述第三方向相交。
[0045]需要说明的是，当所述第一方向为折线方向或曲线方向时，所述第三方向和第五方向可以同时与所述第一方向平行，或同时与所述第一方向相交，或一个与所述第一方向平行，另一个与所述第一方向相交，本发明对此并不做限定。
[0046]具体的，在本发明一个实施例中，所述主像素电极I的形状曲线为折线，其中，所述第一端部12与所述第二端部13所在的延伸方向平行，但所述第一端部12所在的延伸方向与所述主电极11的延伸方向相交。在该实施例中，所述第三方向、第五方向与所述第一方向均平行时，所述第三方向平行于所述第一端部12所在的延伸方向，所述第五方向平行于所述主电极11所在的延伸方向。
[0047]如图5所示，在上述任一实施例的基础上，在本发明的一个实施例中，所述像素电极还包括:与所述第二端部13相连，沿第四方向延伸的第三延伸部4，以进一步增加所述像素电极的面积。需要说明的是，在本发明实施例中，所述第四方向可以与所述第一方向相交，也可以位于所述第一方向平行，本发明对此并不做限定。
[0048]如图6所示，在上述实施例的基础上，在本发明的一个实施例中，所述像素电极还包括:位于所述第三延伸部4远离所述第二端部13 —端，与所述第三延伸部4相连，且沿第六方向延伸的第五延伸部6，以更进一步增加所述像素电极的面积。其中，所述第六方向与所述第四方向相交，且与所述第一方向平行或相交。
[0049]需要说明的是，在本发明实施例中，当所述第一方向为折线方向或曲线方向时，所述第六方向与第四方向可以同时与所述第一方向平行，也可以同时与所述第一方向相交，还可以一个与所述第一方向平行，一个与所述第一方向相交，本发明对此并不做限定，具体视情况而定。
[0050]还需要说明的是，在上述任一实施例的基础上，在本发明的其他实施中，所述像素电极还可以包括其他延伸部，以进一步增加所述像素电极的面积，本发明对此并不做限定，具体视情况而定。
[0051]由于在所述像素电极用于显示面板中时，所述主像素电极I的主电极11占据了大部分各个显示单元的开口区域，故在上述任一实施例的基础上，如图7所示，在本发明的一个优选实施例中，所述像素电极的各延伸部的宽度W2小于所述主像素电极I中主电极11的宽度W1，以最大化的增加所述像素电极的面积。更优选的，在本发明的一个具体实施中，所述像素电极中主像素电极I的主电极11的宽度为2 μ--至4 μ--，包括端点值；所述像素电极中各延伸部的宽度为2 μπι至3 μm，包括端点值。
[0052]在上述实施例的基础上，在本发明的一个实施例中，所述主像素电极I中第一端部12和第二端部13的宽度W3也小于所述主电极11的宽度Wl。
[0053]在上述任一实施例的基础上，在本发明的一个实施例中，所述第一端部12与竖直方向的的夹角Θ的取值范围为10°至40°，包括端点值，本发明对此并不做限定，具体视情况而定，需要说明的是，由于当所述像素电极应用于显示面板时，其控制液晶分子翻转的有效电场为横向电场，故所述第一端部12与竖直方向的夹角Θ越大，其纵向电场越强，液晶分子沿横向电场的转动受到的抑制作用越大，穿透率越低，当所述显示面板表面受到触碰时，而导致的显示不均现象回复越慢。所以，在本发明的一个优选实施例中，在所述第一端部12与竖直方向夹角Θ的取值范围内，所述第一端部12与竖直方向的夹角Θ越小越好。
[0054]在上述实施例的基础上，在本发明的一个实施例中，所述第一端部12背离所述主电极11 一端与所述第一端部12朝向所述主电极11 一端之间垂直距离d的取值范围为3微米至5微米，包括端点值，但本发明对此并不做限定，具体视情况而定。需要说明的是，由于当所述像素电极应用于显示面板时，其控制液晶分子翻转的有效电场为横向电场，故所述第一端部12背离所述主电极11 一端与所述第一端部12朝向所述主电极11 一端之间垂直距离d越小，其纵向电场越强，液晶分子沿横向电场的转动受到的抑制作用越大，穿透率越低，当所述显示面板表面受到触碰时，而导致的显示不均现象回复越慢。所以，在本发明的一个优选实施例中，在所述第一端部12背离所述主电极11 一端与所述第一端部12朝向所述主电极11 一端之间垂直距离d的取值范围内，所述第一端部12背离所述主电极11 一端与所述第一端部12朝向所述主电极11 一端之间垂直距离d越大越好。
[0055]综上所示，本发明实施例所提供的像素电极除包括主像素电极I外，还包括与所述主像素电极I电连接的延伸部，相较于现有技术中的像素电极，通过增加延伸部，增加了所述像素电极的面积，从而在应用于阵列基板及包括该阵列基板的显示面板时，可以增加所述显示面板中像素电极与公共电极之间的正对面积，进而提高所述显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。
[0056]相应的，本发明实施例还提供了一种阵列基板，包括:第一基板以及位于所述第一基板表面的像素电极层，其中，如图8所示，所述像素电极层包括:
[0057]多个子像素区，每个子像素区包括至少一条上述任一实施例所提供的像素电极；
[0058]多个薄膜晶体管，所述薄膜晶体管包括:栅极g、源极s和漏极d，其漏极d与所述像素电极相连；
[0059]多条扫描线Gl?G4，所述扫描线Gl?G4与所述薄膜晶体管的栅极g相连，控制所述薄膜晶体管的开闭；
[0060]多条数据线SI?S4，所述数据线SI?S4与所述薄膜晶体管的源极s相连，通过所述薄膜晶体管为所述像素电极提供驱动信号。
[0061]在本发明的一个实施例中，所述阵列基板应用于低PPI的显示面板，其每个子像素区可以只包括一条像素电极，也可以包括多条像素电极，本发明对此并不做限定，具体视情况而定。
[0062]在本发明的另一个实施例中，所述阵列基板应用于高PPI的显示面板，受其各子像素区开口面积大小的限制，每个子像素区优选为只包括一条像素电极。
[0063]需要说明的是，在本发明的一个实施例中，如图9所示，当所述像素电极包括:与所述第二端部13相连，沿第四方向延伸的第三延伸部4，且所述第四方向与所述第一方向平行时，所述第三延伸部4与所述薄膜晶体管的漏极相连。
[0064]由于高PPI的显示面板对应的阵列基板中，每个子像素区的面积都非常有限，如果只在各子像素区的开口面积内增加所述像素电极的面积，所述像素电极可增加的面积非常有限，故在本发明的一个实施中，所述像素电极的延伸部与相邻子像素区之间的非透光区域部分交叠，以利用相邻像素区的非透过区域增加所述像素电极的面积，以最大程度的增加所述像素电极的面积。但本发明对此并不做限定，在本发明的其他实施例中，所述像素电极的延伸部可以均位于各子像素区的开口面积内，也可以部分位于各子像素区的开口面积内，部分位于相邻子像素区的非透光区域，还可以全部位于相邻子像素区的非透光区域，具体视情况而定。
[0065]需要说明的是，由于所述阵列基板中，相邻子像素区之间的非透光区域较小，如果相邻子像素区内的像素电极过多，在将所述阵列基板组装成显示面板时，很容易影响其对应的两个子像素区内液晶分子的偏转，从而可能造成漏光现象，故在本发明的一个优选实施例中，当所述多个子像素区包括多行子像素区和多列子像素区时，所述像素电极的延伸部只与相邻行子像素区之间的非透光区域部分交叠，而不与相邻列子像素区之间的非透光区域部分交叠。
[0066]还需要说明的是，当所述像素电极的延伸部只与相邻行子像素区之间的非透光区域部分交叠，而不与相邻列子像素区之间的非透光区域部分交叠时，其对应的像素电极优选不包括第四延伸部5和第五延伸部6，以便于充分利用各子像素区的开口区域放置所述像素电极中的主像素电极I。
[0067]如图10和图11所示，将各子像素区中的像素电极占比增加到33.51%?36.20%，可以将该阵列基板及包括该阵列基板的显示面板中，所述像素电极与所述共用电极之间的存储电容Cst提升到100.7?110.7，而VT Curve无明显差异。
[0068]此外，本发明实施例还提供了一种显示面板，如图12所示，所述显示面板包括:
[0069]本发明上述任一实施例所提供的阵列基板100 ;
[0070]与所述阵列基板100相对设置的彩膜基板200 ；
[0071]位于所述阵列基板100与所述彩膜基板200之间的液晶层300。
[0072]在本发明的一个实施例中，所述液晶层中的液晶分子为正性液晶分子，在本发明的另一个实施例中，所述液晶层中的液晶分子为负性液晶分子，以增加所述显示面板中各个子像素区的穿透率，但本发明对此并不做限定，具体视情况而定。
[0073]由上可知，本发明实施例所提供的阵列基板和显示面板中，位于各子像素区的像素电极除包括主像素电极外，还包括与所述主像素电极电连接的延伸部，相较于现有技术中的像素电极，通过增加延伸部，增加了所述像素电极的面积，从而在所述阵列基板组装成显示面板后，增加了所述显示面板中像素电极与公共电极之间的正对面积，进而提高所述显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。
[0074]本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
[0075]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种像素电极，包括: 一沿第一方向延伸的主像素电极，所述主像素电极包括主电极以及分别位于所述主电极两端的第一端部和第二端部； 与所述第一端部相连，沿第二方向延伸的第一延伸部，所述第二方向与所述第一方向相交。
2.根据权利要求1所述的像素电极，其特征在于，所述像素电极还包括:位于所述第一延伸部远离所述主像素电极一端，沿第三方向延伸的第二延伸部，其中，所述第三方向与所述第二方向相交。
3.根据权利要求2所述的像素电极，其特征在于，所述第三方向与所述第一方向平行或相交。
4.根据权利要求1所述的像素电极，其特征在于，所述像素电极还包括: 与所述第二端部相连，沿第四方向延伸的第三延伸部，所述第四方向与所述第一方向相交或平行。
5.根据权利要求1-4任一项所述的像素电极，其特征在于，所述像素电极的延伸部的宽度小于所述主像素电极中主电极的宽度。
6.根据权利要求5所述的像素电极，其特征在于，所述主像素电极中第一端部和第二端部的宽度小于所述主像素电极中主电极的宽度。
7.根据权利要求6所述的像素电极，其特征在于，所述主像素电极中第一端部和第二端部的宽度与所述延伸部的宽度相同。
8.根据权利要求1-4与6-7中任一项所述的像素电极，其特征在于，所述第一延伸部与第一端部之间的夹角范围为10。至40。，包括端点值。
9.根据权利要求8所述的像素电极，其特征在于，所述第一端部背离所述主电极一端与所述第一端部朝向所述主电极一端之间垂直距离的取值范围为3微米至5微米，包括端点值。
10.—种阵列基板，包括:第一基板以及位于所述第一基板表面的像素电极层，其中，所述像素电极层包括: 多个子像素区，每个子像素区包括至少一条权利要求1-9任一项所述的像素电极； 多个薄膜晶体管，所述薄膜晶体管包括:栅极、源极和漏极，其漏极与所述像素电极相连； 多条扫描线，所述扫描线与所述薄膜晶体管的栅极相连，控制所述薄膜晶体管的开闭； 多条数据线，所述数据线与所述薄膜晶体管的源极相连，通过所述薄膜晶体管为所述像素电极提供驱动信号。
11.根据权利要求10所述的阵列基板，其特征在于，每个子像素区只包括一条像素电极。
12.根据权利要求11所述的阵列基板，其特征在于，所述主像素电极的第二端部与所述薄膜晶体管的漏极相连。
13.根据权利要求12所述的阵列基板，其特征在于，当所述像素电极包括:与所述第二端部相连，沿第四方向延伸的第三延伸部，且所述第四方向与所述第一方向平行时，所述第三延伸部与所述薄膜晶体管的漏极相连。
14.根据权利要求10-13任一项所述的阵列基板，其特征在于，所述像素电极的延伸部与相邻子像素区之间的非透光区域部分交叠。
15.根据权利要求14所述的阵列基板，其特征在于，所述多个子像素区包括多行子像素区，所述像素电极的延伸部与相邻行子像素区之间的非透光区域部分交叠。
16.—种显不面板，包括: 如权利要求10-15中任一项所述的阵列基板； 与所述阵列基板相对设置的彩膜基板； 位于所述阵列基板与所述彩膜基板之间的液晶层。
17.根据权利要求16所述的显示面板，其特征在于，所述液晶层中的液晶分子为正性液晶分子或负性液晶分子。
【文档编号】G02F1/1343GK104503161SQ201410814863
【公开日】2015年4月8日 申请日期:2014年12月24日 优先权日:2014年12月24日
【发明者】马扬昭, 沈柏平, 吴玲 申请人:厦门天马微电子有限公司, 天马微电子股份有限公司