一种阵列基板、液晶显示面板及显示装置的制作方法

本发明涉及显示技术领域，尤指一种阵列基板、液晶显示面板及显示装置。

背景技术：

目前，液晶显示装置一般包括液晶显示面板和驱动电路，在液晶显示面板中多个子像素以矩阵形式布置，驱动电路包括驱动栅线的栅极驱动电路和驱动数据线的数据驱动电路。为了降低液晶显示装置的成本，一般在保持分辨率的同时，希望减少数据驱动电路的输出通道数量。基于此，如图1所示，在液晶显示面板中会采用多路分配器01(Demux)将每三条数据线与一个数据信号输入端S1或S2相连，一个数据信号输入端与数据驱动电路的一个输出通道相连，这样可以将数据驱动电路的输出通道减少到三分之一。

当采用多路分配器对子像素充电时，栅线会逐行开启，通过对各条时钟控制信号线依次加载时钟脉冲信号，分时对与同一多路分配器连接的各条数据线加载数据信号，以实现对一行子像素充电。例如如图2所示，当栅线Gate 1打开时，分别给与多路分配器连接的时钟控制信号线CKH R、CKH G、CKH B依次加载时钟脉冲信号。并在CKH R加载时钟脉冲信号时，为子像素R1充电，在CKH G加载时钟脉冲信号时，为子像素G1充电，在CKH B加载时钟脉冲信号时，为子像素B1充电。当CKH R关闭时，对应链接R1子像素的数据线中的残余电荷会继续给R1子像素充电，一直到Gate 1关闭，对子像素R1的充电结束，即子像素R1的总充电时间为t_R。同样的，子像素G1的总充电时间为t_G，子像素B1的总充电时间为t_B。子像素R1、G1和B1的充电时间分别为t_R，t_G，t_B。当栅线Gate n打开时，重复以上操作，为子像素Rn、Gn和Bn的充电。

从上述描述的现有显示模式可以看出，由于CKH R，CKH G和CKH B的开启时间不一致，导致子像素R、G和B的充电起始时间不同，而结束时间相同，即子像素R、G和B的充电时间并不一致，t_R>t_G>t_B，导致各个子像素的充电量不同，R充电量大于G充电量，导致整体显示画面偏红，出现色偏。在分辨率不高(低PPI)的情况下，现有显示模式可以满足子像素R、G和B的充电需求。但是当分辨率较高(高PPI)时，由于数据线的负载过大会带来时延问题(RC loading)，会加剧液晶显示面板中各区域的子像素充电不一致的情况，使显示效果出现色偏等问题。

因此，如何在高分辨率的情况下，解决采用多路分配器时带来的各子像素充电时间不一致导致的显示色偏等问题，是本领域亟需解决的问题。

技术实现要素：

本发明实施例提供一种阵列基板、液晶显示面板及显示装置，用以解决采用多路分配器时导致的显示色偏等问题。

本发明实施例提供了一种阵列基板，包括：多条栅线、与所述栅线绝缘相交设置的多条数据线，以及多个呈阵列排布的子像素单元；与同一所述栅线连接的颜色不同的多个所述子像素单元构成一个像素单元；各所述子像素单元内设置有像素电极和公共电极，所述像素电极和所述公共电极正对部分形成存储电容；为颜色不同的多个所述子像素单元的像素电极充电的各条数据线通过多路分配器与一个信号输入端相连；

属于同一个所述像素单元的各子像素单元的存储电容按照各所述像素电极的充电起始顺序依次减小。

本发明实施例还提供了一种液晶显示面板，包括本发明实施例提供的上述阵列基板，以及与所述阵列基板相对而置的对向基板。

本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述液晶显示面板。

本发明有益效果如下：

本发明实施例提供的一种阵列基板、液晶显示面板及显示装置，通过优化阵列基板的像素单元中各子像素单元的结构设计，在采用多路分配器通过数据线分时对各子像素单元的像素电极进行充电时，按照各像素单元内各子像素单元充电时长的顺序变更各子像素单元的存储电容大小，使得属于同一个像素单元的各子像素单元的存储电容按照各像素电极的充电时长从长到短的顺序依次减小，即使各子像素单元的存储电容充电时长相匹配，充电时间越短的子像素单元相应的存储电容越小，从而改善在采用多路分配器时带来的各子像素充电时间不一致导致的显示色偏等问题。

附图说明

图1为现有技术中液晶显示面板的结构示意图；

图2为现有技术中液晶显示面板的驱动时序图；

图3为本发明实施例提供的阵列基板的结构示意图；

图4为本发明实施例提供的实施例一的结构示意图；

图5为本发明实施例提供的实施例二的结构示意图；

图6为本发明实施例提供的液晶显示面板的结构示意图。

具体实施方式

下面结合附图，对本发明实施例提供的阵列基板、液晶显示面板及显示装置的具体实施方式进行详细地说明。

附图中各部件的形状和大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种阵列基板，如图3所示，包括：多条栅线001、与栅线001绝缘相交设置的多条数据线002，以及多个呈阵列排布的子像素单元R、G、B；与同一栅线001连接的相邻的颜色不同的多个子像素单元R、G、B构成一个像素单元003；各子像素单元R、G、B内设置有像素电极004和公共电极005，像素电极004和公共电极005正对部分形成存储电容Cst；为颜色不同的多个子像素单元R、G、B的像素电极004充电的各条数据线002通过多路分配器006与一个信号输入端007相连；

属于同一个像素单元003的各子像素单元R、G、B的存储电容Cst按照各像素电极004的充电起始顺序依次减小，即按照充电时长从长到短的顺序依次减小。

需要说明的是，本发明实施例中每个像素单元还包括TFT等元件，其结构与现有技术中结构相同，在此不再赘述。

以图3所示的结构为例，像素单元003可以包括红色R、绿色G、蓝色B三个子像素单元；在以图2所示的时序进行充电时，红色子像素单元R的充电时长>绿色子像素单元G的充电时长>蓝色子像素单元B的充电时长，即t_R>t_G>t_B；因此，红色子像素单元R的存储电容>绿色子像素单元G的存储电容>蓝色子像素单元B的存储电容，即Cst_R>Cst_G>Cst_B。当然，在变更各子像素单元R、G和B的充电顺序导致充电时间发生变化时，例如变更为t_R<t_G<t_B时，相应的存储电容也需变更为Cst_R<Cst_G<Cst_B。

由于在本发明实施例提供的上述阵列基板中，通过优化阵列基板的像素单元003中各子像素单元的结构设计，在采用多路分配器006通过数据线002分时对各子像素单元的像素电极004进行充电时，按照各像素单元003内各子像素单元充电时长的顺序变更各子像素单元的存储电容Cst大小，使得属于同一个像素单元003的各子像素单元的存储电容Cst按照各像素电极004的充电时长从长到短的顺序依次减小，即使各子像素单元的存储电容Cst充电时长相匹配，充电时间越短的子像素单元相应的存储电容Cst越小，相对于现有技术中各子像素单元的存储电容Cst均相同的结构，可以改善在采用多路分配器006时带来的各子像素充电时间不一致导致的显示色偏等问题。

并且，通过如下表1所示的仿真结果可以看出，在采用多路分配器依次对具有相同存储电容的各子像素单元R、G、B进行充电时，充电率会随着充电时间的缩短而下降，但在将绿色子像素单元G和蓝色子像素单元B的存储电容调低后，各子像素单元的充电率不会随着充电时间的缩短而大幅下降，因此，采用根据充电时间调整各子像素单元的存储电容的方式，可以明显改善充电率不足的问题，因此可以解决显示色偏等问题。

表1

需要说明的是，表1中，Cst的单位为F(法拉)，1fF＝1*10^-3pF＝1*10^-15F。

在具体实施时，在本发明实施例提供的上述阵列基板中，由于在采用多路分配器006实现分时对一行像素单元003中各子像素单元的像素电极004进行充电时，该行像素单元003中各子像素单元的充电顺序一般不会发生变化，因此，在同一行像素单元003中相同颜色的各子像素单元的充电时长相对一致。基于此，本发明实施例提供的上述阵列基板在具体实施时，可以将在与同一栅线001连接的各子像素单元中，相同颜色的子像素单元的存储电容Cst设置为相同。即在同一行中红色子像素单元R的存储电容Cst_R全部一致，绿色子像素单元G的存储电容Cst_G全部一致，蓝色子像素单元B的存储电容Cst_B全部一致。

在具体实施时，由于数据线002上具有的负载会导致信号时延问题，数据线002的末端的负载要比始端大，因此末端的时延更为严重，导致末端色偏等问题尤为严重。其中，始端指的是信号初始加载的一端，即距离信号输入端007最近的一端；末端指的是信号可以到达的最远端，即距离信号输入端007最远的一端。

基于此，在本发明实施例提供的上述阵列基板中，可以将通过同一数据线002充电的各子像素单元的存储电容Cst按照从靠近信号输入端007至远离信号输入端007的方向依次减小，以使存储电容Cst匹配信号时延的情况，即信号时延越严重的区域的存储电容Cst越小，从而改善充电不一致的问题。例如图3中，按照从下至上的顺序，设置每列红色子像素单元R中存储电容Cst_R逐渐减小，设置每列绿色子像素单元G中存储电容Cst_G逐渐减小，设置每列蓝色子像素单元B中存储电容Cst_B逐渐减小。

当然，在本发明实施例提供的上述阵列基板应用于诸如横屏的显示装置时，数据线002上的信号时延并不严重，因此，也可以将通过同一数据线002充电的各子像素单元的存储电容Cst设置为相同，以简化阵列基板结构的复杂性。

在具体实施时，在本发明实施例提供的上述阵列基板中，可以采用调节像素电极004与公共电极005之间的正对面积大小的方式，来调节子像素单元的存储电容Cst。因此，为了便于实现属于同一个像素单元003的各子像素单元的存储电容Cst按照各像素电极004的充电时长从长到短的顺序依次减小，在具体实施时，可以将属于同一像素单元003的各子像素单元的像素电极004与公共电极005的正对面积，按照各像素电极004的充电起始顺序，即充电时长从长到短的顺序依次减小设置。

并且，在具体实施时，在本发明实施例提供的上述阵列基板中，根据像素电极004与公共电极005的层级顺序，当像素电极004位于公共电极005上层时，如图4所示，可以将各子像素单元的像素电极004设置为由多条具有狭缝间隙的条状电极并联组成，此时公共电极005一般设置为面状电极；当公共电极005位于像素电极004上层时，可以将各子像素单元的公共电极005设置为由多条具有狭缝间隙的条状电极并联组成，此时，像素电极004一般设置为面状电极。

不管是基于上述两种结构中的哪种，都可以通过调整条状电极的某些特征，来实现对像素电极004与公共电极005之间的正对面积大小的调节，从而实现调节子像素单元的存储电容Cst大小。

实施例一：

通过控制条状电极的条数方式，来实现对像素电极004与公共电极005之间的正对面积大小的调节。

具体地，在本实施例中，如图4所示，可以将属于同一像素单元003的各子像素单元的条状电极的条数按照各像素电极004的充电时长从长到短的顺序依次减少，即充电时间越长的子像素单元拥有的条状电极的条数越多。在图4中，红色子像素单元R的充电起始最早，充电时长最长，应保证红色子像素单元R的存储电容Cst最大，因此，红色子像素单元R拥有的条状电极的条数为5条最多。根据电容C＝Q/U＝εS/d，两个电极的正对面积越大，电容越大。因此，再本实施例中，红色子像素单元R的存储电容Cst最大。

并且，进一步地，在本实施例中，还可以将各子像素单元拥有的条状电极的宽度设置为一致。当然，也可以在保证总体的存储电容Cst大小关系不变的情况下，微调各条状电极的宽度，在此不做限定。

实施例二：

通过控制条状电极的宽度方式，来实现对像素电极004与公共电极005之间的正对面积大小的调节。

具体地，在本实施例中，如图5所示，可以在保证各子像素单元的条状电极条数相同的情况下，将属于同一像素单元003的各子像素单元的条状电极的宽度W按照各像素电极004的充电时长从长到短的顺序依次减小，即充电时间越长的子像素单元拥有的条状电极的宽度越大。在图5中，红色子像素单元R的充电时长最长，应保证红色子像素单元R的存储电容Cst最大，因此，红色子像素单元R拥有的条状电极的宽度最大。

基于同一发明构思，本发明实施例提供一种液晶显示面板，由于该液晶显示面板解决问题的原理与前述一种阵列基板相似，因此该液晶显示面板的实施可以参见阵列基板的实施，重复之处不再赘述。

具体地，本发明实施例提供的一种液晶显示面板，如图6所示，包括：本发明实施例提供的上述阵列基板100，以及与阵列基板100相对而置的对向基板200。并且，如图6所示，在液晶显示面板中一般还会包括封装于阵列基板与对向基板之间的液晶层300，设置于对向基板200外表面的上偏光片(未示出)，和设置于阵列基板外表面的下偏光片(未示出)等部件，在此不作赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述液晶显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述液晶显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述阵列基板、液晶显示面板及显示装置，通过优化阵列基板的像素单元中各子像素单元的结构设计，在采用多路分配器通过数据线分时对各子像素单元的像素电极进行充电时，按照各像素单元内各子像素单元充电时长的顺序变更各子像素单元的存储电容大小，使得属于同一个像素单元的各子像素单元的存储电容按照各像素电极的充电时长从长到短的顺序依次减小，即使各子像素单元的存储点荣誉充电时长相匹配，充电时间越短的子像素单元相应的存储电容越小，从而改善在采用多路分配器时带来的各子像素充电时间不一致导致的显示色偏等问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。