显示面板及其静电释放电路的制作方法

本发明涉及显示技术领域,尤其涉及一种显示面板及其静电释放电路。

背景技术：

静电释放(electro-static discharge，ESD)保护电路是薄膜晶体管液晶显示器(TFT-LCD)以及新兴的有机发光显示器(OLED)面板上的重要组成部分，它可以使显示器件免遭在生产、运输、工作过程中的静电伤害。

通常的，静电释放保护电路设置在显示器的外围走线区域，连接在数据线和扫描线上，对中间显示区域内的电路进行静电保护。随着显示技术的发展，为使用方便以及美观的需要，现在的数码产品对窄边框，高分辨率等需求越来越迫切，而随着分辨率越来越高，边框越来越窄的情况下，外围走线区域的布线空间也越来越小。因此，如何优化外围走线区域中的静电释放保护电路的布置，以满足显示面板高分辨率和窄边框的要求，是一个急需解决的问题。

技术实现要素：

鉴于现有技术存在的不足，本发明提供了一种显示面板及其静电释放电路，通过对外围走线区域中的静电释放保护电路的布置进行优化，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路所占用的空间，满足了显示面板高分辨率和窄边框的要求。

为了实现上述目的，本发明采用了如下的技术方案：

一种显示面板的静电释放电路，包括作为静电输出线的高电平导线和低电平导线，耦接在所述高电平导线和低电平导线之间的多个静电释放单元，所述多个静电释放单元并行排列，每一静电释放单元连接有一静电信号输入线；其中，N个依次相邻的静电释放单元具有连接到所述高电平导线的第一共用连接线和/或具有连接到所述低电平导线的第二共用连接线，其中，N为大于1的整数。

具体地，所述静电释放单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和第二薄膜晶体管均为N型MOS晶体管；所述第一薄膜晶体管的栅极连接所述静电信号输入线，源极连接所述高电平导线，漏极与所述第二薄膜晶体管的源极连接，所述第二薄膜晶体管的栅极和漏极分别连接所述低电平导线；其中，N个依次相邻的静电释放单元中具有第二共用连接线，所述第二共用连接线将N个依次相邻的静电释放单元中的所有第二薄膜晶体管的栅极相互连接再连接至所述低电平导线。

具体地，所述静电释放单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和第二薄膜晶体管均为P型MOS晶体管；所述第一薄膜晶体管的栅极连接所述静电信号输入线，源极连接所述低电平导线，漏极与所述第二薄膜晶体管的源极连接，所述第二薄膜晶体管的栅极和漏极分别连接所述高电平导线；其中，N个依次相邻的静电释放单元中具有第一共用连接线，所述第一共用连接线将N个依次相邻的静电释放单元中的所有第二薄膜晶体管的栅极相互连接再连接至所述高电平导线。

具体地，所述静电释放单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管为P型MOS晶体管，所述第二薄膜晶体管为N型MOS晶体管；所述第一薄膜晶体管的栅极和源极分别连接所述高电平导线，漏极与所述第二薄膜晶体管的源极相互连接在连接所述静电信号输入线，所述第二薄膜晶体管的栅极和漏极分别连接所述低电平导线；其中，N个依次相邻的静电释放单元中具有第一共用连接线和第二共用连接线，所述第一共用连接线将N个依次相邻的静电释放单元中的所有第一薄膜晶体管的栅极相互连接再连接至所述高电平导线，所述第二共用连接线将N个依次相邻的静电释放单元中的所有第二薄膜晶体管的栅极相互连接再连接至所述低电平导线。

具体地，N的取值为2或4。

具体地，所述显示面板包括有效显示区域和位于有效显示区域外围的布线区域，所述静电释放电路设置在所述布线区域；其中，所述有效显示区域中设置有多条数据线和多条扫描线，所述静电信号输入线连接至数据线或扫描线。

本发明还提供了一种显示面板，其包括如上所述的静电释放电路。其中，所述显示面板为液晶显示面板或有机发光显示面板。

本发明实施例中提供的显示面板及其静电释放电路，通过对外围走线区域中的静电释放保护电路的布置进行优化，相邻的两个或两个以上的个基本的静电保护单元具有共用的连接线，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。

附图说明

图1是本发明实施例提供的显示面板的结构示意图；

图2是本发明实施例1中的静电释放电路的结构示意图；

图3是本发明实施例1中的静电释放电路的等效电路图；

图4是本发明实施例2中的静电释放电路的结构示意图；

图5是本发明实施例3中的静电释放电路的结构示意图；

图6是本发明实施例3中的静电释放电路的等效电路图；

图7是本发明实施例4中的静电释放电路的结构示意图；

图8是本发明实施例5中的静电释放电路的结构示意图；

图9是本发明实施例5中的静电释放电路的等效电路图；

图10是本发明实施例6中的静电释放电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

实施例1

本实施例首先提供了一种显示面板，所述显示面板例如可以是液晶显示面板(TFT-LCD)或有机发光显示面板(OLED)。如图1所示，所述显示面板包括有效显示区域(Active Area，AA区)1和位于有效显示区域1外围的布线区域2。其中，所述有效显示区域1中设置有多条数据线V_d和多条扫描线V_g，多条数据线V_d和多条扫描线V_g纵横交错限定出呈阵列分布的像素区域，每个显示区域中设置有开关晶体管和像素电极等。其中，为了对显示区域内的电路进行静电保护，所述布线区域2中设置有静电释放电路，如图1所示，所述静电释放电路包括作为静电输出线的高电平导线VGH和低电平导线VGL以及多个静电释放单元10(附图中仅示例性示出了若干个静电释放单元10)，多个静电释放单元10并行排列在所述高电平导线VGH和低电平导线VGL之间，每个静电释放单元10分别耦接到所述高电平导线VGH和低电平导线VGL，每一条数据线V_d和每一条扫描线V_g通过静电信号输入线分别连接有一个静电释放单元10。需要说明的是，在显示面板中，所述布线区域2通常还设置有其他各类走线或驱动芯片，例如栅极驱动芯片和源极驱动芯片，其与本发明的改进方案关联不大，在此不做详细说明。

其中，每个静电释放单元10通常是由一些薄膜晶体管相互连接组成，这些薄膜晶体管可以先用N型MOS晶体管或P型MOS晶体管。本发明中，为了减小所述静电释放电路在所述布线区域2中所占用的空间，N个依次相邻的静电释放单元10具有连接到所述高电平导线VGH的第一共用连接线和/或具有连接到所述低电平导线VGL的第二共用连接线，其中，N为大于1的整数。

具体到本实施例中，参阅图2和图3，其中图2为静电释放电路的连接结构示意图，图3为等效电路图，图中仅示例性示出了部分静电释放单元10。所述静电释放单元10包括第一薄膜晶体管T₁和第二薄膜晶体管T₂，所述第一薄膜晶体管T₁和第二薄膜晶体管T₂均为N型MOS晶体管。所述第一薄膜晶体管T₁的栅极g1连接静电信号输入线Vs，通过静电信号输入线Vs连接至对应的数据线V_d或扫描线V_g，第一薄膜晶体管T₁的源极s1连接所述高电平导线VGH，漏极d1与所述第二薄膜晶体管T₂的源极s2连接，所述第二薄膜晶体管T₂的栅极g2和漏极d2分别连接所述低电平导线VGL。

在本实施例中，如图2和图3所示，以每相邻的两个(即N的取值为2)静电释放单元10为一组，两个静电释放单元10中具有第二共用连接线L₂₁，所述第二共用连接线L₂₁将2个相邻的静电释放单元10中的所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述低电平导线VGL。

以上实施例提供的静电释放电路，相邻的两个静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，两个不同的静电释放单元10中具有相同信号传输的电极采用共用的第二共用连接线L₂₁，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，仅是将相邻的两个静电释放单元10使用第二共用连接线L₂₁，其可以满足PPI(pixels per inch)＝340～400的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

实施例2

本实施例与实施例1不同的是，如图4所示，本实施例中，以4个依次相邻(即N的取值为4)的静电释放单元10为一组，4个静电释放单元10中具有第二共用连接线L₂₂，所述第二共用连接线L₂₂将4个相邻的静电释放单元10中的所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述低电平导线VGL。

以上实施例提供的静电释放电路，4个依次相邻的静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，4个不同的静电释放单元10中具有相同信号传输的电极采用共用的第二共用连接线L₂₂，使得相邻的四个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，4个依次相邻的静电释放单元10使用第二共用连接线L₂₂，其可以满足PPI(pixels per inch)＝400～430的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

实施例3

本实施例与实施例1不同的是，参阅图5和图6，其中图5为静电释放电路的连接结构示意图，图6为等效电路图，图中仅示例性示出了部分静电释放单元10。所述静电释放单元10包括第一薄膜晶体管T₁和第二薄膜晶体管T₂，所述第一薄膜晶体管T₁和第二薄膜晶体管T₂均为P型MOS晶体管。所述第一薄膜晶体管T₁的栅极g1连接静电信号输入线Vs，通过静电信号输入线Vs连接至对应的数据线V_d或扫描线V_g，第一薄膜晶体管T₁的源极s1连接所述低电平导线VGL，漏极d1与所述第二薄膜晶体管T₂的源极s2连接，所述第二薄膜晶体管T₂的栅极g2和漏极d2分别连接所述高电平导线VGH。

在本实施例中，如图5和图6所示，以每相邻的两个(即N的取值为2)静电释放单元10为一组，两个静电释放单元10中具有第一共用连接线L₁₁，所述第一共用连接线L₁₁将2个相邻的静电释放单元10中的所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述高电平导线VGH。

以上实施例提供的静电释放电路，相邻的两个静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，两个不同的静电释放单元10中具有相同信号传输的电极采用共用的第一共用连接线L₁₁，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，仅是将相邻的两个静电释放单元10使用第一共用连接线L₁₁，其可以满足PPI(pixels per inch)＝340～400的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

实施例4

本实施例与实施例3不同的是，如图7所示，本实施例中，以4个依次相邻(即N的取值为4)的静电释放单元10为一组，4个静电释放单元10中具有第一共用连接线L₁₂，所述第一共用连接线L₁₂将4个相邻的静电释放单元10中的所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述高电平导线VGH。

以上实施例提供的静电释放电路，4个依次相邻的静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，4个不同的静电释放单元10中具有相同信号传输的电极采用共用的第一共用连接线L₁₂，使得相邻的四个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，4个依次相邻的静电释放单元10使用第一共用连接线L₁₂，其可以满足PPI(pixels per inch)＝400～430的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

实施例5

本实施例与实施例1不同的是，参阅图8和图9，其中图8为静电释放电路的连接结构示意图，图9为等效电路图，图中仅示例性示出了部分静电释放单元10。所述静电释放单元10包括第一薄膜晶体管T₁和第二薄膜晶体管T₂，所述第一薄膜晶体管T₁为P型MOS晶体管，所述第二薄膜晶体管T₂为N型MOS晶体管。所述第一薄膜晶体管T₁的栅极g1和源极s1分别连接所述高电平导线VGH，漏极d1与所述第二薄膜晶体管T₂的源极s2相互连接在连接所述静电信号输入线Vs，所述第二薄膜晶体管T₂的g2和漏极d2分别连接所述低电平导线VGL。

在本实施例中，如图8和图9所示，以每相邻的两个(即N的取值为2)静电释放单元10为一组，两个静电释放单元10中具有第一共用连接线L₁₃和第二共用连接线L₂₃，所述第一共用连接线L₁₃将2个相邻的静电释放单元10中的所有第一薄膜晶体管T₁的栅极g1相互连接再连接至所述高电平导线VGH。所述第二共用连接线L₂₃将2个相邻的静电释放单元10中的所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述低电平导线VGL。

以上实施例提供的静电释放电路，相邻的两个静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，两个不同的静电释放单元10中具有相同信号传输的电极采用共用的第一共用连接线L₁₃和第二共用连接线L₂₃，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，仅是将相邻的两个静电释放单元10使用第一共用连接线L₁₃和第二共用连接线L₂₃，其可以满足PPI(pixels per inch)＝340～400的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

实施例6

本实施例与实施例5不同的是，如图10所示，本实施例中，以4个依次相邻(即N的取值为4)的静电释放单元10为一组，4个静电释放单元10中具有第一共用连接线L₁₄和第二共用连接线L₂₄，所述第一共用连接线L₁₄将4个相邻的静电释放单元10中的所有第一薄膜晶体管T₁的栅极g1相互连接再连接至所述高电平导线VGH，所述第二共用连接线L₂₄将所有第二薄膜晶体管T₂的栅极g2相互连接再连接至所述低电平导线VGL。

以上实施例提供的静电释放电路，4个依次相邻的静电释放单元10中的薄膜晶体管，一些电极具有相同的信号传输，在进行具体的电路结构布局时，4个不同的静电释放单元10中具有相同信号传输的电极采用共用的第一共用连接线L₁₄和第二共用连接线L₂₄，使得相邻的四个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。本实施例提供的静电释放电路，4个依次相邻的静电释放单元10使用第一共用连接线L₁₄和第二共用连接线L₂₄，其可以满足PPI(pixels per inch)＝400～430的显示面板的设计要求，当然，如果面板的PPI更小，也是可以使用如上实施例提供的静电释放电路的布局结构。

综上所述，本发明实施例中提供的显示面板及其静电释放电路，通过对外围走线区域中的静电释放保护电路的布置进行优化，相邻的两个或两个以上的个基本的静电保护单元具有共用的连接线，使得相邻的两个基本的静电保护单元的布置更加紧凑，减小了静电释放保护电路在走线区域所占用的空间，满足了显示面板高分辨率和窄边框的要求。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。