本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
液晶显示器(liquidcrystaldisplay，lcd)由于具有体积小、功耗低、无辐射等优点而备受业界关注。
目前，lcd像素驱动是通过向栅线上加载扫描信号使薄膜晶体管开启，数据线向像素电极输出数据电压给像素充电，充电完成后将薄膜晶体管关断以保持电压。
技术实现要素：
本发明实施例提供的一种阵列基板、显示面板及显示装置，用以提高像素充电效率。
因此，本发明实施例提供了一种阵列基板，包括多条第一栅线、多条第二栅线、多条数据线，以及呈阵列分布的多个子像素单元；每行子像素单元连接一条所述第一栅线和一条所述第二栅线，每列子像素单元连接一条所述数据线；
所述子像素单元包括：像素电极、至少一个第一薄膜晶体管以及至少一个第二薄膜晶体管；每一行的各所述子像素单元中，所述第一薄膜晶体管的栅极连接该行对应的所述第一栅线，所述第一薄膜晶体管的第一极连接对应的所述数据线，所述第一薄膜晶体管的第二极连接所述像素电极；所述第二薄膜晶体管的栅极连接该行对应的所述第二栅线，所述第二薄膜晶体管的第一极连接对应的所述数据线，所述第二薄膜晶体管的第二极连接所述像素电极。
本发明实施例提供的阵列基板，通过在每一子像素单元内设置至少一个第一薄膜晶体管和至少一个第二薄膜晶体管与像素电极电连接，且各薄膜晶体管的栅极连接至不同的栅线，即相当于同一子像素单元内各薄膜晶体管并联设置，这样在给像素充电时，通过同时给各栅线输入扫描信号同时打开各薄膜晶体管，数据线向像素电极输出数据电压，因此通过至少两个薄膜晶体管给同一个像素电极同时充电，可以提高像素电极的充电效率。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一薄膜晶体管为n型薄膜晶体管，所述第二薄膜晶体管为p型薄膜晶体管；或者，所述第一薄膜晶体管为p型薄膜晶体管，所述第二薄膜晶体管为n型薄膜晶体管。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述阵列基板还包括连接在每一行所述子像素单元对应的所述第一栅线和所述第二栅线之间的反相器。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，与所述第一栅线或所述第二栅线相连的栅极驱动电路；所述栅极驱动电路用于将输入所述第一栅线的信号通过所述反相器后输入至所述第二栅线，或者用于将输入所述第二栅线的信号通过所述反相器后输入至所述第一栅线，以控制所述第一薄膜晶体管和所述第二薄膜晶体管同时开启。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：与所述第一栅线相连的第一栅极驱动电路，以及与所述第二栅线相连的第二栅极驱动电路；其中，针对同一行所述子像素单元对应的所述第一栅线和所述第二栅线，在同一时刻，所述第一栅极驱动电路向所述第一栅线输出的信号与所述第二栅极驱动电路向所述第二栅线输出的信号的相位相反。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括衬底基板；所述第一栅线位于相邻两行所述子像素单元之间，所述第二栅线与所述像素电极在所述衬底基板上的正投影有交叠。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，对于每一行的所述子像素单元，所述第一薄膜晶体管和所述第二薄膜晶体管位于所述第一栅线和所述第二栅线之间。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一薄膜晶体管与所述第二薄膜晶体管在列方向上并列设置。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，对于每一行所述子像素单元，所述第一栅线和所述第二栅线位于该行所述子像素单元的同一侧。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一栅线和所述第二栅线相邻设置，所述第一薄膜晶体管和所述第二薄膜晶体管位于所述第一栅线和所述第二栅线面向所述像素电极的一侧，且位于所述第一栅线、所述第二栅线与所述像素电极之间。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一薄膜晶体管与所述第二薄膜晶体管在行方向上并列设置。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，对于每一行所述子像素单元，对应的所述第一栅线和所述第二栅线分别位于该行所述子像素单元的两侧。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一薄膜晶体管位于所述像素电极靠近所述第一栅线的一端，所述第二薄膜晶体管位于所述像素电极靠近所述第二栅线的一端。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。
附图说明
图1为现有的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的结构示意图之一；
图3为本发明实施例提供的阵列基板的结构示意图之二；
图4为本发明实施例提供的阵列基板的结构示意图之三；
图5为本发明实施例提供的阵列基板的结构示意图之四；
图6为本发明实施例提供的阵列基板的结构示意图之五；
图7为本发明实施例提供的阵列基板的结构示意图之六；
图8为本发明实施例提供的反相器的结构示意图；
图9为本发明实施例提供的第一栅线和第二栅线的电压时序图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
目前，现有的阵列基板，如图1所示，包括多条相互交叉绝缘设置的栅线(gate1、gate2、gate3……)和数据线(date1、date2、date3……)，以及由栅线(gate1、gate2、gate3……)和数据线(date1、date2、date3……)交叉限定的呈阵列分布的多个子像素单元1，每一子像素单元1包括一像素电极10和一薄膜晶体管13，薄膜晶体管13的栅极与对应的栅线相连、源极与对应的数据线相连、漏极与对应的像素电极10相连，图1中的薄膜晶体管13均是n型晶体管，通过给栅线加载扫描信号将薄膜晶体管13开启，数据线向像素电极输出数据电压给像素充电，充电完成后将薄膜晶体管13关断以保持电压。但是现有技术中均是通过一个薄膜晶体管13给一个像素电极10充电，充电时间较长，充电效率较低，限制了分辨率的提高。
有鉴于此，本发明实施例提供了一种阵列基板，如图2至图7所示，包括多条第一栅线gate1、多条第二栅线gate2、多条数据线(date1、date2、date3……)，以及呈阵列分布的多个子像素单元1；每行子像素单元1连接一条第一栅线gate1和一条第二栅线gate2，每列子像素单元1连接一条数据线(如第一列子像素单元1连接数据线date1、第二列子像素单元1连接数据线date2、第三列子像素单元1连接数据线date3……)；
子像素单元1包括：像素电极10、至少一个第一薄膜晶体管11以及至少一个第二薄膜晶体管12(本申请均以每一子像素单元1包括一个第一薄膜晶体管11和一个第二薄膜晶体管12为例进行说明)；每一行的各子像素单元1中，第一薄膜晶体管11的栅极连接该行对应的第一栅线gate1，第一薄膜晶体管11的第一极连接对应的数据线，第一薄膜晶体管11的第二极连接对应的像素电极10；第二薄膜晶体管12的栅极连接该行对应的第二栅线gate2，第二薄膜晶体管12的第一极连接对应的数据线，第二薄膜晶体管12的第二极连接对应的像素电极10。
本发明实施例提供的阵列基板，通过在每一子像素单元内设置至少一个第一薄膜晶体管和至少一个第二薄膜晶体管与像素电极电连接，且各薄膜晶体管的栅极连接至不同的栅线，即相当于同一子像素单元内各薄膜晶体管并联设置，这样在给像素充电时，通过同时给各栅线输入扫描信号同时打开各薄膜晶体管，数据线向像素电极输出数据电压，因此通过至少两个薄膜晶体管给同一个像素电极同时充电，可以提高像素电极的充电效率。
进一步地，在具体实施时，相邻两个子像素单元，一个充正电压，一个充负电压，由于n型薄膜晶体管充负电压较快，充正电压较慢，导致在同一时间内同一行充正电压的像素电极和充负电压的像素电极的充电效果不一致，导致同一行的子像素单元亮度有差异，因此在本发明实施例提供的上述阵列基板中，第一薄膜晶体管为n型薄膜晶体管，第二薄膜晶体管为p型薄膜晶体管；或者，第一薄膜晶体管为p型薄膜晶体管，第二薄膜晶体管为n型薄膜晶体管。如图1至图7所示，本申请中均是以第一薄膜晶体管11为n型薄膜晶体管，第二薄膜晶体管12为p型薄膜晶体管为例进行说明的，当第一薄膜晶体管为p型薄膜晶体管，第二薄膜晶体管为n型薄膜晶体管时的原理与第一薄膜晶体管为n型薄膜晶体管，第二薄膜晶体管为p型薄膜晶体管的原理相同。由于p型薄膜晶体管充正电压较快，充负电压较慢，这样在给各子像素单元的像素电极充电时，由于同时利用两个薄膜晶体管给一个像素电极充电，且一个为n型薄膜晶体管，一个为p型薄膜晶体管，即相当于每一个子像素单元都有一个薄膜晶体管以较大的电流给像素电极充电，从而可以使同一行的各像素电极的充电效果一致，解决了现有技术中充电效果不一致导致亮度不一致的问题。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2、图4和图6所示，阵列基板还包括连接在每一行子像素单元1对应的第一栅线gate1和第二栅线gate2之间的反相器2。每一行子像素单元中，第一薄膜晶体管11的栅极连接该行对应的第一栅线gate1，第二薄膜晶体管12的栅极连接该行对应的第二栅线gate2，因此在给第一栅线gate1输入高电平的信号时，高电平的信号通过反相器输出一个低电平信号至第二栅线gate2，由于第一薄膜晶体管为n型薄膜晶体管，第二薄膜晶体管为p型薄膜晶体管，因此同一行子像素单元1中的各第一薄膜晶体管11和各第二薄膜晶体管12同时打开，各子像素单元1对应的数据线给像素电极输出数据电压，因此每一个子像素单元1都有一个薄膜晶体管以较大的电流给其充电，从而可以使同一行的各像素电极的充电效果一致，解决了现有技术中充电效果不一致导致亮度不一致的问题。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图8所示，反相器2可以包括：第三薄膜晶体管m3和第四薄膜晶体管m4，第三薄膜晶体管m3为p型薄膜晶体管，第四薄膜晶体管m4为n型薄膜晶体管，第三薄膜晶体管m3的栅极和第四薄膜晶体管m4的栅极与第一栅线gate1相连，第三薄膜晶体管m3的第一极与第一参考电压端vgh相连，第四薄膜晶体管m4的第一极与第二参考电压端vgl相连，第三薄膜晶体管m3的第二极和第四薄膜晶体管m4的第二极与第二栅线gate2相连；第一参考电压端vgh的信号为高电平信号，第二参考电压端vgl的信号为低电平信号，如图2、图4和图6所示，在栅极驱动电路3给第一栅线gate1输入打开第一薄膜晶体管11的高电平信号时，反相器中的第三薄膜晶体管m3截止，第四薄膜晶体管m4打开，第二参考电压端vgl的低电平信号通过第四薄膜晶体管m4输出至第二栅线gate2，由于第二栅线gate2连接的第二薄膜晶体管12是p型薄膜晶体管，因此第二参考电压端vgl的低电平信号开启第二薄膜晶体管12，即第一薄膜晶体管11和第二薄膜晶体管12同时开启给对应的像素电极10充电，每一个子像素单元1都有一个薄膜晶体管以较大的电流给像素电极10充电，从而可以使同一行的各像素电极10的充电效果一致，解决了现有技术中充电效果不一致导致亮度不一致的问题。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2、图4和图6所示，还包括：与第一栅线gate1或第二栅线gate2相连的栅极驱动电路3；所述栅极驱动电路3用于将输入所述第一栅线gate1的信号通过所述反相器2后输入至所述第二栅线gate2，或者用于将输入所述第二栅线gate2的信号通过所述反相器2后输入至所述第一栅线gate1，以控制所述第一薄膜晶体管11和所述第二薄膜晶体管12同时开启。本申请中是以栅极驱动电路3与第一栅线gate1相连为例进行说明的，即通过栅极驱动电路3给每一行的栅线输入栅极驱动信号驱动与栅线相连的薄膜晶体打开，给对应的像素电极充电，栅极驱动电路3输出的导通n型薄膜晶体管的栅极驱动信号通过反相器2后输出能够导通p型薄膜晶体管的驱动信号，从而可以使n型的第一薄膜晶体管11和p型的第二薄膜晶体管12同时打开给对应的同一个像素电极充电，因此每一个子像素单元1都有一个薄膜晶体管以较大的电流给其充电，从而可以使同一行的各像素电极的充电效果一致，解决了现有技术中充电效果不一致导致亮度不一致的问题。当然具体实施时，栅极驱动电路3也可以和第二栅线gate2相连，则栅极驱动电路3输出的栅极驱动信号为能够打开p型薄膜晶体管的信号，该信号经过反相器2后输出能够导通n型薄膜晶体管的驱动信号，从而可以使n型的第一薄膜晶体管11和p型的第二薄膜晶体管12同时打开给对应的同一个像素电极充电。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3、图5和图7所示，还包括：与第一栅线gate1相连的第一栅极驱动电路4，以及与第二栅线gate2相连的第二栅极驱动电路5；其中，针对同一行子像素单元对应的第一栅线gate1和所述第二栅线gate2，在同一时刻，第一栅极驱动电路4向第一栅线gate1输出的信号与第二栅极驱动电路5向第二栅线gate2输出的信号的相位相反，如图9所示，为第一栅线gate1和第二栅线gate2在同一时刻针对同一行子像素单元对应的第一栅线gate1和所述第二栅线gate2输出的电压信号的时序图，第一栅线gate1与n型薄膜晶体管相连，第二栅线gate2与p型薄膜晶体管相连，与第一栅线gate1对应的低电平信号为vgl_n，与第一栅线gate1对应的高电平信号为vgh_n；与第二栅线gate2对应的低电平信号为vgl_p，与第二栅线gate2对应的高电平信号为vgh_p。在每一行子像素单元1中，本申请同时利用第一栅极驱动电路4给第一栅线gate1输入能够驱动第一薄膜晶体管11打开的信号、第二栅极驱动电路5给第二栅线gate2输入能够驱动第二薄膜晶体管12打开的信号，因此可以使n型的第一薄膜晶体管11和p型的第二薄膜晶体管12同时打开给对应的同一个像素电极充电，因此每一个子像素单元1都有一个薄膜晶体管以较大的电流给其充电，从而可以使同一行的各像素电极的充电效果一致，解决了现有技术中充电效果不一致导致亮度不一致的问题。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2和图3所示，还包括衬底基板(图中未画出)，第一栅线gate1位于相邻两行子像素单元1之间，第二栅线gate2与像素电极10在衬底基板上的正投影有交叠。这样可以使n型薄膜晶体管和p型薄膜晶体管并联设置，充正负电的效果一致，且充电较快，即像素电极充满电的时间较短，在相同的刷新频率下，可以充满更多的像素，即可以提高列方向分辨率，进而可以提高显示的分辨率。
因此，进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2和图3所示，对于每一行的子像素单元1，第一薄膜晶体管11和第二薄膜晶体管12位于第一栅线gate1和第二栅线gate2之间。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2和图3所示，第一薄膜晶体管11与第二薄膜晶体管12在列方向上并列设置。这样相当于同一子像素单元内各薄膜晶体管并联设置，这样在给像素充电时，通过同时给各栅线输入扫描信号同时打开各薄膜晶体管，数据线向像素电极输出数据电压，因此通过至少两个薄膜晶体管给同一个像素电极同时充电，可以提高像素电极的充电效率。
具体实施时，由于图2和图3所示的第一栅线gate1与像素电极10之间会形成电容cgp1，第二栅线gate2与像素电极10之间会形成电容cgp2，由于第一栅线gate1与像素电极10之间距离大于第二栅线gate2与像素电极10之间的距离，因此cgp2>cgp1，这样会增大第二栅线gate2的负载，并同时增大对像素电极10的耦合，为了减小第二栅线gate2与像素电极10之间的电容cgp2，尽可能使cgp1＝cgp2，从而可以降低第二栅线gate2的负载，因此，在本发明实施例提供的上述阵列基板中，如图4和图5所示，对于每一行子像素单元1，第一栅线gate1和第二栅线gate2位于该行子像素单元1的同一侧。这样不仅可以使n型薄膜晶体管和p型薄膜晶体管并联设置，充正负电的效果一致，且充电较快，即像素电极充满电的时间较短，在相同的刷新频率下，可以充满更多的像素，即可以提高列方向分辨率，进而可以提高显示的分辨率。并且将对应于每一行子像素单元1的第一栅线gate1和第二栅线gate2相邻设置，第一薄膜晶体管11和第二薄膜晶体管12位于第一栅线gate1和第二栅线gate2面向像素电极10的一侧，且位于第一栅线gate1、第二栅线gate2与像素电极10之间；这样第一栅线gate1与像素电极10之间距离近似等于第二栅线gate2与像素电极10之间的距离，cgp1与cgp2的大小近似相等，由于在同一时刻，第一栅线gate1和第二栅线gate2上的信号相反，因此第一栅线gate1和第二栅线gate2对像素电极10的耦合是相反的，从而达到抵消耦合的效果。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4和图5所示，第一薄膜晶体管11与第二薄膜晶体管12在行方向上并列设置。这样相当于同一子像素单元内各薄膜晶体管并联设置，这样在给像素充电时，通过同时给各栅线输入扫描信号同时打开各薄膜晶体管，数据线向像素电极输出数据电压，因此通过至少两个薄膜晶体管给同一个像素电极同时充电，可以提高像素电极的充电效率。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6和图7所示，对于每一行子像素单元1，第一栅线gate1和第二栅线gate2分别位于该行子像素单元1的两侧。由于在同一时刻，第一栅线gate1和第二栅线gate2上的信号相反，因此第一栅线gate1和第二栅线gate2对像素电极10的耦合是相反的，从而达到抵消耦合的效果。并且由于n型薄膜晶体管和p型薄膜晶体管并联设置，充正负电的效果一致，且充电较快，即像素电极充满电的时间较短，在相同的刷新频率下，可以充满更多的像素，即可以提高列方向分辨率，进而可以提高显示的分辨率。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6和图7所示，第一薄膜晶体管11位于像素电极10靠近第一栅线gate1的一端，第二薄膜晶体管12位于像素电极10靠近第二栅线gate2的一端。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例提供的上述显示面板中，显示面板为液晶显示面板。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供的阵列基板、显示面板及显示装置，该阵列基板通过在每一子像素单元内设置至少一个第一薄膜晶体管和至少一个第二薄膜晶体管与像素电极电连接，且各薄膜晶体管的栅极连接至不同的栅线，即相当于同一子像素单元内各薄膜晶体管并联设置，这样在给像素充电时，通过同时给各栅线输入扫描信号同时打开各薄膜晶体管，数据线向像素电极输出数据电压，因此通过至少两个薄膜晶体管给同一个像素电极同时充电，可以提高像素电极的充电效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。