显示设备的制作方法

示例性实施例总体上涉及一种显示设备，更具体地，涉及一种具有高显示质量的显示设备。

背景技术：

显示设备通常包括第一基底、第二基底和置于第一基底与第二基底之间的液晶层，其中，与多个像素对应的多个像素电极设置在第一基底上，第二基底被设置为面对第一基底并且设置有共用电极。由施加到像素电极的数据电压与施加到共用电极的共电压之间的差产生的电场被用于改变液晶层中的液晶分子的取向。利用液晶分子的取向的改变来控制每个像素的光学透射率并且来显示图像。

在显示设备具有以上结构的情况下，它会遭受视角特性的降低。在侧面可见性与正面可见性之间的差异越小，显示设备的视角特性越好。为了改善视角特性，一些显示设备包括被划分为多个子像素的像素，从而单独地驱动亮度性质，并且包括形成在像素电极和共用电极中的至少一部分中的多个缝隙。在像素被划分为具有不同亮度性质的多个子像素的情况下，像素电极和共用电极的形状可能导致在某一区域中正面亮度特性和侧面亮度特性之间的差异，这会导致可识别的污点。

在该背景技术部分中公开的上述信息仅用于理解发明构思的背景，因此，可以包含不构成现有技术的信息。

技术实现要素：

一些示例性实施例能够提供被构造为通过视角防止显示质量的劣化的显示设备。

附加方面将在下面的详细描述中被阐述，并且部分地将通过公开而明显，或者可以通过发明构思的实践来习得。

根据一些示例性实施例，显示设备包括：栅极线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸；以及像素，连接到栅极线和数据线中的相应的数据线。像素包括：第一像素电极；第二像素电极，与第一像素电极在第二方向上分隔开；以及共用电极，面对第一像素电极和第二像素电极。基于穿过所述数据线中的两条相邻数据线之间的中心的假想线来在所述两条相邻数据线之间的像素中限定左区域和右区域。假想线平行于第二方向延伸。第二像素电极包括第一主干部分、第二主干部分、第三主干部分、第四主干部分、第一分支部分、第二分支部分、第三分支部分和第四分支部分。第一主干部分位于右区域中并且在从平面的原点定向的第三方向上延伸，平面由第一方向和第二方向限定。第一主干部分朝向平面的第一象限中的点延伸。第二主干部分位于左区域中并且在第一方向上与第一主干部分相邻，第二主干部分在从平面的原点朝向平面的第二象限中的点定向的第四方向上延伸。第三主干部分位于右区域中并且在第四方向上延伸。第三主干部分在第二方向上比第一主干部分远离第一像素电极。第四主干部分位于左区域中并且在第三方向上延伸。第四主干部分在第二方向上比第二主干部分远离第一像素电极。第一分支部分从第一主干部分在第四方向上突出并且彼此分隔开。第二分支部分从第二主干部分在第三方向上突出并且彼此分隔开。第三分支部分从第三主干部分在第三方向上突出并且彼此分隔开。第四分支部分从第四主干部分在第四方向上突出并且彼此分隔开。

在一些示例性实施例中，第一主干部分至第四主干部分的端部可以彼此连接。

在一些示例性实施例中，第一分支部分可以包括：第一子分支部分，从第一主干部分的第一侧面在第四方向上突出；以及第二子分支部分，从第一主干部分的第二侧面在第四方向上突出，第一主干部分的第二侧面背对第一主干部分的第一侧面。第二分支部分可以包括：第三子分支部分，从第二主干部分的第一侧面在第三方向上突出；以及第四子分支部分，从第二主干部分的第二侧面在第三方向上突出，第二主干部分的第二侧面背对第二主干部分的第一侧面。第三分支部分可以包括：第五子分支部分，从第三主干部分的第一侧面在第三方向上突出；以及第六子分支部分，从第三主干部分的第二侧面在第三方向上突出，第三主干部分的第二侧面背对第三主干部分的第一侧面。第四分支部分可以包括：第七子分支部分，从第四主干部分的第一侧面在第四方向上突出；以及第八子分支部分，从第四主干部分的第二侧面在第四方向上突出，第四主干部分的第二侧面背对第四主干部分的第一侧面。

在一些示例性实施例中，第一子分支部分至第八子分支部分中的每个子分支部分可以包括以确定顺序布置的延长分支、恒定分支和缩短分支。延长分支可以具有在第一主干部分至第四主干部分中相应的主干部分的从相应的主干部分的一端到相对端的延伸方向上增加的长度。恒定分支可以具有恒定的长度。缩短分支可以具有在从相应的主干部分的一端到相对端的延伸方向上减小的长度。

在一些示例性实施例中，第一像素电极可以包括：第五主干部分，位于右区域中并且在第三方向上延伸；第六主干部分，位于左区域中并且在第四方向上延伸，第六主干部分在第一方向上与第五主干部分相邻；第五分支部分，从第五主干部分在第四方向上突出，并且彼此分隔开；以及第六分支部分，从第六主干部分在第三方向上突出，并且彼此分隔开。

在一些示例性实施例中，第五主干部分的端部和第六主干部分的端部可以彼此连接。

在一些示例性实施例中，第五分支部分可以包括：第九子分支部分，从第五主干部分的第一侧面在第四方向上突出；以及第十子分支部分，从第五主干部分的第二侧面在第四方向上突出，第五主干部分的第二侧面背对第五主干部分的第一侧面。第六分支部分可以包括：第十一子分支部分，从第六主干部分的第一侧面在第三方向上突出；以及第十二子分支部分，从第六主干部分的第二侧面在第三方向上突出，第六主干部分的第二侧面背对第六主干部分的第一侧面。

在一些示例性实施例中，第九子分支部分至第十二子分支部分中的每个子分支部分可以包括以确定顺序布置的延长分支、恒定分支和缩短分支。延长分支可以具有在第五主干部分和第六主干部分中相应的主干部分的从相应的主干部分的一端到相对端的延伸方向上增加的长度。恒定分支可以具有恒定的长度。缩短分支可以具有在从相应的主干部分的一端到相对端的延伸方向上减小的长度。

在一些示例性实施例中，共用电极可以包括第一共用电极和第二共用电极。第一共用电极可以包括：第一延伸部分，与第一主干部分叠置并且在第三方向上延伸；以及第二延伸部分，连接到第一延伸部分的端部，第二延伸部分与第二主干部分叠置并且在第四方向上延伸。第二共用电极可以包括：第三延伸部分，与第三主干部分叠置并且在第四方向上延伸；以及第四延伸部分，连接到第三延伸部分的端部，第四延伸部分与第四主干部分叠置并且在第三方向上延伸。

在一些示例性实施例中，第一共用电极还可以包括第一翼部分、第二翼部分和第一垂直延伸部分。第一翼部分可以与第一主干部分叠置，并且可以从第一延伸部分的相对端部延伸，第一延伸部分的相对端部在第二方向上与第一延伸部分的所述端部分隔开。第二翼部分可以与第二主干部分叠置，并且可以从第二延伸部分的相对端部延伸，第二延伸部分的相对端部在第二方向上同第二延伸部分的与第一延伸部分的所述端部连接的端部分隔开。第一垂直延伸部分可以从第一延伸部分和第二延伸部分的彼此连接的所述端部在第二方向上延伸。第二共用电极还可以包括第三翼部分、第四翼部分和第二垂直延伸部分。第三翼部分可以与第三主干部分叠置，并且可以从第三延伸部分的相对端部延伸，第三延伸部分的相对端部在第二方向上与第三延伸部分的所述端部分隔开。第四翼部分可以与第四主干部分叠置，并且可以从第四延伸部分的相对端部延伸，第四延伸部分的相对端部在第二方向上同第四延伸部分的与第三延伸部分的所述端部连接的端部分隔开。第二垂直延伸部分可以从第三延伸部分和第四延伸部分的彼此连接的端部在第二方向上延伸。

在一些示例性实施例中，第一翼部分至第四翼部分中的每个翼部分可以以钝角连接到第一延伸部分至第四延伸部分中的相应的延伸部分。第一垂直延伸部分可以以钝角连接到第一延伸部分和第二延伸部分中的每个延伸部分。第二垂直延伸部分可以以钝角连接到第三延伸部分和第四延伸部分中的每个延伸部分。

在一些示例性实施例中，第一像素电极可以包括第五主干部分、第六主干部分、第五分支部分和第六分支部分。第五主干部分可以位于右区域中并且可以在第三方向上延伸。第六主干部分可以位于左区域中并且可以在第四方向上延伸。第六主干部分可以在第一方向上与第五主干部分相邻。第五分支部分可以从第五主干部分在第四方向上突出，并且可以彼此分隔开。第六分支部分可以从第六主干部分在第三方向上突出，并且可以彼此分隔开。共用电极还可以包括第三共用电极。第三共用电极可以包括：第五延伸部分，与第五主干部分叠置并且在第三方向上延伸；以及第六延伸部分，连接到第五延伸部分的端部。第六延伸部分可以与第六主干部分叠置并且可以在第四方向上延伸。

在一些示例性实施例中，第三共用电极还可以包括第五翼部分、第六翼部分和第三垂直延伸部分。第五翼部分可以与第五主干部分叠置，并且可以从第五延伸部分的相对端部延伸，第五延伸部分的相对端部在第二方向上与第五延伸部分的所述端部分隔开。第六翼部分可以与第六主干部分叠置，并且可以从第六延伸部分的相对端部延伸，第六延伸部分的相对端部在第二方向上同第六延伸部分的与第五延伸部分的所述端部连接的端部分隔开。第三垂直延伸部分可以从第五延伸部分和第六延伸部分的彼此连接的端部在第二方向上延伸。

在一些示例性实施例中，第五翼部分和第六翼部分中的每个翼部分可以以钝角连接到第五延伸部分和第六延伸部分中相应的延伸部分，第三垂直延伸部分可以以钝角连接到第五延伸部分和第六延伸部分中的每个延伸部分。

在一些示例性实施例中，像素还可以包括：第一晶体管，连接到栅极线、相应的数据线和第一像素电极；第二晶体管，连接到栅极线、相应的数据线和第二像素电极；以及第三晶体管，连接到栅极线、第二像素电极和与相应的数据线设置在同一层中的存储线。

在一些示例性实施例中，第一晶体管至第三晶体管可以设置在第一边界区域中。第一边界区域可以在第二方向上设置在第一像素电极与第二像素电极之间。

在一些示例性实施例中，像素还可以包括：屏蔽电极，覆盖数据线并且与第一像素电极和第二像素电极设置在同一层中。

根据一些示例性实施例，显示设备包括：栅极线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸；以及像素，连接到栅极线和数据线中的相应的数据线。像素包括：第一像素电极；第二像素电极，与第一像素电极在第二方向上分隔开；以及共用电极，面对第一像素电极和第二像素电极。基于穿过数据线中的两条相邻数据线之间的中心的假想线而在所述两条相邻数据线之间的像素中限定左区域和右区域。假想线平行于第二方向延伸。第二像素电极包括第一主干部分、第二主干部分、第三主干部分和第四主干部分。第一主干部分位于右区域中并且在从平面的原点定向的第三方向上延伸。平面由第一方向和第二方向限定。第一主干部分朝向平面的第一象限中的点延伸。第二主干部分位于左区域中并且在第一方向上与第一主干部分相邻。第二主干部分在从平面的原点朝向平面的第二象限中的点定向的第四方向上延伸。第三主干部分位于右区域中并且与第一主干部分在第二方向上相邻。第三主干部分在第四方向上延伸。第四主干部分位于左区域中并且与第二主干部分在第二方向上相邻。第四主干部分在第三方向上延伸。第一主干部分和第二主干部分彼此连接以形成v形结构。第三主干部分和第四主干部分彼此连接以形成倒v形结构。

在一些示例性实施例中，第一像素电极可以包括：第五主干部分，位于右区域中并且在第三方向上延伸；以及第六主干部分，位于左区域中并且在第一方向上与第五主干部分相邻，第六主干部分在第四方向上延伸。第五主干部分和第六主干部分可以彼此连接以形成v形结构。

在一些示例性实施例中，共用电极可以包括第一共用电极、第二共用电极和第三共用电极。第一共用电极可以包括：第一延伸部分，与第一主干部分叠置并且在第三方向上延伸；以及第二延伸部分，连接到第一延伸部分的端部。第二延伸部分可以与第二主干部分叠置并且可以在第四方向上延伸。第一共用电极可以具有v形结构。第二共用电极可以包括：第三延伸部分，与第三主干部分叠置并且在第四方向上延伸；以及第四延伸部分，连接到第三延伸部分的端部。第四延伸部分可以与第四主干部分叠置并且可以在第三方向上延伸。第二共用电极可以具有倒v形结构。第三共用电极可以包括：第五延伸部分，与第五主干部分叠置并且在第三方向上延伸；以及第六延伸部分，连接到第五延伸部分的端部。第六延伸部分可以与第六主干部分叠置并且可以在第四方向上延伸。第三共用电极可以具有v形结构。

前面的总体描述和后面的详细描述是示例性和解释性的，并且旨在提供对要求保护的主题的进一步解释。

附图说明

附图示出了发明构思的示例性实施例，并且与描述一起用于解释发明构思的原理，其中，附图被包括以提供对发明构思的进一步理解，并且被并入本说明书中且构成本说明书的一部分。

图1是示出根据一些示例性实施例的显示设备的平面图。

图2是示出根据一些示例性实施例的图1的显示设备的像素的布局图。

图3是根据一些示例性实施例沿图2的剖线i-i'截取的剖视图。

图4是根据一些示例性实施例的图2中所示的像素的等效电路图。

图5是示出根据一些示例性实施例的像素的像素电极和屏蔽电极的平面图。

图6是示出根据一些示例性实施例的第二像素电极的第一主干部分和第一分支部分的放大平面图。

图7是示出根据一些示例性实施例的像素的共用电极的平面图。

图8是示出根据对比示例的像素电极和共用电极的部分的平面图。

图9是示出根据一些示例性实施例的像素的共用电极的平面图。

具体实施方式

在后面的描述中，出于解释的目的，阐述了许多具体细节，以提供对各种示例性实施例的彻底理解。然而，明显的是，各种示例性实施例可以在没有这些具体细节或者具有一个或更多个等同布置的情况下来实践。在其它情况下，为了避免不必要地使各种示例性实施例模糊，以框图形式示出公知的结构和装置。此外，各种示例性实施例可以是不同的，但是不必具有排他性。例如，在不脱离发明构思的情况下，可以在另一示例性实施例中使用或实施示例性实施例的具体形状、构造和特性。

除非另有说明，否则所示出的示例性实施例将被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种例示的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独或统称为“元件”)可以被另外地结合、分开、互换和/或重排。

通常在附图中使用交叉影线和/或阴影来提供相邻元件之间的清晰的边界。如此，除非说明，否则交叉影线或阴影的存在或不存在均不传达或表示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。另外，同样的附图标记表示同样的元件。

当元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接在所述另一元件上、直接连接到或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不存在中间元件。应当以同样的方式来解释用来描述元件之间关系的其它术语和/或短语，例如，“在……之间”和“直接在……之间”、“与……相邻”和“直接与……相邻”、“在……上”和“直接在……上”等。此外，术语“连接”可以指物理连接、电气连接和/或流体连接。出于本公开的目的，“x、y和z中的至少一个(种、者)”和“从由x、y和z组成的组中选择的至少一个(种、者)”可以被解释为仅x、仅y、仅z或者x、y和z中的两个(种、者)或更多个(种、者)的任意组合，诸如以xyz、xyy、yz和zz为例。如在此使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。

虽然在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。

出于描述的目的，可以在此使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如图中所示的一个元件与另一(其它)元件的关系。除了图中描绘的方位之外，空间相对术语还旨在包括设备在使用、操作和/或制造中的不同方位。例如，如果图中的设备被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括在上方和在下方两种方位。此外，设备可以被另外地定位(例如，旋转90度或处于其它方位)，如此，相应地解释在此所使用的空间相对描述语。

在此使用的术语是为了描述具体实施例的目的，而不意图成为限制。如在此使用的，除非上下文另外明确地指出，否则单数形式“一个”、“一种(者)”和“该(所述)”也旨在包括复数形式。此外，术语“包括”、“包含”及其各种变型在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还值得注意的是，如在此使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不是用作程度术语，并且如此，被用于解释本领域普通技术人员将认可的测量的值、计算的值和/或提供的值的固有偏差。

在此参照作为理想化的示例性实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种示例性实施例。如此，将预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，在此公开的示例性实施例不应被解释为限于区域的具体示出的形状，而是将包括由例如制造导致的形状的偏差。以这样的方式，附图中所示的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不意图成为限制。

除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的意思相同的意思。除非这里明确这样定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与在相关领域的上下文中的它们意思一致的意思，而将不以理想化的或过于形式化的意思来进行解释。

按照本领域中的传统，按照功能块、芯片、驱动器、单元和/或模块来描述并且在附图中示出一些示例性实施例。本领域技术人员将领会的是，这些块、芯片、驱动器、单元和/或模块通过可以使用半导体类制造技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路)、分立组件、微处理器、硬连电路、存储器元件和布线连接等来物理实现。在通过微处理器或其它类似硬件来实现块、芯片、驱动器、单元和/或模块的情况下，可以使用软件(例如，微码)来对它们编程和控制以执行在这里讨论的各种功能，并可以通过硬件和/或软件来随意地驱动它们。还可预料的是，可以通过专用硬件或者执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或更多个编程微处理器和关联电路)的组合来实现每个块、芯片、驱动器、单元和/或模块。另外，在不脱离发明构思的情况下，一些示例性实施例的每个块、芯片、驱动器、单元和/或模块可物理地分离为两个或更多个相互作用且分立的块、芯片、驱动器、单元和/或模块。此外，在不脱离发明构思的情况下，一些示例性实施例的块、芯片、驱动器、单元和/或模块可以物理地组合成更复杂的块、芯片、驱动器、单元和/或模块。

图1是示出根据一些示例性实施例的显示设备的平面图。

参照图1，显示设备500可以包括显示面板100、栅极驱动器200、数据驱动器300和驱动电路板400。虽然将具体参照该特定实施方式，但还将预期的是，显示设备500可以实施为许多形式，并且包括许多组件和/或可选择的组件。

显示面板100可以包括多个像素px11-pxnm、多条栅极线gl1-gln和多条数据线dl1-dlm。当在平面图中观看时(例如，当在第五方向dr5上观看时)，显示面板100可以包括显示区域da和设置在显示区域da外侧(诸如，在显示区域da周围)的非显示区域nda。

像素px11-pxnm可以设置在显示区域da中，并且可以布置为矩阵形状(或排布)。例如，像素px11-pxnm可以布置为形成彼此交叉的n行m列，其中，m和n是自然数。

栅极线gl1-gln和数据线dl1-dlm可以彼此不电连接，并且可以设置为彼此交叉。栅极线gl1-gln可以连接到栅极驱动器200以接收可以从栅极驱动器200提供(例如，顺序提供)的栅极信号。数据线dl1-dlm可以连接到数据驱动器300以接收以模拟信号的形式提供的数据电压。

像素px11-pxnm中的每个可以连接到栅极线gl1-gln中相应的一条栅极线以及数据线dl1-dlm中相应的一条数据线；然而，示例性实施例不限于此。像素px11-pxnm可以响应于通过栅极线gl1-gln中相应的栅极线传输的栅极信号来通过连接到其的数据线dl1-dlm接收数据电压。像素px11-pxnm可以被构造为显示具有与数据电压对应的灰度级的图像。

栅极驱动器200可以被构造为响应于从时序控制器(未示出)提供的栅极控制信号来产生栅极信号，时序控制器可以安装在驱动电路板400上。栅极信号可以通过栅极线gl1-gln以顺序的和逐行的方式提供到像素px11-pxnm。结果，像素px11-pxnm可以逐行驱动。

栅极驱动器200可以设置在非显示区域nda的左区域处，左区域定位为与显示区域da的左侧相邻。栅极驱动器200可以以非晶硅薄膜晶体管(tft)栅极(asg)驱动电路的形式设置，并且可以安装在非显示区域nda的定位为与显示区域da的左侧相邻的左区域中。然而，示例性实施例不限于此。例如，栅极驱动器200可以包括多个栅极驱动芯片。栅极驱动芯片可以以玻璃上芯片(cog)或带载封装(tcp)方式安装在被定位为与显示区域da的左侧相邻的非显示区域nda中。还预期的是，栅极驱动芯片可以与显示区域da的左侧和右侧相邻地安装在非显示区域nda中，或者以任何其它合适的布置安装在非显示区域nda中。

数据驱动器300可以从时序控制器接收图像信号和数据控制信号。数据驱动器300可以被构造为响应于数据控制信号来产生作为与图像信号对应的模拟信号的数据电压。数据驱动器300可以通过数据线dl1-dlm将数据电压提供到像素px11-pxnm。

数据驱动器300可以包括多个源极驱动芯片310_1-310_k，其中，k是小于m的自然数。源极驱动芯片310_1-310_k中的每个可以安装在柔性电路板320_1-320_k中相应的一个上，并且可以连接到驱动电路板400和非显示区域nda的位于显示区域da的上侧处的上区域。换言之，数据驱动器300可以以带载封装(tcp)方式连接到显示面板100。然而，示例性实施例不限于此。例如，源极驱动芯片310_1-310_k可以以玻璃上芯片(cog)方式安装在非显示区域nda的与显示区域da的上侧相邻的上区域中。

图2是示出根据一些示例性实施例的图1的显示设备的像素的布局图。

虽然图2中示出了一个像素pxij，但图1的其它像素可以被构造为具有与图2中所示的像素pxij相同的结构。为了简洁描述，下面将更详细地描述像素pxij的结构。

参照图2，像素pxij可以连接到相应的栅极线gli和相应的数据线dlj。栅极线gli可以在第一方向dr1上延伸。数据线dlj可以在与第一方向dr1交叉的第二方向dr2上延伸。第一方向dr1可以对应于行方向，第二方向dr2可以对应于列方向。第五方向dr5可以垂直于第一方向dr1和第二方向dr2。

像素pxij可以包括第一子像素和第二子像素。第一子像素可以包括第一晶体管t1、共用电极ce的一部分和第一像素电极pe1。第二子像素可以包括第二晶体管t2、第三晶体管t3、共用电极ce的另一部分和第二像素电极pe2。

第一子像素的用于显示图像的区域可以被称为第一像素区域pa1。第二子像素的用于显示图像的区域可以被称为第二像素区域pa2。第一像素电极pe1可以设置在第一像素区域pa1之上(或设置在第一像素区域pa1中)。第二像素电极pe2可以设置在第二像素区域pa2中。

共用电极ce可以包括第一共用电极ce1至第三共用电极ce3。第一共用电极ce1和第二共用电极ce2可以被包括在第二子像素中，并且可以设置在第二像素区域pa2中。第一共用电极ce1和第二共用电极ce2可以设置为面对第二像素电极pe2。第三共用电极ce3可以被包括在第一子像素中，并且可以设置在第一像素区域pa1中。

下面将更详细地描述第一像素电极pe1和第二像素电极pe2以及第一共用电极ce1至第三共用电极ce3的形状。

像素pxij的位于第一像素区域pa1与第二像素区域pa2之间的区域可以被称为第一边界区域ba1。第一边界区域ba1可以在第一方向dr1上延伸。栅极线gli和第一晶体管t1、第二晶体管t2和第三晶体管t3可以设置在第一边界区域ba1中。

像素之间的区域可以包括第二边界区域ba2和第三边界区域ba3。第二边界区域ba2可以设置在沿第一方向dr1布置的像素之间，并且可以在第二方向dr2上延伸。例如，第二边界区域ba2可以在第一方向dr1上设置在第一像素区域pa1之间和第二像素区域pa2之间，并且可以在第二方向dr2上延伸。数据线dlj和dlj+1可以设置在第二边界区域ba2中。

第三边界区域ba3可以设置在沿第二方向dr2布置的像素之间，并且可以在第一方向dr1上延伸。例如，第三边界区域ba3可以设置在像素pxij的第一像素区域pa1与在第二方向dr2上与像素pxij相邻的另一像素的第二像素区域pa2之间，并且可以在第一方向dr1上延伸。

第一边界区域ba1和第二边界区域ba2可以彼此交叉。栅极线gli与数据线dlj和dlj+1可以在位于第一边界区域ba1与第二边界区域ba2之间的交叉区域处彼此交叉。

第一子像素的第一晶体管t1可以包括从栅极线gli分支的第一栅电极ge1、从数据线dlj分支的第一源电极se1以及连接到第一像素电极pe1的第一漏电极de1。第一漏电极de1可以延伸为通过第一接触孔h1电连接到从第一像素电极pe1分支的第一连接电极cne1。

第二子像素的第二晶体管t2可以包括从栅极线gli分支的第二栅电极ge2、从数据线dlj分支的第二源电极se2和连接到第二像素电极pe2的第二漏电极de2。第二漏电极de2可以延伸为通过第二接触孔h2电连接到从第二像素电极pe2分支的第二连接电极cne2。

第二子像素的第三晶体管t3可以包括从栅极线gli分支的第三栅电极ge3、从存储线sl分支的第三源电极se3和连接到第二像素电极pe2的第三漏电极de3。第三漏电极de3可以从第二漏电极de2延伸。第三漏电极de3可以延伸为通过第二接触孔h2电连接到从第二像素电极pe2分支的第二连接电极cne2。

存储线sl可以包括在第二方向dr2上延伸并且与第一像素电极pe1和第二像素电极pe2的中心部分叠置的部分。另外，存储线sl还可以包括在位于第一像素区域pa1和第二像素区域pa2与第一边界区域ba1之间的边界附近沿第一方向dr1延伸特定长度的部分以及在第一边界区域ba1中沿第二方向dr2延伸的部分。存储线sl可以与数据线dlj和dlj+1设置在同一层上(或设置在同一层中)，并且可以用于接收存储电压。

显示设备500(例如，见图1)还可以包括屏蔽电极she。屏蔽电极she可以设置在第一边界区域ba1至第三边界区域ba3中。屏蔽电极she可以覆盖数据线dlj和dlj+1。屏蔽电极she可以与第一像素电极pe1和第二像素电极pe2设置在同一层上(或设置在同一层中)，并且可以由与第一像素电极pe1和第二像素电极pe2的相同的材料形成。屏蔽电极she和共用电极ce可以被构造为接收相同的共电压。

屏蔽电极she可以被构造为阻挡入射到其的光。此外，屏蔽电极she可以被构造为防止施加到数据线dlj和dlj+1的数据电压与设置在屏蔽电极she上的其它信号线和其它电路电耦合。

显示设备500(例如，见图1)还可以包括阻挡电极be。阻挡电极be可以设置为与第一像素电极pe1的边界相邻。阻挡电极be可以包括与存储线sl叠置的部分。阻挡电极be可以与栅极线gli设置在同一层上(或设置在同一层中)，并且可以由与栅极线gli相同的材料形成或包括与栅极线gli相同的材料。

阻挡电极be可以被构造为防止(或减少)数据线dlj和dlj+1与第一像素电极pe1和第二像素电极pe2电耦合。另外，阻挡电极be可以被构造为防止存储线sl与第一像素电极pe1和第二像素电极pe2电耦合。

图3是根据一些示例性实施例沿图2的剖线i-i'截取的剖视图。

参照图3，显示面板100可以包括第一基底110、面对第一基底110的第二基底120和设置在第一基底110与第二基底120之间的液晶层lc。

第一基底110可以包括第一基体基底111、第一晶体管t1和第一像素电极pe1。第一晶体管t1和第一像素电极pe1可以设置在第一基体基底111上。

第二晶体管t2和第三晶体管t3中的每个可以设置为具有与第一晶体管t1的剖面结构基本相同的剖面结构。因此，为了简洁描述，将在下面更详细地描述第一晶体管t1的剖面结构，但将省略对第二晶体管t2和第三晶体管t3的剖面结构的描述。

第一晶体管t1的第一栅电极ge1可以设置在第一基体基底111上。第一基体基底111可以是透明绝缘基底或不透明绝缘基底。例如，第一基体基底111可以是硅基底、玻璃基底和塑料基底中的至少一种。

第一绝缘层ins1可以设置在第一基体基底111上，以覆盖第一栅电极ge1。第一绝缘层ins1可以用作栅极绝缘层。第一绝缘层ins1可以是由无机材料形成或包括无机材料的无机绝缘层。

第一晶体管t1的第一半导体层sm1可以设置在与第一栅电极ge1叠置的第一绝缘层ins1上。虽然未示出，但第一半导体层sm1可以包括有源层和欧姆接触层。

数据线dlj和dlj+1可以设置在第一绝缘层ins1上并位于第二边界区域ba2中。存储线sl可以设置在第一绝缘层ins1上，并且可以与在第一像素区域pa1中的第一像素电极pe1叠置。

第一晶体管t1的第一源电极se1和第一漏电极de1可以在第一半导体层sm1和第一绝缘层ins1上设置为彼此分隔开。第一半导体层sm1的位于第一源电极se1与第一漏电极de1之间的部分可以用作第一晶体管t1的沟道区。

第二绝缘层ins2可以设置在第一绝缘层ins1上以覆盖第一晶体管t1、数据线dlj和dlj+1和存储线sl。第二绝缘层ins2可以用作钝化层。第二绝缘层ins2可以设置为覆盖第一半导体层sm1的暴露的表面(例如，顶表面)。

第一像素电极pe1可以设置在第二绝缘层ins2上。第一像素电极pe1可以通过形成为穿透第二绝缘层ins2的第一接触孔h1连接到第一晶体管t1的第一漏电极de1。

第一像素电极pe1可以包括透明导电材料。例如，第一像素电极pe1可以由诸如氧化铟锡(ito)、氧化铟锌(izo)和氧化铟锡锌(itzo)的透明导电材料中的至少一种形成或者包括诸如氧化铟锡(ito)、氧化铟锌(izo)和氧化铟锡锌(itzo)的透明导电材料中的至少一种；然而，示例性实施例不限于此。

第二基底120可以包括第二基体基底121、滤色器cf、黑矩阵bm和第三共用电极ce3。

第二基体基底121可以是透明绝缘基底或不透明绝缘基底。

黑矩阵bm可以设置在第二基体基底121的表面上。黑矩阵bm可以被构造为防止(或减少)不期望的光入射到第一边界区域ba1和第二边界区域ba2中。虽然未示出，但黑矩阵bm还可以包括位于第三边界区域ba3中的一部分。

滤色器cf可以设置在黑矩阵bm上。滤色器cf可以被构造为允许相应的像素具有特定颜色。滤色器cf可以是红色滤色器、绿色滤色器和蓝色滤色器中的一种；然而，示例性实施例不限于此。即，可以结合示例性实施例来利用任何合适的滤色器。每个像素可以被构造为具有滤色器cf，可以通过滤色器cf使一些像素与其它像素颜色不同地被着色。

第三共用电极ce3可以设置在第二基体基底121下方以面对第一像素电极pe1。例如，第三共用电极ce3可以设置在黑矩阵bm和滤色器cf下方。第三共用电极ce3可以包括透明导电材料。例如，第三共用电极ce3可以由诸如氧化铟锡(ito)、氧化铟锌(izo)和氧化铟锡锌(itzo)的透明导电材料中的至少一种形成或者包括诸如氧化铟锡(ito)、氧化铟锌(izo)和氧化铟锡锌(itzo)的透明导电材料中的至少一种；然而，示例性实施例不限于此。

显示面板100还可以包括设置在第一基底110与第二基底120之间的间隔件cs。间隔件cs可以被构造为维持第一基底110与第二基底120之间的特定单元间隙。间隔件cs可以设置为与第一边界区域ba1叠置。然而，示例性实施例不限于此。例如，间隔件cs可以设置为与图2中所示的第二边界区域ba2和第三边界区域ba3叠置。

虽然未示出，但背光单元可以设置在显示面板100下方，并且可以用于向显示面板100提供光。背光单元可以形成为背光式(或直接照明式)类型和侧光式类型中的至少一种，然而，示例性实施例不限于此。

图4是根据一些示例性实施例的图2中所示的像素的等效电路图。

参照图2和图4，像素pxij可以包括第一子像素spx1和第二子像素spx2。

第一子像素spx1可以包括第一晶体管t1和第一液晶电容器clc1。第一晶体管t1可以包括连接到相应的栅极线(例如，gli)的第一栅电极ge1、连接到相应的数据线(例如，dlj)的第一源电极se1和连接到第一液晶电容器clc1的第一漏电极de1。

如上所述，第一晶体管t1的第一漏电极de1可以连接到第一像素电极pe1。第一液晶电容器clc1可以由第一像素电极pe1和第三共用电极ce3组成，第一像素电极pe1和第三共用电极ce3彼此分隔开并且液晶层lc置于第一像素电极pe1和第三共用电极ce3之间。

第二子像素spx2可以包括第二晶体管t2、第三晶体管t3和第二液晶电容器clc2。第二晶体管t2可以包括连接到相应的栅极线gli的第二栅电极ge2、连接到相应的数据线dlj的第二源电极se2和连接到第二液晶电容器clc2的第二漏电极de2。

如上所述，第二晶体管t2的第二漏电极de2可以连接到第二像素电极pe2。第二液晶电容器clc2可以由第二像素电极pe2与第一共用电极ce1和第二共用电极ce2组成，第二像素电极pe2与第一共用电极ce1和第二共用电极ce2彼此分隔开并且液晶层lc置于第二像素电极pe2与第一共用电极ce1和第二共用电极ce2之间。

第三晶体管t3可以包括第三栅电极ge3、第三源电极se3和第三漏电极de3。第三栅电极ge3可以连接到相应的栅极线gli，第三源电极se3可以被施加有存储电压vcst。第三漏电极de3与第二晶体管t2的第二漏电极de2一起可以共同连接到第二液晶电容器clc2。

如上所述，第三晶体管t3的第三漏电极de3与第二漏电极de2一起可以共同连接到第二像素电极pe2。另外，第三源电极se3可以形成为具有从存储线sl分支的形状。存储线sl可以被提供有存储电压vcst。

施加到栅极线gli的栅极信号可以用来使第一晶体管t1、第二晶体管t2和第三晶体管t3导通。如果第一晶体管t1导通，数据电压可以通过第一晶体管t1施加到第一子像素spx1。例如，施加到数据线dlj的数据电压可以通过在导通状态下的第一晶体管t1施加到第一子像素spx1的第一像素电极pe1。

第一液晶电容器clc1可以被充有由数据电压确定的第一像素电压。例如，

第一液晶电容器clc1可以被充有第一像素电压，第一像素电压通过施加到第一像素电极pe1的数据电压与施加到第三共用电极ce3的共电压vcom之间的电压差来确定。因此，第一子像素spx1可以充有第一像素电压。

如果第二晶体管t2导通，数据电压可以通过第二晶体管t2施加到第二子像素spx2。此外，如果第三晶体管t3导通，存储电压vcst可以通过第三晶体管t3施加到第二子像素spx2。

数据电压的电压范围可以被设定为大于存储电压vcst的电压范围。共电压vcom可以被设定为具有数据电压的电压范围的中间值。数据电压与共电压vcom之间的电压差的绝对值可以被设定为大于存储电压vcst与共电压vcom之间的电压差的绝对值。

第二晶体管t2与第三晶体管t3之间的节点n1可以具有由在导通状态下的第二晶体管t2和第三晶体管t3的电阻确定或分配的电压。例如，第二晶体管t2与第三晶体管t3之间的节点n1的电压可以具有在数据电压与存储电压vcst之间的近似的中间值，数据电压与存储电压vcst分别通过在导通状态下的第二晶体管t2和第三晶体管t3提供。

第二晶体管t2与第三晶体管t3之间的节点n1的电压可以施加到第二像素电极pe2。例如，与数据电压和存储电压vcst之间的中间值对应的电压可以施加到第二像素电极pe2。

第二液晶电容器clc2可以充有第二像素电压，第二像素电压由施加到第二像素电极pe2的电压与施加到第一共用电极ce1和第二共用电极ce2的共电压vcom之间的电压差来确定。例如，第二液晶电容器clc2可以充有小于第一像素电压的第二像素电压。因此，第二子像素spx2可以充有小于第一像素电压的第二像素电压。

在像素pxij的第一子像素spx1和第二子像素spx2充有彼此不同的第一像素电压和第二像素电压的情况下，当用户观看时，显示设备500可以具有同第一像素电压与第二像素电压之间的中间值对应的灰度级。在这种情况系，能够防止(或减少)会由在比中间灰度级低的等级处的伽马曲线的失真引起的侧面视角的劣化，从而改善显示设备500的侧面可见性。

图5是示出根据一些示例性实施例的像素的像素电极和屏蔽电极的平面图。图6是示出根据一些示例性实施例的第二像素电极的第一主干部分和第一分支部分的放大平面图。图7是示出根据一些示例性实施例的像素的共用电极的平面图。

将参照图2、图5和图6来更详细地描述像素电极的形状。

基于穿过两条数据线之间的中心并与第二方向dr2平行的假想线ax1，左区域arl和右区域arr可以限定在位于在第一方向dr1上彼此相邻的两条数据线(例如，数据线dlj和dlj+1)之间的区域中。左区域arl和右区域arr可以是限定在第一像素区域pa1和第二像素区域pa2中的区域。

第三方向dr3和第四方向dr4可以限定为与第一方向dr1和第二方向dr2交叉。由第一方向dr1和第二方向dr2限定的平面可以被划分为象限，这里，第三方向dr3可以是从平面的原点(例如，第一方向dr1和第二方向dr2的交点)朝向在第一象限中的点定向的方向。第四方向dr4可以是从平面的原点朝向第二象限中的点定向的方向。第三方向dr3和第四方向dr4可以彼此正交。

第一像素电极pe1和第二像素电极pe2可以在第二方向dr2上彼此分隔开。第二像素电极pe2可以具有比第一像素电极pe1的面积大的面积(例如，表面积)。

第二像素电极pe2可以包括第一主干部分st1至第四主干部分st4以及第一分支部分br1至第四分支部分br4。

第一主干部分st1可以设置在右区域arr中，并且可以在第三方向dr3上延伸。第一主干部分st1可以具有在第三方向dr3上延伸的两个相对的侧面11和12。

第二主干部分st2可以在第一方向dr1上与第一主干部分st1相邻。第二主干部分st2可以设置在左区域arl中，并且可以在第四方向dr4上延伸。第二主干部分st2可以具有在第四方向dr4上延伸的两个相对的侧面21和22。

第三主干部分st3可以在第二方向dr2上与第一主干部分st1相邻。第三主干部分st3可以设置在右区域arr中，并且可以在第四方向dr4上延伸。第三主干部分st3可以具有在第四方向dr4上延伸的两个相对的侧面31和32。第三主干部分st3可以与第一像素电极pe1分隔开，第一主干部分st1可以设置在第三主干部分st3与第一像素电极pe1之间。

第四主干部分st4可以在第二方向dr2上与第二主干部分st2相邻。第四主干部分st4可以设置在左区域arl中，并且可以在第三方向dr3上延伸。第四主干部分st4可以具有在第三方向dr3上延伸的两个相对的侧面41和42。第四主干部分st4可以与第一像素电极pe1分隔开，第二主干部分st2可以设置在第四主干部分st4与第一像素电极pe1之间。

第一主干部分st1至第四主干部分st4可以在与假想线ax1相邻的区域处彼此连接。第一主干部分st1至第四主干部分st4中的每个可以成形为类似平行四边形。此外，第一主干部分st1与第三主干部分st3以及第二主干部分st2与第四主干部分st4可以关于在第一方向dr1上延伸的线对称。

第一主干部分st1和第二主干部分st2可以彼此连接以形成v形结构。第一主干部分st1和第二主干部分st2可以覆盖第一共用电极ce1(或者与第一共用电极ce1叠置)。

第三主干部分st3和第四主干部分st4可以彼此连接以形成v形结构。第三主干部分st3和第四主干部分st4可以覆盖第二共用电极ce2。

第一分支部分br1可以在第四方向dr4上从第一主干部分st1的沿第三方向dr3延伸的侧面突出。第一分支部分br1可以包括彼此分隔开的多个图案。例如，每个第一分支部分br1中的图案可以彼此分隔开几微米的距离，从而形成多个精细的缝隙。

第一分支部分br1可以包括第一子分支部分sbr1和第二子分支部分sbr2，第一子分支部分sbr1和第二子分支部分sbr2从第一主干部分st1的沿第三方向dr3延伸的两个相对的侧面11和12中相应的侧面突出。

第一子分支部分sbr1可以包括在第三方向dr3上顺序布置的第一延长分支bh11、第一恒定分支bh12和第一缩短分支bh13。

第一延长分支bh11的在第四方向dr4上的长度可以在从第一主干部分st1的侧面11的端部朝向相对的端部的方向上增加。第一恒定分支bh12可以在第四方向dr4上具有恒定的长度。第一恒定分支bh12可以在第三方向dr3上设置在第一延长分支bh11与第一缩短分支bh13之间。第一缩短分支bh13的在第四方向dr4上的长度可以在从第一主干部分st1的侧面11的所述端部朝向所述相对的端部的方向上减小。

第二子分支部分sbr2可以包括在第三方向dr3上顺序布置的第二延长分支bh21、第二恒定分支bh22和第二缩短分支bh23。第二延长分支bh21、第二恒定分支bh22和第二缩短分支bh23可以具有与第一延长分支bh11、第一恒定分支bh12和第一缩短分支bh13类似的形状，因此，出于简洁的目的，将省略其详细描述。

第二分支部分br2可以在第三方向dr3上从第二主干部分st2的沿第四方向dr4延伸的侧面突出。第二分支部分br2可以包括彼此分隔开的多个图案。

第二分支部分br2可以包括第三子分支部分sbr3和第四子分支部分sbr4，第三子分支部分sbr3和第四子分支部分sbr4从第二主干部分st2的沿第四方向dr4延伸的两个相对的侧面21和22中相应的侧面突出。第三子分支部分sbr3和第四子分支部分sbr4中的每个可以具有与第一子分支部分sbr1和第二子分支部分sbr2中相应的一个基本相同的形状，因此，出于简洁的目的，将省略其详细描述。

第三分支部分br3可以在第三方向dr3上从第三主干部分st3的沿第四方向dr4延伸的侧面突出。第三分支部分br3可以包括彼此分隔开的多个图案。

第三分支部分br3可以包括第五子分支部分sbr5和第六子分支部分sbr6，第五子分支部分sbr5和第六子分支部分sbr6从第三主干部分st3的沿第四方向dr4延伸的两个相对的侧面31和32中相应的侧面突出。第五子分支部分sbr5和第六子分支部分sbr6中的每个可以具有与第一子分支部分sbr1和第二子分支部分sbr2中相应的一个基本相同的形状，因此，出于简洁的目的，将省略其详细描述。

第四分支部分br4可以在第四方向dr4上从第四主干部分st4的沿第三方向dr3延伸的侧面突出。第四分支部分br4可以包括彼此分隔开的多个图案。

第四分支部分br4可以包括第七子分支部分sbr7和第八子分支部分sbr8，第七子分支部分sbr7和第八子分支部分sbr8从第四主干部分st4的沿第三方向dr3延伸的两个相对的侧面41和42中相应的侧面突出。第七子分支部分sbr7和第八子分支部分sbr8中的每个可以具有与第一子分支部分sbr1和第二子分支部分sbr2中相应的一个基本相同的形状，因此，出于简洁的目的，将省略其详细描述。

第一像素电极pe1可以包括第五主干部分st5和第六主干部分st6以及第五分支部分br5和第六分支部分br6。

第五主干部分st5可以设置在右区域arr中，并且可以在第三方向dr3上延伸。第五主干部分st5可以具有在第三方向dr3上延伸的两个相对的侧面51和52。

第六主干部分st6可以在第一方向dr1上与第五主干部分st5相邻。第六主干部分st6可以设置在左区域arl中，并且可以在第四方向dr4上延伸。第六主干部分st6可以具有在第四方向dr4上延伸的两个相对的侧面61和62。

第五主干部分st5和第六主干部分st6可以在与假想线ax1相邻(或叠置)的区域处彼此连接。彼此连接的第五主干部分st5和第六主干部分st6可以具有与彼此连接的第一主干部分st1和第二主干部分st2的形状基本相似的形状。

第五主干部分st5和第六主干部分st6可以彼此连接，以形成v形结构。第五主干部分st5和第六主干部分st6可以覆盖第三共用电极ce3。

第五分支部分br5可以包括从第五主干部分st5的两个相对的侧面51和52中相应的侧面突出的第九子分支部分sbr9和第十子分支部分sbr10。第九子分支部分sbr9和第十子分支部分sbr10中的每个可以具有与第一子分支部分sbr1和第二子分支部分sbr2中相应的一个基本相同的形状，因此，出于简洁的目的，将省略其详细描述。

第六分支部分br6可以包括从第六主干部分st6的两个相对的侧面61和62中相应的侧面突出的第十一子分支部分sbr11和第十二子分支部分sbr12。第十一子分支部分sbr11和第十二子分支部分sbr12中的每个可以具有与第一子分支部分sbr1和第二子分支部分sbr2中相应的一个基本相同的形状，因此，出于简洁的目的，将省略其详细描述。

参照图5和图7，共用电极ce可以包括第一共用电极ce1至第三共用电极ce3。第一共用电极ce1和第二共用电极ce2可以设置在第二像素区域pa2中以与第二像素电极pe2叠置，第三共用电极ce3可以设置在第一像素区域pa1中以与第一像素电极pe1叠置。

第一共用电极ce1可以包括第一延伸部分et1和第二延伸部分et2。

第一延伸部分et1可以设置在右区域arr中，可以与第一主干部分st1叠置，并且可以在第三方向dr3上延伸。第二延伸部分et2可以设置在左区域arl中，可以与第二主干部分st2叠置，并且可以在第四方向dr4上延伸。第一延伸部分et1和第二延伸部分et2可以在与假想线ax1相邻的区域处彼此连接。第一延伸部分et1的端部和第二延伸部分et2的端部可以彼此连接以具有v形形状。

切口图案ctp可以设置在第一延伸部分et1和第二延伸部分et2中。例如，切口图案ctp可以设置在第一延伸部分et1和第二延伸部分et2中的每个的相对的侧面中。切口图案ctp可以设置为减小第一延伸部分et1和第二延伸部分et2中的每个的宽度。

第一共用电极ce1还可以包括第一翼部分wg1、第二翼部分wg2和第一垂直延伸部分vt1。

第一翼部分wg1可以从第一延伸部分et1的相对远离假想线ax1的相对的端部延伸。第一翼部分wg1可以设置在右区域arr中，并且可以与第一主干部分st1叠置。第一翼部分wg1可以在第二方向dr2上延伸。第一翼部分wg1可以以钝角连接到第一延伸部分et1。

第二翼部分wg2可以从第二延伸部分et2的相对远离假想线ax1的相对的端部延伸。第二翼部分wg2可以设置在左区域arl中，并且可以与第二主干部分st2叠置。第二翼部分wg2可以在第二方向dr2上延伸。第二翼部分wg2可以以钝角连接到第二延伸部分et2。

第一垂直延伸部分vt1可以在第二方向dr2上从第一延伸部分et1和

第二延伸部分et2的彼此连接的端部延伸。第一垂直延伸部分vt1可以以钝角连接到第一延伸部分et1和第二延伸部分et2中的每个。

第二共用电极ce2和第一共用电极ce1可以具有关于在第一方向dr1上延伸的假想线彼此对称的形状。

第二共用电极ce2可以包括第三延伸部分et3、第四延伸部分et4、第三翼部分wg3、第四翼部分wg4和第二垂直延伸部分vt2。

第三延伸部分et3可以设置在右区域arr中，可以与第三主干部分st3叠置，并且可以在第四方向dr4上延伸。第四延伸部分et4可以设置在左区域arl中，可以与第四主干部分st4叠置，并且可以在第三方向dr3上延伸。第三延伸部分et3的端部和第四延伸部分et4的端部可以在与假想线ax1相邻的区域处彼此连接。第三延伸部分et3和第四延伸部分et4可以彼此连接以形成倒v形结构。

切口图案ctp可以设置在第三延伸部分et3和第四延伸部分et4中。切口图案ctp可以具有与形成在第一延伸部分et1和第二延伸部分et2中的切口图案ctp基本相同的形状，因此，将省略详细描述。

第三翼部分wg3可以从第三延伸部分et3的相对远离假想线ax1的相对的端部延伸。第三翼部分wg3可以设置在右区域arr中，并且可以与第三主干部分st3叠置。第三翼部分wg3可以在第二方向dr2上延伸。第三翼部分wg3可以以钝角连接到第三延伸部分et3。

第四翼部分wg4可以从第四延伸部分et4的相对远离假想线ax1的相对的端部延伸。第四翼部分wg4可以设置在左区域arl中，并且可以与第四主干部分st4叠置。第四翼部分wg4可以在第二方向dr2上延伸。第四翼部分wg4可以以钝角连接到第四延伸部分et4。

第二垂直延伸部分vt2可以在第二方向dr2上从第三延伸部分et3和第四延伸部分et4的彼此连接的端部延伸。第二垂直延伸部分vt2可以以钝角连接到第三延伸部分et3和第四延伸部分et4中的每个。

第三共用电极ce3可以具有与第一共用电极ce1基本相同的形状。第三共用电极ce3可以包括第五延伸部分et5、第六延伸部分et6、第五翼部分wg5、第六翼部分wg6和第三垂直延伸部分vt3。

第五延伸部分et5可以设置在右区域arr中，可以与第五主干部分st5叠置，并且可以在第三方向dr3上延伸。第六延伸部分et6可以设置在左区域arl中，可以与第六主干部分st6叠置，并且可以在第四方向dr4上延伸。第五延伸部分et5和第六延伸部分et6可以在与假想线ax1相邻的区域处彼此连接。第五延伸部分et5的端部和第六延伸部分et6的端部可以彼此连接以具有v形形状。

切口图案ctp可以设置在第五延伸部分et5和第六延伸部分et6中。切口图案ctp可以具有与形成在第一延伸部分et1和第二延伸部分et2中的切口图案ctp基本相同的形状，因此，将省略详细描述。

第五翼部分wg5可以从第五延伸部分et5的相对远离假想线ax1的相对的端部延伸。第五翼部分wg5可以设置在右区域arr中，并且可以与第五主干部分st5叠置。第五翼部分wg5可以在第二方向dr2上延伸。第五翼部分wg5可以以钝角连接到第五延伸部分et5。

第六翼部分wg6可以从第六延伸部分et6的相对远离假想线ax1的相对的端部延伸。第六翼部分wg6可以设置在左区域arl中，并且可以与第六主干部分st6叠置。第六翼部分wg6可以在第二方向dr2上延伸。第六翼部分wg6可以以钝角连接到第六延伸部分et6。

第三垂直延伸部分vt3可以在第二方向dr2上从第五延伸部分et5和第六延伸部分et6的彼此连接的端部延伸。第三垂直延伸部分vt3可以以钝角连接到第五延伸部分et5和第六延伸部分et6中的每个。

图8是示出根据对比示例的像素电极和共用电极的部分的平面图。为了提供对参照图1至图7描述的显示设备的技术效果的更好的理解，将参照图8来描述根据对比示例的显示设备。

图8示出了与图5至图7的第二像素区域pa2的像素电极和共用电极对应的第一对比像素电极pe1c和第二对比像素电极pe2c以及第一对比共用电极ce1c和第二对比共用电极ce2c。

参照图8，根据对比示例的显示设备与参照图1至图7描述的显示设备可以不同的是，第二像素电极pe2的两个部分的位置相反。例如，第二像素电极pe2的包括第一主干部分st1和第二主干部分st2以及第一分支部分br1和第二分支部分br2的部分可以位于第二像素电极pe2的包括第三主干部分st3和第四主干部分st4以及第三分支部分br3和第四分支部分br4的另一部分的位置处，反之亦然。

如图8中所示，第一对比像素电极pe1c可以具有与包括在图5中示出为彼此连接的第三主干部分st3和第四主干部分st4以及第三分支部分br3和第四分支部分br4的部分基本相同的形状。相似地，第二对比像素电极pe2c可以具有与包括在图5中示出为彼此连接的第一主干部分st1和第二主干部分st2以及第一分支部分br1和第二分支部分br2的部分基本相同的形状。

相似地，第一对比共用电极ce1c和第二对比共用电极ce2c与参照图1至图7描述的显示设备可以不同的是，第一共用电极ce1的位置和第二共用电极ce2的位置相反。

参照图8，在污点区域(stainregion)arx中，第一对比像素电极pe1c和第二对比像素电极pe2c可以具有在第一方向dr1上延伸的边缘eg1至eg4。当在第一方向dr1上测量时，边缘eg1至eg4可以具有7.5μm或更大的长度。在第一对比像素电极pe1c和第二对比像素电极pe2c的边缘eg1至eg4附近的区域可以定义为污点区域arx。在污点区域arx中，会难于控制液晶分子的取向，这会导致正面亮度特性与侧面亮度特性之间的差异以及随之发生的可识别污点(stain)。

在根据一些示例性实施例的显示设备中，当在第一方向dr1上测量时，第一像素电极pe1和第二像素电极pe2可以没有具有7.5μm或更大的长度的边缘，或者可以在与第一边界区域ba1至第三边界区域ba3相邻的区域处具有这样的边缘。这样，根据一些示例性实施例的显示设备可以被构造为减小第一像素区域pa1和第二像素区域pa2中的正面亮度特性与侧面亮度特性之间的差异(否则该差异会由对比像素电极pe1c和pe2c以及对比共用电极cec1和cec2的形状引起)，从而具有改善的显示质量而没有可识别的污点问题。

图9是示出根据一些示例性实施例的像素的共用电极的平面图。

图9的共用电极ce-1还可以包括未在参照图7描述的共用电极ce中设置的延伸分支部分cbh。在对共用电极ce-1的以下描述中，图7中所示的共用电极ce的前述元件将通过相同的附图标记来识别，并且为了简洁的描述而不重复其重叠的描述。

延伸分支部分cbh可以包括第一延伸分支部分cbh1至第六延伸分支部分cbh6。

第一延伸分支部分cbh1可以连接到第一延伸部分et1，并且可以在第四方向dr4上延伸。在一些示例性实施例中，多个第一延伸分支部分cbh1可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

第二延伸分支部分cbh2可以连接到第二延伸部分et2，并且可以在第三方向dr3上延伸。在一些示例性实施例中，多个第二延伸分支部分cbh2可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

第三延伸分支部分cbh3可以连接到第三延伸部分et3，并且可以在第三方向dr3上延伸。在一些示例性实施例中，多个第三延伸分支部分cbh3可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

第四延伸分支部分cbh4可以连接到第四延伸部分et4，并且可以在第四方向dr4上延伸。在一些示例性实施例中，多个第四延伸分支部分cbh4可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

第五延伸分支部分cbh5可以连接到第五延伸部分et5，并且可以在第四方向dr4上延伸。在一些示例性实施例中，多个第五延伸分支部分cbh5可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

第六延伸分支部分cbh6可以连接到第六延伸部分et6，并且可以在第三方向dr3上延伸。在一些示例性实施例中，多个第六延伸分支部分cbh6可以设置为形成彼此分隔开几微米距离的多个精细的缝隙。

根据各种示例性实施例，显示设备可以被构造为防止(或至少减少)像素电极的形状和共用电极的形状引起显示区域中正面亮度特性与侧面亮度特性之间的差异，从而防止(或至少减少)用户可识别的污点。

尽管在此已经描述了某些示例性实施例和实施方式，但是通过该描述，其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是相反，发明构思限于所附权利要求以及如对于本领域普通技术人员来说将是明显的各种明显的修改和等同布置的更宽的范围。