一种氧化铪掺杂氧化铈栅电介质材料及其制备方法

专利名称：一种氧化铪掺杂氧化铈栅电介质材料及其制备方法
技术领域：
本发明涉及一种氧化铪掺杂氧化铈栅电介质材料及其制备方法。
技术背景随着半导体技术的飞速发展，作为硅基集成电路核心器件的MOSFET的特征 尺寸正以摩尔定律的速度縮小，然而，当传统栅介质层Si02的厚度减小到原子 尺寸时，由于量子隧穿效应的影响，Si02将失去介电性能，致使器件无法正常工 作。因此，必须寻找新的高介电常数(高")材料来替代它，能够在保持和增 大栅极电容的同时，使介质层仍然保持足够的物理厚度来限制隧穿效应的影响。 如果高《薄膜的漏电流可以通过一种有效的方法而降低几个数量级的漏电流， 那么高"材料的使用寿命将会允许其厚度进一步被减小。稀土氧化物薄膜，如 Ce02，LaA，Pr氛Gd203，Lu203等等，由于它们具有比较大的光学禁带，相对较高的 介电常数，以及在Si上良好的热稳定性而被作为可供下一代CMOS的栅介质层 选择的材料。这其中，特别是Ce02，由于它具有26左右的介电常数，而且在Si 上具有减少界面Si02再生长的优势，因此Ce02是一种非常有希望和潜力的介电 材料。Ce02薄膜不仅仅是硅绝缘技术的关键材料之一，而且是由于其适当的晶体 结构和晶格常数通常被用来作为功能氧化物，诸如超导，铁电，巨磁阻等Si基 器件的缓冲层。然而，Ce02具有相对较小的禁带宽度(3.3eV)和小的导带偏移 量(0. leV)，因此造成Ce02薄膜具有比较大的漏电流(G. D. Wilk等.Journal of Applied Physics. 89， 5243 (2001). D. A. Buch醒n， IBM Journal of Reaserch and Development. 43, 245 (1999). L Niinist6，等.Physica Status Solidi A - applications and materials science. 201, 1443 (2004). Z. Orel等.Physica Status Solidi B - basic solid state physics. 183， K33 (1994). Y. Nishikawa等.Applied Physics Letters. 81， 4386 (2002)).研究表明将氧化镧或其他稀土氧化物和Hf02结合具有低的漏电流和可以忽 视的域值电压的不稳定性，并能经受晶体管的制作过程。这些研究结果表明， 通过Hf02的掺杂，将有可能有效降低Ce02薄膜的漏电流。到目前为止，人们将 研究兴趣集中在La203-Hf02、 Y203-肚02体系，很少有人研究Ce02-Hf02体系。调查Ce02-Hf02相图，发现在Ce02粉体中添加低于20%摩尔比的Hf02，混合粉末经过 较低温度的烧结，体系整体依然可以保持立方相晶体结构，仅仅是晶格常数轻 微的变小。(A. Dimoulas， in Rare Earth Oxide Thin Films: Growth, Characterization, and Applications,(稀土氧化物薄膜的生长，表征以及应 用)Topics in Applied Physics (应用物理学专题)Vol. 106， edited by M. Fanciulli and G. Scarel (Springer-Verlag， Berlin, 2006).H. Fujimori 等.Physical Review B (物理评论B) 64， 134104 (2001). 发明内容本发明第一个目的是提供一种氧化铪掺杂氧化铈栅电介质材料。 本发明第二个目的是提供用于制备上述栅电介质材料的氧化铪掺杂氧化铈 陶瓷靶材。本发明第三个目的是提供上述氧化铪掺杂氧化钸栅电介质材料的制备方法。为实现上述目的，本发明采用的技术方案为一种氧化铪掺杂氧化铈栅电介质材料，是在单晶n型Si片上沉积氧化铪掺 杂氧化铈单晶薄膜，所述的氧化铪掺杂氧化铈是指在氧化铈中掺杂有10 20% 摩尔比的氧化铪。上述栅电介质材料中所述的单晶薄膜的厚度为5 25nm。上述栅电介质材料，通过如下方法制备(1) 、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3 15分钟，作 为最后沉积薄膜的靶材；(2) 、将采用RCA标准清洗工艺洗干净的单晶n型Si片(电阻系数为2 5 Q cm)去除表面氧化层，放入脉冲激光沉积设备；(3) 、在衬底温度为450 700°C，靶和基片的距离为30 70mm的条件下， 首先在1X10—5 6X10—5 Torr压力下沉积3nm厚，随后向真空仓内通入氧气， 在50 300 mTorr压力下继续沉积2 22nm厚，得到总厚度为5 25nm厚的氧化 铪掺杂氧化铈的单晶薄膜，然后在总压为1X1(T 6X10—7 Torr的高真空环境 下缓慢冷却到室温，即得本发明高介电常数栅电介质材料。上述栅电介质材料步骤(1)中所述的氧化铪掺杂氧化铈栅的陶瓷是指在氧 化铈中掺杂有10 20%摩尔比的氧化铪。上述栅电介质材料步骤(1)中所述的预溅射的时间优选为5 10分钟，更优选为8 10分钟。上述栅电介质材料步骤(2)中所述的去除表面氧化层所用的溶液是HF酸 水溶液，其浓度为2 10%。上述栅电介质材料步骤(3)中所述的靶和基片的距离优选为40 70mm;更 优选为40 60mm。上述栅电介质材料步骤(3)中所述的衬底温度优选为500 700 °C。上述栅电介质材料步骤(3)中所述的冷却时的总压优选为2X10—7 6X10一7上述氧化铪掺杂氧化铈栅电介质材料的制备方法，包括下列步骤(1) 、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3 15分钟，作 为最后沉积薄膜的靶材；(2) 、将采用RCA标准清洗工艺洗干净的单晶n型Si片(电阻系数为2 5 Q cm)去除表面氧化层，放入脉冲激光沉积设备；(3) 、在衬底温度为450 700°C，靶和基片的距离为30 70mm的条件下， 首先在6X10—5Torr压力下沉积3nm厚，随后向真空仓内通入氧气，在50 300 mTorr压力下继续沉积2 22nm厚，得到总厚度为5 25nm厚的氧化铪掺杂氧化 铈的单晶薄膜，然后在总压为1X1(T 6X10—7 Torr的高真空环境下缓慢冷却 到室温，可得本发明高介电常数栅电介质材料。上述制备方法步骤(1)中所述氧化铪掺杂氧化铈栅的陶瓷是指在氧化铈中 掺杂有10 20%摩尔比的氧化铪。上述制备方法步骤(1)中所述的预溅射的时间优选为5 15分钟，更优选 为5 10分钟。上述制备方法步骤(2)中所述的去除表面氧化层所用的溶液是HF酸水溶 液，其浓度为2 10%。上述制备方法步骤(3)中所述的总压范围优选为6X10—5 3X105 Torr; 更优选为1X10_5 3X105 Torr。上述制备方法步骤(3)中所述的靶和基片的距离优选为40 70mm;更优选 为40 60mm。.上述制备方法步骤(3)中所述的衬底温度优选为500 70CTC。上述制备方法步骤(3)中所述的冷却时的总压优选为2 X 10—7 6 X 10—7 Torr。 所述的氧化铪惨杂氧化铈陶瓷耙材，按照如下方法制备(1) 、按照含10 20%摩尔比的氧化铪比例将纯度为99. 99%的氧化铈和氧 化铪粉末混合，并在两种粉末的混合物中添加乙醇或者丙酮，然后在转速为 100 250转/分钟条件下进行球磨18 24小时，使两种粉末混合均匀；(2) 、将步骤(1)中所得的混合粉末进行干燥处理，将干燥得到的粉体用 研钵研磨，并按照3%重量比添加浓度为5 8%的聚乙烯醇水溶液，干燥，并过 80或100目筛网；(3) 、在10 35MPa压力下将上述步骤(2)所得粉末压制成直径为35 72 毫米、厚度为3 5毫米的薄片；将步骤(2)所得的干燥粉体铺在AU)3坩埚底 部，将压制好的薄片放入，并用相同的干燥粉体覆盖薄片，盖上陶瓷坩埚盖， 随后将坩埚放入马弗炉中，以5 1(TC/分钟的升温速率从室温升至1300 1400 °C,烧结4 6小时，再以5 l(TC/分钟的降温速率降至室温，即得氧化铪掺杂 氧化铈陶瓷耙材。本发明具有的优点和有益效果(1)本发明所制备的栅电介质薄膜从晶体 结构上看为单晶薄膜，仅具有单一的(111)取向，与衬底材料的取向关系为 (111)HDC〃(001)Si和[110]HDC〃[110]Si; (2)本发明介质薄膜具有非常小的 漏电流密度，掺杂10 20%摩尔的氧化铪的氧化铈薄膜材料的介电常数为 18. 5 23， 25nm厚度的掺杂18%摩尔的氧化铪的氧化铈单晶薄膜在偏压为1伏 的时候，其漏电流密度仅为1.25X10—8A/cm2; (3)该发明方法可靠，重复性好， 所制备陶瓷薄膜适合高《栅介质使用，可作为高^栅介质的候选材料之一。


图1为掺杂有18%摩尔比氧化铪的氧化铈单晶薄膜的XRD谱图；图2 Agilent 4294A精密阻抗分析仪测试得到的氧化铪掺杂氧化铈栅电介 质材料M0S电容结构的一系列高频C-V(电容-电压)曲线图；图3 Keithley 2400源表测试得到的单晶薄膜漏电流性能的曲线图。
具体实施方式
实施例1氧化铪掺杂氧化铈陶瓷靶材的制备，包括下列步骤(1) 首先按照化学计量比称量高纯(99.99%)氧化铈和氧化铪(氧化铪 的用量为18%摩尔比)共计120克粉末，在两种粉末的混合物中添加乙醇，在 150转/分钟下进行球磨24小时，使两种粉末混合均匀。(2) 将步骤(1)所得的粉体在ll(TC进行干燥处理，将干燥后的粉体用研钵研磨，并添加浓度为6%的聚乙烯醇水溶液2.4克，干燥，并过100目筛网。(3) 用15Mpa的压力将上述粉末压制成直径35毫米，厚度3毫米的薄片。(4) 放入密闭A1A坩埚，并用相同粉体掩埋。(5) 将坩埚放入马弗炉中，以5TV分钟的升温速率从室温升至140CTC， 烧结4小时，再以5"C/分钟的降温速率降至室温，得到氧化铪掺杂氧化铈陶瓷 耙材。实施例2氧化铪掺杂氧化铈栅电介质材料的制备(1) 在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材， 将表面采用激光进行预溅射5分钟；(2) 将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2%浓度的HF 酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。(3) 在衬底温度为45(TC，靶和基片的距离为40mm的条件下，采用两步法 来完成，第一步在6X10—5 Torr沉积3nm厚，随后向真空仓内通入氧气，气压 达到200mTorr，继续沉积3nm厚，得到总厚度为5nm厚的掺杂18 %摩尔比的氧 化铪的氧化铈新型介电单晶薄膜，沉积完毕后，在总压为6X10—7 Torr的高真 空环境下缓慢冷却到室温，即得氧化铪掺杂氧化铈栅电介质材料。实施例3氧化铪掺杂氧化铈栅电介质材料的制备(1) 在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材， 将表面采用激光进行预溅射5分钟；(2) 将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2%浓度的HF 酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。(3) 在衬底温度为550。C，靶和基片的距离为40mm的条件下，采用两步法 来完成，第一步在6X10—5 Torr沉积3 nm厚，随后向真空仓内通入氧气，气压 达到200 mTorr，继续沉积4. 5nm厚，得到总厚度为7. 5nm厚的氧化铪掺杂氧化 铈介电单晶薄膜，沉积完毕后，在总压为6X10—7 Torr的高真空环境下缓慢冷 却到室温，即得氧化铪掺杂氧化铈栅电介质材料。实施例4氧化铪掺杂氧化铈栅电介质材料的制备 (1)在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材，将表面采用激光进行预溅射5分钟；(2) 将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2%浓度的HF 酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。(3) 在衬底温度为60(TC，靶和基片的距离为40mm的条件下，采用两步法 来完成，第一步在6X10—5 Torr沉积3 nm厚，随后向真空仓内通入氧气，气压 达到200mTorr，继续沉积7nm厚，得到总厚度为10nm厚的氧化铪掺杂氧化铈介 电单晶薄膜，沉积完毕后，在总压为6X10—7 Torr的高真空环境下缓慢冷却到 室温，即得氧化铪掺杂氧化铈栅电介质材料。实施例5氧化铪掺杂氧化铈栅电介质材料的制备(1) 在脉冲激光沉积设备屮采用实施例1的氧化铪掺杂氧化铈陶瓷耙材， 将表面采用激光进行预溅射5分钟；(2) 将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2%浓度的HF 酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。(3) 在衬底温度为700。C，靶和基片的距离为40mm的条件下，采用两步法 来完成，第一步在6X10—5 Torr沉积3nm厚，随后向真空仓内通入氧气，气压 达到200mTorr，继续沉积22nm厚，得到总厚度为25nm厚的氧化铪掺杂氧化铈介 电单晶薄膜，沉积完毕后，在总压为6X10—7 Torr的高真空环境下缓慢冷却到 室温，即得氧化铪掺杂氧化铈栅电介质材料。实施例6氧化铪掺杂氧化铈单晶薄膜的结构和电性能的证明试验(1) 对于实施例(5)所制备的氧化铪掺杂氧化铈新型介电薄膜，采用X 射线衍射分析，结果(见图1)所制备的单晶薄膜仅具有(111)取向，并且结 晶性能良好，没有任何硅化物之类的杂质相产生。(2) 对于实施例(2、 3、 4、 5)所制备的氧化铪掺杂氧化铈介电单晶薄膜 的电性能测量，采用MOS结构来对所制备的薄膜的电性能作进一步表征。在衬 底单晶Si的背面，采用射频溅射沉积技术，沉积厚度为100nm的金属铂涂层， 作为MOS结构的背电极，随后通过带有直径为lOOum的金属掩模模板，在上述 单晶薄膜上面沉积50nm厚度的金属铂圆点，作为MOS结构的上电极。(3) 在探针台上，分别将两个探针扎在包含有上述单晶薄膜的MOS结构的 上下两个金属铂电极上。采用Agilent 4294A精密阻抗分析仪和Keithley 2400源表对对于实施例2、 3、 4、 5所制样品的M0S结构电容和漏电流性能进行测试， 结果(见图2和图3)对于本发明所得的氧化铪掺杂氧化铈单晶薄膜，可得到其 介电常数为19.5，厚度为25nm的单晶薄膜在1伏偏压时，具有非常小的漏电流 密度，仅为1.25X10—6 A/cm2，说明具有适合高"栅介质使用的介电常数和抑制 漏电流的能力。
权利要求
1、一种氧化铪掺杂氧化铈栅电介质材料，其特征在于在单晶n型Si片上沉积氧化铪掺杂氧化铈单晶薄膜，所述的氧化铪掺杂氧化铈是指在氧化铈中掺杂有10～20％摩尔比的氧化铪。
2、 按照权利要求1所述的栅电介质材料，其特征在于所述的单晶薄膜的厚 度为5 25nm。
3、 按照权利要求1或2所述的栅电介质材料，通过如下方法制备(1) 、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3 15分钟，作 为最后沉积薄膜的靶材；(2) 、将采用RCA标准清洗工艺洗干净的单晶n型Si片去除表面氧化层， 放入脉冲激光沉积设备；(3) 、在衬底温度为450 700。C，靶和基片的距离为30 70mm的条件下， 首先在lX10's 6X10—5 Torr压力下沉积3nm厚，随后向真空仓内通入氧气， 在50 300 mTorr压力下继续沉积2 22nm厚，得到总厚度为5 25nm厚的氧化 铪掺杂氧化铈的单晶薄膜，然后在总压为1X1(T7 6X10—7 Torr的高真空环境 下缓慢冷却到室温，即得本发明高介电常数栅电介质材料。
4、 按照权利要求3所述的栅电介质材料，其特征在于其步骤(1)中所述 的氧化铪掺杂氧化铈栅的陶瓷是指在氧化铈中掺杂有10 20%摩尔比的氧化 铪。
5、 按照权利要求4所述的栅电介质材料，其特征在于其步骤(1)中所述 的预溅射的时间为5 10分钟。
6、 按照权利要求5所述的栅电介质材料，其特征在于其步骤(3)中所述 的靶和基片的距离为40 70mm。
7、 按照权利要求6所述的栅电介质材料，其特征在于其步骤(3)中所述 的衬底温度为500 700 °C。
8、 按照权利要求7所述的栅电介质材料，其特征在于其步骤(3)中所述 的冷却时的总压为2X1(T 6X10—7 Torr。
9、 权利要求1或2所述的氧化铪掺杂氧化铈栅电介质材料的制备方法，包 括下列步骤(1)、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3 15分钟，作 为最后沉积薄膜的耙材；(2) 、将采用RCA标准清洗工艺洗干净的单晶n型Si片去除表面氧化层， 放入脉冲激光沉积设备；(3) 、在衬底温度为450 70(TC，靶和基片的距离为30 70mm的条件下， 首先在6Xl(TTorr压力下沉积3nm厚，随后向真空仓内通入氧气，在50 300 mTorr压力下继续沉积2 22nm厚，得到总厚度为5 25nm厚的氧化铪掺杂氧化 铈的单晶薄膜，然后在总压为1X10—7 6X 10—7 Torr的高真空环境下缓慢冷却 到室温，可得本发明高介电常数栅电介质材料。
10、权利要求3所述的氧化铪掺杂氧化铈的陶瓷靶材，按照如下方法制备:(1) 、按照含10 20%摩尔比的氧化铪比例将纯度为99.99%的氧化铈和 氧化铪粉末混合，并在两种粉末的混合物中添加乙醇或者丙酮，然后在转速为 100 250转/分钟条件下进行球磨18 24小时，使两种粉末混合均匀；(2) 、将步骤(1)中所得的混合粉末进行干燥处理，将干燥得到的粉体用 研钵研磨，并按照3%重量比添加浓度为5 8%的聚乙烯醇水溶液，干燥，并过 80或100目筛网；(3) 、在10 35MPa压力下将上述步骤(2)所得粉末压制成直径为35 72毫米、厚度为3 5毫米的薄片；将步骤(2)所得的干燥粉体铺在Al203钳埚 底部，将压制好的薄片放入，并用相同的干燥粉体覆盖薄片，盖上陶瓷坩埚盖， 随后将坩埚放入马弗炉中，以5 1(TC/分钟的升温速率从室温升至1300 1400 °C，烧结4 6小时，再以5 1(TC/分钟的降温速率降至室温，即得氧化铪掺 杂氧化铈陶瓷耙材。
全文摘要
本发明公开了一种氧化铪掺杂氧化铈栅电介质材料及其制备方法，本发明主要采用传统的陶瓷烧结技术将10～20％摩尔的氧化铪掺杂到氧化铈中，在1400℃下高温烧结，得到相应的氧化铪掺杂氧化铈陶瓷靶材，随后采用激光脉冲沉积技术，在经过标准RCA清洗过程后的n型Si片上沉积氧化铈掺杂氧化铪薄膜。本发明制备的氧化铈掺杂氧化铪介电陶瓷薄膜为单晶薄膜，与衬底材料的取向关系为(111)_HDC//(001)_Si和[110]_HDC//[110]_Si；并且具有非常小的漏电流密度，适于做高κ栅介质使用。
文档编号C23C14/34GK101265125SQ20081010441
公开日2008年9月17日 申请日期2008年4月18日 优先权日2008年4月18日
发明者军 杜, 杨志民, 毛昌辉, 毅 王 申请人:北京有色金属研究总院