准直器、制造半导体装置的设备和方法与流程

本公开涉及一种用于制造半导体装置的设备以及一种制造半导体装置的方法，更具体地，涉及一种准直器、一种包括该准直器的制造设备以及使用该制造设备制造半导体装置的方法。

背景技术：

通常，可以通过多个单元工艺来制造半导体装置。单元工艺可以包括沉积工艺、光刻工艺和蚀刻工艺。可以使用等离子体执行沉积工艺和蚀刻工艺。等离子体用于热处理基底。

技术实现要素：

发明构思的一些实施例提供一种被构造为改善薄层的厚度均匀性的准直器、一种包括准直器的设备以及一种使用该设备制造半导体装置的方法。

制造半导体装置的设备可以包括：腔室；加热器卡盘，设置在腔室的下区域中，并且被构造为加热基底；靶，设置在加热器卡盘上方，靶包含用于将要沉积在基底上的薄层的源；等离子体电极，设置在腔室的上区域中并且被构造为在靶附近产生等离子体，从而从源产生粒子；准直器，设置在加热器卡盘与靶之间。准直器可以包括具有多个孔的板。所述多个孔形成在板中，以允许粒子朝向加热器卡盘的顶表面穿过所述多个孔。所述多个孔中的每个孔的面积比在与加热器卡盘的顶表面平行且从板的中心朝向板的边缘的向外的方向上增大。

根据发明构思的一些实施例，用于半导体装置制造的准直器可以包括具有多个孔的板。所述多个孔形成在板中，并且具有在从板的中心朝向板的边缘的向外的方向上增大的面积比。每个孔包括具有第一面积的内侧表面以及具有第二面积的顶开口。面积比被限定为所述多个孔中的每个孔的内侧表面的第一面积与所述多个孔中的每个孔的顶开口的第二面积的比。

根据发明构思的一些实施例，制造半导体装置的方法可以包括：在基底上形成成型层；部分地去除成型层，以形成暴露基底的一部分的接触孔；使用物理气相沉积方法沉积薄层，以填充接触孔。可以使用准直器执行物理气相沉积方法，在准直器中设置有具有多个孔的板。这里，板可以被设置为平行于基底，所述多个孔可以形成在板中并且可以具有在与基底的顶表面平行且从板的中心朝向板的边缘的向外的方向上增大的面积比。

附图说明

图1示出根据发明构思的一些示例实施例的用于制造半导体装置的设备的图。

图2是示出两个薄层的厚度特性的曲线图，两个薄层中的一个使用图1的准直器形成，两个薄层中的另一个通过不使用准直器的传统方法形成。

图3是示出图1的准直器的示例的剖视图。

图4是示出图3的孔的示例的平面图。

图5示出图1的准直器的示例的剖视图。

图6示出图1的准直器的示例的剖视图。

图7是示出根据发明构思的一些示例实施例的制造半导体装置的方法的流程图。

图8至图16是示出制造半导体装置的工艺的工艺步骤的剖视图。

图17是示出形成相变层(例如，图7中的相变层)的示例的流程图。

图18示出在使用传统方法(未使用图1的准直器)形成预备相变层时在预备相变层中形成的空隙缺陷。

具体实施方式

图1示出根据发明构思的一些示例实施例的用于制造半导体装置的设备100。

参照图1，制造设备100可以用于制造半导体装置并且可以用作物理气相沉积(pvd)系统或溅射系统。在一些实施例中，制造设备100可以包括腔室10、加热器卡盘20、加热电源部(heatingpowersupplypart)30、等离子体电极40、射频(rf)电源部50、靶60和准直器80。

腔室10可以被构造为使得基底w位于独立的空间中。腔室10可以被构造为具有例如大约1e-8托至大约1e-4托的真空压强。

加热器卡盘20可以位于腔室10的下区域中。加热器卡盘20可以被构造为在其上装载基底w。加热器卡盘20可以具有加热器线22。加热器线22可以用于加热基底w。

加热电源部30可以连接(例如，直接连接)到加热器线22。加热电源部30可以被构造为向加热器线22供应热功率(heatingpower)。加热器线22可以被构造为使用热功率加热基底w。例如，基底w可以通过加热器线22被加热直到大约300℃或者更高。

等离子体电极40可以位于腔室10的上区域中。当从rf电源部50供应rf功率53时，等离子体电极40可以用于在腔室10中产生等离子体70。

rf电源部50可以连接(例如，电连接)到等离子体电极40。rf电源部50可以被构造为向等离子体电极40供应rf功率53。在一些实施例中，rf电源部50可以包括rf功率生成器52和匹配器54。rf功率生成器52可以被构造为生成rf功率53。匹配器54可以将rf功率生成器52连接到等离子体电极40。匹配器54可以被构造为允许腔室10中的rf功率53与rf功率生成器52中的rf功率53之间的阻抗匹配。rf功率的阻抗匹配可以使得能够最大化地提高rf功率53的效率。

靶60可以位于等离子体电极40与基底w之间。靶60可以牢固地位于等离子体电极40的底表面上。靶60可以包含用于在基底w上沉积薄层14(例如，图13中的预备相变层)的源材料。例如，靶60可以由熔点为600℃或更高且包含第二元素(例如，ge)和第一元素(例如，sb和te)的硫系化合物形成，或者包括熔点为600℃或更高且包含第二元素(例如，ge)和第一元素(例如，sb和te)的硫系化合物。如果在靶60和基底w之间产生等离子体70，则可以从靶60产生源粒子62。源粒子62可以沉积，以在基底w上形成薄层14。源粒子62的量或薄层14的厚度可以正比于等离子体70或rf功率的强度。例如，如果等离子体70或rf功率的强度增大，则薄层14的厚度或源粒子62的量也增大。如果等离子体70或rf功率的强度减小，则薄层14的厚度或源粒子62的量也减小。

薄层14的在基底w的中心区域和边缘区域上的厚度可以依赖于基底w的温度。例如，当基底w具有室温(例如，大约25℃)时，薄层14的在基底w的中心区域上的厚度可以比薄层14的在基底w的边缘区域上的厚度大。这是因为，在室温下等离子体70中的源粒子62集中在基底w的中心区域上。

另一方面，当基底w被加热到远高于室温的温度(例如，高于硫系化合物的熔点的50％或高于大约300℃)时，薄层14的在基底w的中心区域上的厚度可以比薄层14的在基底w的边缘区域上的厚度小。这是由基底w的中心区域与边缘区域之间的温度的空间变化导致的。在基底w通过加热器卡盘20被加热到高温度(例如，高于大约300℃)的情况下，基底w的在中心区域处的温度可以比基底w的在边缘区域处的温度高。如果基底w的在中心区域处的温度比基底w的在边缘区域处的温度高，则薄层14中的第一元素(例如，sb和te)与第二元素(例如，ge)的升华率(例如，在基底w的中心区域和边缘区域之间)会存在空间变化。第一元素(例如，sb和te)的在基底w的中心区域处的升华率可以高于第一元素(例如，sb和te)的在基底w的边缘区域处的升华率。由于第一元素(例如，sb和te)的升华率的空间变化，薄层14可以形成为在基底w的边缘区域上比在中心区域上厚。

准直器80可以设置在基底w与靶60之间。准直器80可以被固定为面对设置在腔室10的内侧壁上的槽19。准直器80可以被构造为减小第一元素(例如，sb和te)的升华率的空间变化并从而使得薄层14形成为均匀的厚度。在一些实施例中，准直器80可以包括多个孔88，源粒子62可以穿过孔88。源粒子62可以通过孔88沉积在基底w上。准直器80可以提高源粒子62的轨迹的直线度。例如，在一些实施例中，准直器80可以便于源粒子在基本垂直于基底w的顶表面的方向上穿过多个孔88朝向基底w的顶表面，使得薄层14可以在基底w的整个顶表面上形成为均匀的厚度。

在一些实施例中，准直器80可以被构造为允许一些源粒子62的吸附或过滤，源粒子62的吸附或过滤可以用于调整薄层14的沉积厚度的空间变化。被准直器80吸附或过滤的源粒子62的量可以在准直器80的边缘处比在准直器80的中心处高。例如，源粒子62的吸附量或过滤量可以与设置在准直器80中的孔88中的每个的侧表面的表面面积成正比。因此，通过改变准直器80的在垂直于基底w的顶表面的方向上的厚度t或者孔88的在平行于基底w的顶表面的方向上的直径d，可以能够提高薄层14的沉积厚度的均匀性。

在一些实施例中，准直器80的厚度t可以小于基底w与靶60之间的在垂直于基底w的顶表面的方向上的第一距离d1。例如，在第一距离d1在大约55nm与大约65nm之间(优选地，大约60nm)的情况下，准直器80的厚度t可以在大约20nm至大约40nm的范围内。在准直器80与基底w之间的在垂直于基底w的顶表面的方向上的第二距离d2小于大约10nm的情况下，薄层14会具有由孔88导致的缺陷(例如，污点或指纹)。在准直器80与靶60之间的在垂直于基底w的顶表面的方向上的第三距离d3小于大约10nm的情况下，会难以均匀地产生等离子体70和/或源粒子62。另外，在准直器80的厚度t小于大约20nm的情况下，会难以提高源粒子62的轨迹的直线度。

图2是示出使用图1的准直器80形成的薄层14的厚度轮廓16以及不使用准直器80形成的典型的薄层的厚度轮廓18的曲线图。基底w可以具有大约150nm的半径。

参照图2，与典型的薄层的厚度轮廓18相比，当使用准直器80形成薄层14时，薄层14的厚度轮廓16具有小的变化。如厚度轮廓16中所示，薄层14在整个基底w具有相同的厚度(即，不仅在中心区域(0至±60cm)上而且在边缘区域(±60cm至±150cm)上)。相比之下，如厚度轮廓18中所示，典型的薄层在基底的边缘区域(±60cm至±150cm)上比在中心区域(0至±60cm)上厚。

根据示例性实施例，每个孔88包括可具有圆柱形形状的内侧表面，并且包括在顶部和底部处的各个开口，其中，内侧表面具有第一面积，当从垂直于准直器80的顶表面的俯视图看时，每个孔88的每个顶开口具有第二面积。在一些实施例中，每个孔88的顶开口和底开口可以具有彼此相同的面积。

返回参照图1，在孔88形成为具有相同的直径d的情况下，准直器80可以在中心处比在边缘处薄。在该示例性实施例中，孔88中的每个的在准直器80的边缘处的面积比(或面积密度)可以大于在准直器80的中心的面积比。在忽略孔88之间的距离(例如，图4的g)的情况下，通过使准直器80的孔88中的每个的整个内侧表面的表面面积(即，πdt)除以孔88中的每个的平面面积(即，顶开口或底开口的面积)(即，π(d/2)²)，来得出面积比(即，πdt/π(d/2)²＝4t/d)。例如，面积比(即，πdt/π(d/2)²)可以计算为准直器80的顶表面的每单位面积(即，每个顶开口的面积)的孔88中的每个的侧表面的表面面积。

被准直器80吸附或过滤的源粒子62的量可以与面积比(即，πdt/π(d/2)²)成正比。在使用准直器80的情况下，将要沉积在基底w上的源粒子62的沉积速率与面积比(即，πdt/π(d/2)²)成反比。因此，如果面积比(即，πdt/π(d/2)²)增大，则将要沉积在基底w上的源粒子62的沉积速率减小，如果面积比(即，πdt/π(d/2)²)减小，则将要沉积在基底w上的源粒子62的沉积速率增大。可以调节源粒子62的沉积速率，以减小包含在薄层14中的第一元素(例如，sb和te)的升华率的空间变化。源粒子62在基底w的中心区域上的沉积速率可以高于源粒子62在基底w的边缘区域上的沉积速率。可以沉积源粒子62以形成在基底w的边缘区域上比在基底w的中心区域上薄的层。因此，准直器80可以被构造为根据基底w上的沉积位置来调节源粒子62的沉积速率，并从而形成具有均匀厚度的薄层14。

图3示出图1的准直器80的示例。图4示出图3的孔88的示例。

参照图3，准直器80可以包括板82和板82中的孔88。

板82可以包括与图1的腔室10不同的金属材料。例如，板82可以包括圆形钢板。板82可以在平行于基底w的顶表面的方向上具有大约150mm的第一半径r1(例如，其可以为与基底w的半径大约相同的半径)。板82可以包括具有至少两个不同厚度的多个区域。在一些实施例中，板82可以具有相对的边缘区域81以及中心区域83。边缘区域81中的每个可以比中心区域83厚。例如，在边缘区域81在与基底w的顶表面垂直的方向上具有第一厚度t1的情况下，中心区域83可以在与基底w的顶表面垂直的方向上具有小于第一厚度t1的第二厚度t2。在与基底w的顶表面平行的方向上，板82的边缘区域81可以具有大于150mm的第一半径r1，中心区域83可以具有大于80mm的第二半径r2。

参照图3和图4，孔88可以形成为从顶表面到底表面贯穿板82。孔88可以具有六边形蜂窝形状。然而，本公开不限于六边形蜂窝形状。例如，在可选实施例中，孔88可以具有三角形、矩形、五边形、八边形或圆形形状。孔88可以密集地布置在板82中。孔88可以彼此间隔开恒定的距离g。孔88之间的距离g可以小于例如大约1mm。在一些实施例中，孔88可以包括边缘孔84和中心孔86。

边缘孔84可以形成在板82的边缘区域81中。边缘孔84可以在与基底w的顶表面平行的方向上具有第一直径d1。在一些实施例中，第一直径d1可以小于板82的第一厚度t1。例如，第一厚度t1可以为第一直径d1的大约1.2至大约1.4倍。

中心孔86可以形成在板82的中心区域83中。中心孔86可以在与基底w的顶表面平行的方向上具有第二直径d2。在一些实施例中，第二直径d2可以等于第二厚度t2。例如，第二直径d2和第二厚度t2中的每个可以为大约25mm。

当第一直径d1等于第二直径d2时，边缘孔84中的每个的面积比(πd1t1/π(d1/2)²＝4t1/d1)可以等于中心孔86中的每个的面积比(πd2t2/π(d2/2)²＝4t2/d2)的t1/t2倍。

在根据本发明构思的一些实施例的准直器80中，可以调节边缘区域81中的边缘孔84中的每个与中心区域83中的中心孔86中的每个之间的面积比的比率，以允许薄层14形成为均匀的厚度。

图5示出图1的准直器80的示例。

参照图5，准直器80的板82可以在从中心到边缘的方向上具有逐渐增大的厚度。例如，在板82具有平坦的顶表面的情况下，板82可以具有凹进的底表面。在板82的边缘区域和中心区域分别具有第一厚度t1和第二厚度t2的情况下，板82的底表面可以在从边缘到中心的方向上具有倾斜的形状或圆形的形状。在边缘孔84的第一直径d1等于中心孔86的第二直径d2的情况下，边缘孔84中的每个的面积比(即，4t1/d1)可以是中心孔86中的每个的面积比(即，4t2/d2)的t1/t2倍。例如，在边缘区域的第一厚度t1为大约30nm并且中心区域的第二厚度t2为大约25nm的情况下，并且在边缘孔84的第一直径d1等于中心孔86的第二直径d2的情况下，边缘孔84中的每个的面积比(即，4t1/d1)可以是中心孔86中的每个的面积比(即，4t2/d2)的1.2倍。根据另一示例性实施例，在边缘区域的第一厚度t1为大约35nm并且中心区域的第二厚度t2为大约25nm的情况下，并且在边缘孔84的第一直径d1等于中心孔86的第二直径d2的情况下，边缘孔84中的每个的面积比(即，4t1/d1)可以是中心孔86中的每个的面积比(即，4t2/d2)的1.4倍。位于中心孔86与边缘孔84之间的中间孔85中的每个的面积比可以大于中心孔86中的每个的面积比(即，4t2/d2)并且可以小于边缘孔84中的每个的面积比(即，4t1/d1)。

图6示出图1的准直器80的示例。

参照图6，准直器80的板82可以具有恒定的厚度t，孔88可以在从板82的中心朝向边缘的方向上具有减小的直径。例如，边缘孔84的第一直径d1可以小于中心孔86的第二直径d2。边缘孔84的每单位面积的数量可以大于中心孔86的每单位面积的数量。边缘孔84中的每个的面积比(πd1t/π(d1/2)²＝4t/d1)可以是中心孔86中的每个的面积比(πd2t/π(d2/2)²＝4t/d2)的d2/d1倍。

如下面将更详细地描述的，上述制造设备100可以用于制造半导体装置。

图7是示出根据发明构思的一些示例实施例的制造半导体装置的方法的流程图。图8至图16是示出图7的制造方法中的工艺步骤的剖视图。

参照图7，所述制造方法可以用于制造相变存储器装置。在一些实施例中，制造半导体装置的方法可以包括：形成字线(在s10中)；形成第一成型层(在s20中)；形成二极管(在s30中)；形成下电极(在s40中)；形成相变层(在s50中)；形成上电极(在s60中)；以及形成位线(在s70中)。

参照图7和图8，可以在基底w上形成字线102(在s10中)。基底w可以包括硅晶圆。字线102可以包括导电层(例如，掺杂的硅层或金属层)。可以通过将掺杂剂注入基底w中的离子注入工艺形成字线102。在某些实施例中，可以通过(例如，使用pvd或cvd)沉积导电层、执行光刻工艺和执行蚀刻工艺来形成字线102。字线102可以形成在基底w上，以在第一方向(未示出)上延伸。

参照图7和图9，可以在字线102和基底w的一部分上形成第一成型层104(在s20中)。第一成型层104可以由介电材料(例如，氧化硅、氮化硅或氮氧化硅)中的至少一种形成，或者包括介电材料(例如，氧化硅、氮化硅或氮氧化硅)中的至少一种。第一成型层104可以是通过沉积工艺(例如，cvd)形成的介电层。第一成型层104可以具有第一接触孔105。第一接触孔105可以形成为将字线的一部分暴露于外部。可以通过对第一成型层104执行光刻工艺和执行蚀刻工艺来形成第一接触孔105。

参照图7和图10，可以在第一成型层104的第一接触孔105中形成二极管110(在s30中)。二极管110可以形成为填充第一接触孔105的下区域。例如，可以通过沉积多晶硅层并且执行将杂质(例如，硼或砷)注入多晶硅层中的离子注入工艺来形成二极管110。二极管110可以包括第一掺杂区域106和第二掺杂区域108。第一掺杂区域106可以形成在字线102上并在第一接触孔105中。第二掺杂区域108可以形成在第一掺杂区域106上。第一掺杂区域106可以形成为包含与第二掺杂区域108中的杂质不同的杂质。例如，在硼原子用作第一掺杂区域106中的掺杂剂的情况下，砷原子可以用作第二掺杂区域108中的掺杂剂。

参照图7和图11，可以在二极管110上形成下电极112(在s40中)。可以在第一接触孔105的上区域中形成下电极112。可以通过镶嵌工艺来形成下电极112。例如，通过沉积金属层或金属硅化物层并对金属层或金属硅化物层进行抛光来形成下电极112。

参照图7和图12至图14，可以在下电极112上形成相变层116(在s50中)。可以通过镶嵌工艺来形成相变层116。

图17是示出形成相变层116(例如，图7的s50中)的示例的流程图。

参照图17，相变层116的形成(在s50中)可以包括：形成第二成型层(在s52中)；在第二成型层中形成第二接触孔(在s54中)；沉积预备相变层(在s56中)；以及对预备相变层进行抛光(在s58中)。

参照图12和图17，可以在下电极112和第一成型层104上形成第二成型层114(在s52中)。第二成型层114可以由介电材料(例如，氧化硅、氮化硅或氮氧化硅)中的至少一种形成，或者包括介电材料(例如，氧化硅、氮化硅或氮氧化硅)中的至少一种。第二成型层114可以是通过沉积工艺(例如，cvd)形成的介电层。

参照图12和图17，可以蚀刻下电极112上的第二成型层114的一部分以形成第二接触孔115(在s54中)。可以通过对第二成型层114执行光刻工艺并随后执行蚀刻工艺来形成第二接触孔115。

参照图1、图3至图6、图13和图17，可以使用制造设备100在下电极112和第二成型层114上沉积预备相变层116a以填充第二接触孔115(在s56中)。预备相变层116a可以由硫系化合物(例如，包括ge、sb和te)中的至少一种形成，或包括硫系化合物(例如，包括ge、sb和te)中的至少一种。例如，可以使用准直器80通过物理气相沉积方法(例如，溅射方法)形成预备相变层116a。在一些实施例中，准直器80可以设置为具有板82和孔88，这里，孔88可以设置为在从板82的中心朝向边缘的方向上具有增加的面积比。因此，预备相变层116a可以形成为具有均匀的厚度。

图18示出在使用传统方法(未使用图1的准直器80)形成预备相变层116b时在预备相变层116b中形成的空隙缺陷117。

参照图18，典型的预备相变层116b可以具有由第二接触孔115上的悬垂部119形成的空隙缺陷117。在图1的源粒子62的轨迹具有小的直线度的情况下，悬垂部119和空隙缺陷117会形成在第二接触孔115中。此外，在以高沉积速率形成典型的预备相变层116b的情况下，悬垂部119和空隙缺陷117会分别形成第二接触孔115上方和第二接触孔115中。在图1的源粒子62的沉积速率增加的情况下，悬垂部119和空隙缺陷117会形成在典型的预备相变层116b中。

参照图1至图6和图13，准直器80可以允许源粒子62沿着具有大的直线度的轨迹(例如，在基本垂直于基底w的顶表面的方向上)行进，因此，可以能够在第二接触孔115中形成预备相变层116a而不形成悬垂部119和空隙缺陷117。

此外，准直器80可以被构造为补偿或减小包含在预备相变层116a中的第一元素(例如，sb和te)的升华率的空间差异，并且从而允许预备相变层116a在基底w的中心区域和边缘区域上具有均匀的厚度。在某些实施例中，准直器80可以被构造为减小源粒子62的沉积速率，并且从而防止悬垂部119或空隙缺陷117形成在预备相变层116a中。由孔88吸附或过滤的源粒子62的量可以与准直器80的孔88中的每个的面积比成正比。

参照图14和图17，可以对预备相变层116a进行抛光以在第二接触孔115中形成相变层116(在s58中)。可以通过化学机械抛光(cmp)方法对预备相变层116a进行抛光。可以对预备相变层116a进行抛光以暴露基底w的顶表面。

参照图7和图15，可以在相变层116和第二成型层114上形成上电极118(在s60中)。可以通过(例如，使用pvd或cvd)沉积金属层、执行光刻工艺和执行蚀刻工艺来形成上电极118。

参照图7和图16，可以在上电极118上形成位线120(在s70中)。可以通过(例如，使用pvd或cvd)沉积金属层、执行光刻工艺和执行蚀刻工艺来形成位线120。位线120可以形成为在不同于字线102的第一方向的第二方向上延伸。

根据发明构思的一些实施例的制造方法不仅可以用于形成相变层116的上述工艺，而且可以用于其它的通常的溅射工艺。

根据本发明构思的一些实施例，可以使用包括准直器的装置来制造半导体装置。准直器可以包括多个孔，所述多个孔形成为具有在从板的中心朝向边缘的方向上增加的面积比。在准直器用于在基底上形成薄层的情况下，可以能够减小基底的中心区域与边缘区域之间的第一元素的升华率的差异，并且提高薄层的厚度均匀性。

虽然已经具体示出和描述了发明构思的示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中作出形式和细节上的变化。