用于选择性外延硅沟槽填充的方法
【技术领域】
[0001] 本公开内容的实施方式大体涉及处理基板的方法。更具体地，本公开内容的实施 方式涉及在沟槽的底部上沉积外延膜同时抑制所述膜在沟槽侧壁上生长的方法。
【背景技术】
[0002] 在半导体装置形成期间，外延膜可以形成在电介质材料中产生的沟槽的底部处。 在所述外延膜生长期间，所述膜的一部分生长于沟槽侧壁上。沟槽侧壁上的这种膜生长可 导致最终装置中的缺陷。
[0003] 因此，在本领域中持续需要用于抑制外延膜在沟槽侧壁上生长的方法。
【发明内容】
[0004] 本公开内容的实施方式涉及处理方法，所述处理方法包括：将具有至少一个半导 体表面和至少一个电介质表面的基板暴露于表面预处理，从而在所有表面上形成差异化的 革巴表面封端（surface termination)。将所述差异化的祀表面封端暴露于选择性地与至 少一个电介质表面反应的化合物，从而产生用一个或更多个化学保护基团封端的电介质表 面。一个层选择性地外延生长于至少一个半导体表面上。
[0005] 本公开内容另外的实施方式涉及处理方法，所述处理方法包括：将具有至少一个 含硅半导体表面和至少一个电介质表面的基板暴露于表面预处理，从而在所有表面上形成 差异化的靶表面封端。将所述差异化的靶表面封端暴露于实质上仅选择性地与至少一个电 介质表面反应的化合物，从而产生用一个或更多个化学保护基团封端的电介质表面。一个 层实质上仅选择性地外延生长于至少一个含硅半导体表面上。
[0006] 本公开内容进一步的实施方式涉及处理方法，所述处理方法包括将基板放置在处 理腔室中。所述基板上具有至少一个含硅半导体表面和至少一个电介质表面。所述基板包 括形成在至少一个电介质表面中的沟槽，所述沟槽具有在所述电介质表面中的侧壁并且暴 露所述含硅半导体表面的顶表面。所述电介质表面选自由以下物质组成的组：Si02、SiN、 SiCN、SiCNO、SiBN、SiBCN、BN、SiBCNO、SiNO及它们的组合。将所述基板暴露于至少一个表 面预处理以形成差异化的靶表面封端，以使所述至少一个含硅半导体表面的表面封端不同 于所述至少一个电介质表面的表面封端。将所述差异化的靶表面封端暴露于实质上仅选择 性地与至少一个电介质表面反应的化合物，从而产生用一个或更多个化学保护基团封端的 电介质表面。可选地对所述基板进行退火。一个层实质上仅在所述至少一个含硅半导体表 面上选择性地外延生长到阈值厚度，在所述阈值厚度处失去选择性。
【附图说明】
[0007] 可参照实施方式（其中一些实施方式描绘于附图中）来详细地理解本发明的上述 特征结构以及上文简要概述的本公开内容的更具体描述。然而，应注意，附图仅图解本发明 的典型实施方式，且因此不应被视为对本发明范围的限制，因为本发明可允许其他等效的 实施方式。
[0008] 图IA到图ID示出根据本公开内容的一个或更多个实施方式在电介质上具受抑制 的生长的外延工艺的示意图；
[0009] 图2A到图2C示出根据本公开内容的一个或更多个实施方式在电介质上具受抑制 的生长的外延工艺的示意图；和
[0010] 图3示出根据本公开内容的一个或更多个实施方式具有烷基间隔基（spacer)的 双官能团前驱物。
【具体实施方式】
[0011] 本公开内容的实施方式提供用于抑制外延膜在沟槽侧壁上生长的方法。
[0012] 如在本说明书和所附权利要求书中所使用的，术语"基板"和"晶片"可互换使用， 这两个术语都指代在其上执行工艺的表面或表面的一部分。本领域技术人员还将理解的 是，除非上下文另外清楚地指明，否则对基板的提及还可指代基板的仅一部分。
[0013] 参照图1A，本公开内容的广义方面涉及处理方法。处于图IA的情形下的基板10 具有至少一个半导体表面20和至少一个电介质表面30。所述电介质表面30被不出为半导 体表面20顶部上的膜。所述电介质表面30具有顶部31和侧壁32,但是应理解的是，可存 在一个以上侧壁。所述半导体表面20例如可以是硅晶片，或者可以是沉积到基板表面上的 半导体材料。
[0014] 将基板10暴露于表面预处理，因此所述半导体表面20和电介质表面30被暴露于 表面预处理。所述预处理可为以HF为最后步骤（HF-Iast)或类似的工艺，以便确保将所述 电介质表面30的顶表面31和侧壁32实质上均匀地封端。如在本说明书和所附权利要求书 中所使用的，术语"实质上均匀地封端"意指至少约50 %、60%、70 %、80%、90 %或者95 % 的表面是用所述物种封端的。图IB示出用羟基封端的电介质表面30,但是应理解的是能够 使用其他封端基团（例如，胺类）。封端基团的类型取决于多种因素，包括但不限于电介质 表面的组成。
[0015] 将至少一个半导体表面和至少一个电介质表面暴露于表面预处理以形成差异化 的靶表面封端。如在本说明书和所附权利要求书中所使用的，术语"差异化的靶表面封端" 和类似术语意指不同表面上的封端基团是不同的，从而例如电介质表面上的封端不同于半 导体表面上的封端。例如，在预处理之后，至少一个半导体表面的表面封端不同于至少一个 电介质表面的表面封端。
[0016] 表面预处理可为有利于产生差异化的表面封端的化学物种和反应条件的组合。例 如，η-烷基三乙氧基硅烷可用于处理电介质表面但不会实质上影响半导体表面。如在本 说明书和所附权利要求书中所使用的，在该上下文中使用的术语"实质上影响"意指小于 50%、40%、30%、20%、15%、10%、5%、2%或者1%的表面封端与预处理物种反应。
[0017] 随后可将差异化靶表面封端的电介质表面33暴露于与电介质表面33反应的化合 物，从而产生带有一个或更多个化学保护基团的电介质表面34,如在图IC中所示。官能化 的电介质表面34被示出为具有FUNC封端，所述FUNC封端代表化学保护基团。如本领域技 术人员将理解的，这个封端仅仅为一些官能团或者保护基的一般表示，并不意味着任何特 定的化学物种。
[0018] 在一些实施方式中，表面预处理包括将所述表面暴露于第一预处理和不同于所述 第一预处理的第二预处理。第一预处理和第二预处理可形成相同或者不同的表面封端。在 一些实施方式中，所述第一预处理和第二预处理形成不同的靶表面封端。在一个或更多个 实施方式中，所述第二预处理不会实质上改变由第一预处理产生的靶表面封端。如在本说 明书和所附权利要求书中所使用的，在这方面使用的术语"实质上改变"意指存在对由第一 预处理形成的靶表面封端小于约20原子％的改变。
[0019] -旦已经保护好电介质表面34,所述电介质表面34就是对随后的外延工艺不太 有利的基板。外延层40选择性地生长、沉积或者形成于所述半导体表面上。如在本说明书 和所附权利要求书中所使用的，在该上下文中使用的术语"选择性地"意指一个表面比一个 不同的表面更优选地发生表面反应。选择性外延并非意指在电介质表面上没有形成外延， 而是意指外延量实质上小于在不官能化所述电介质表面的情况下本应已经形成的外延量。
[0020] 在一些实施方式中，在至少一个半导体表面上选择性地外延生长一个层可包括在 外延期间提供蚀刻气体。蚀刻气体的引入仅为一种可能并且不应被视为限制本公开内容的 范围。
[0021] 在一个或更多个实施方式中，将所述外延层沉积至阈值