一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法与流程

本发明涉及一种平面纳米线三维坡面阵列生长方法，特别是通过对异质交替叠层进行刻蚀形成坡面纳米引导台阶，从而实现高密度坡面平行纳米线阵列的方法。涉及一种获得高密度三维纳米线沟道阵列的可靠方法，可广泛应用于半导体微纳电子器件，尤其针对大面积电子(平板显示TFT应用)、3D逻辑、柔性/可穿戴电子和场效应生物化学传感器件。

背景技术：

晶硅或相关半导体纳米线(Nanowire)是开发新一代高性能微纳电子逻辑、传感和显示应用的关键构建单元。基于自上而下的电子束直写(EBL)技术制备直径在10～100nm范围的纳米线结构，已经验证各种新型纳米线功能器件的优异特性，但由于其制备成本及其昂贵、产量低等因素，一直以来都难以得到规模化应用。相比之下，通过纳米金属液滴催化的自下而上的自组装(Self-assembly)纳米线生长，可以大批量制备直径在百纳米以下的晶态硅、锗和各种合金半导体纳米线。然而，通常采用的气-液-固(VLS)生长模式所制备的纳米线多为竖直随机阵列，难以直接在目前的平面电子工艺中实现可靠且低成本的定位集成。

为了更好地与平面电子工艺相兼容，并实现定位集成，本申请发明人最早提出了一种平面固液固(IP SLS)生长模式：其中，采用非晶硅作为前驱体，由低熔点金属铟、锡纳米颗粒吸收非晶硅而生长出晶硅纳米线结构。基于此方法，可利用平面衬底上定义的简单的单边台阶作为引导，金属液滴在台阶边缘覆盖的非晶硅吸引下，顺延台阶边缘运动，从而将纳米线生长在台阶边缘，实现平面纳米线的定位、定形生长。然而，基于此前方法，任然需要光刻来定义引导台阶，台阶之间的间距由光刻工艺的精度决定。对于常规光刻技术，在小面积衬底上，光刻精度在～1微米以上，而对于大面积衬底(如尺寸在若干平方米的平板显示应用中)，光刻精度仅能达到2～5微米。由于每个台阶一般只能引导一条纳米线生长，所以所能实现的平面纳米线阵列密度(间距的倒数)受到限制。目前，最高密度只能达到2微米间距，既0.5根纳米沟道/微米的平面密度。对于面向平板显示的纳米线TFT应用，这也就限制了纳米线阵列的单位沟道宽度的电流承载和驱动能力(难以满足新型AMOLED显示所需要的较大驱动电流)。

技术实现要素：
：

针对上述问题：本发明目的是，提出一种利用异质叠层交替多薄膜结构作为基础，通过引导沟道的刻蚀暴露出坡面异质多层结构，利用湿法或者干法气相刻蚀，在坡面上形成间距可控的密排引导纳米台阶。如此，可以将纳米线直接引导到3D坡面上生长，从而制备高密度(间隔可达到百纳米以下)的纳米线沟道。基于此方法，不需要引入昂贵的超高精度光刻技术(如电子束曝光刻蚀EBL)，既能在现有大面积衬底上，在指定的位置和方向，可靠地制备高密度3D坡面纳米线阵列沟道。将纳米线沟道的间距由原来的2微米缩小到至少0.2微米以下，从而实现一个纳米沟道至少一个数量级的提高。

为了实现上述目的，本发明采取以下技术方案：一种利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，步骤包括：1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，利用薄膜淀积技术，在衬底上淀积异质交替的介质薄膜层(尤其是非晶氧化硅SiO2，氮化硅SiNx交替的介质)或非晶半导体薄膜层(如非晶硅、锗交替的薄膜层等)；交替薄膜叠层结构其中包括至少两种(可以是多种)异质交替的多层薄膜结构，每层介质薄膜层或非晶半导体薄膜层厚度在1～1000纳米范围，循环叠层周期可为1～100，相邻的各层之间具有不同的气相或溶液刻蚀速度，以有利于后续刻蚀步骤中形成纳米台阶结构；2)利用光刻、电子束直写或掩模板技术实现所需的平面图案在淀积层上形成，即定义坡面引导沟道台阶位置，利用电感耦合等离子体(ICP)刻蚀或者反应离子体刻蚀(RIE)技术刻蚀整个淀积层(叠层薄膜结构、直到衬底表面)形成刻蚀面；3)随后，针对非晶氧化硅以及氮化硅介质层薄膜、利用含有HF刻蚀或者与非晶半导体薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射工等金属淀积工艺，制备带状的金属(如铟、锡等)催化层，作为纳米线的生长起点位置；在还原性气体(氢气等)等离子体作用下，在高于催化层金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；6)将温度提高到适当温度以上，以使得纳米金属催化颗粒重新融化，并开始在生长时纳米线前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级台阶结构作为引导沟道，获得平行排布生长于(三维坡面)侧壁坡面台阶之上的高密度纳米线阵列；7)剩余非晶前驱体层可通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。

上述1)中以晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底，利用一种或多种薄膜淀积技术，例如化学气相沉积(CVD)，等离子体增强PECVD，原子层淀积(ALD)、热蒸发和各种溅射物理气相沉积(PVD)技术的一种或者多种技术，多层异质薄膜叠层中的薄膜层为不同本征或具有不同掺杂成分的淀积异质交替的多层半导体薄膜(例如：非晶硅、非晶氮化硅、氧化硅、氮氧化硅、氧化铝、非晶硅、非晶锗、非晶锗硅等)。每层薄膜的厚度在1nm～1000nm范围，叠层循环周期可以为1～100范围之内。

2)中利用光刻、电子束刻蚀或者掩模板技术，基于以上异质叠层结构，利用光刻、电子束刻蚀或者掩模板技术，定义引导台阶预定的坡面位置，再用ICP或者RIE刻蚀方法刻蚀整个多层薄膜结构直到衬底表面。刻蚀过程中可使用C4F8、CF4、SF6(或其混合气体)等具有不同陡直特性和表面钝化特性的反应气体进行刻蚀(或者交替循环使用不同刻蚀气氛)，以形成异质叠层的坡面侧壁。根据不同的反应气体配比和交替工艺，可以获得平直陡面或倾斜坡面。

3)中利用溶液湿法(如含有HF、HCl、磷酸等成分的腐蚀剂)或者气相干法刻蚀技术处理以上所形成的坡面，利用相邻异质薄膜之间对刻蚀氛围的不同刻蚀速度，以及叠层本身相互掩盖的影响，在坡面上形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构。利用含有HF(主要针对非晶氧化硅以及氮化硅薄膜)、Cl、磷酸等成分或者与薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所暴露形成的坡面结构进行处理，由于异质叠层相邻各层之间对刻蚀氛围的不同刻蚀响应，以及叠层本身相互掩盖的影响，可在坡面上形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构。例如，利用HF溶液(0.5％～40％)刻蚀SiO2/SiNx叠层，处理时间可以控制在1～100s。

4)中在坡面台阶一端或局部一段，淀积带状金属催化层(宽度可在10nm～1000um，厚度在1～500nm范围内)，作为纳米线的生长起点位置。在还原性气体作用下，在高于金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒。通过控制其处理时间、温度、功率和气压等参数，将坡面上的金属颗粒的直径控制在10～1000nm范围内。通过光刻、电子束刻蚀或者掩模板技术，定义图案并通过热蒸发，CVD，PECVD或者各种PVD技术制备一层在坡面上厚度在1～500nm范围内的金属催化层，例如铟、锡、镓、铋、金、铜、镍、钛、银、铅以及其合金等。然后，在高于金属熔点的温度，利用还原性气体氛围(例如在PECVD中的氢气或氨气等离子体在200～500℃之间)处理金属催化层，使之转变成为分离的纳米颗粒，并通过控制其处理时间、温度(或对于PECVD系统中的等离子体功率和气压等)，在PECVD系统中，处理功率密度为1mW/cm²～10W/cm²之间，气压在1Pa～100Torr之间。

5)中将温度降低到金属催化颗粒熔点以下，即在低于催化金属液滴熔点的温度下，通过PECVD，CVD或者PVD沉积技术，在表面覆盖一层或多层，与所需要生长纳米线成分相对应的，非晶薄膜前驱体层。前驱体层可以为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层，以及异质叠层(如a-Ge/a-Si)结构。在坡面上，每层薄膜覆盖厚度在2～500nm之间。

6)中在真空或者惰性气体保护的环境中，将温度升高到金属熔点(或金属与薄膜前驱体和合金eutectic温度)以上，坡面台阶上的金属颗粒将重新变为液滴，并开始在纳米线生长的前端不断吸收非晶前驱体，而在后端界面淀积出晶态的纳米线结构。由于坡面纳米台阶的引导作用，纳米线将平行生长与坡面台阶之上，生长方向由引导坡面整体走向决定。故而，纳米线的线形可以通过对引导台阶的设计而精确编程设计，既不仅仅是生长简单直线阵列，而是可以生长出可编程的平面线形纳米线结构。同时，相邻纳米线的间距由台阶间隔决定，可利用叠层膜厚精确调控在几纳米到几百纳米之间。通过调节刻蚀条件可控制坡面陡直度，从而获得高密度3D平行坡面纳米线阵列。

7)中，由于坡面生长的纳米线直径大于坡面上剩余非晶薄膜前驱体层，通常直径是薄膜厚度的2～3倍，且在相同的ICP，RIE等刻蚀工艺中，非晶层的刻蚀速率通常高于对晶态纳米线沟道的刻蚀，坡面台阶上的非晶层可被选择性(或牺牲少量晶硅沟道厚度，利用剩余非晶前驱体层可通过氢气等离子体或者相应的ICP、RIE刻蚀工艺)地清除。

本发明的有益效果：1)利用异质交替叠层薄膜结构，仅通过一次光刻+刻蚀工艺，即可在多层异质叠层基础上，利用选择性刻蚀直接形成高密度交替的凹凸或多级坡面台阶。可直接用于引导纳米线在此坡面上平行生长，获得高密度三维坡面纳米线阵列结构；2)通过此方法获得的坡面台阶间隔由异质叠层结构的层厚决定，可以不受平面光刻空间分辨率的限制，实现的台阶间距可为10～500纳米范围，并生长出平行且分离的坡面纳米线阵列结构；3)基于此方法，还可以将纳米线阵列直接引导、生长到垂直侧壁之上，成为三维竖直侧面排布的阵列结构，并为实现新型三维电子器件提供了重要的实现技术基础；4)如此排列的三维坡面或侧壁纳米线阵列构架，可在有限的平面投影面积上生长排布高密度纳米线沟道，从而大幅提高纳米线阵列(作为晶体管器件沟道)的电流负载和驱动能力；5)由于此异质台阶三维引导技术可通过传统薄膜淀积技术得以实现，继承保持了传统薄膜工艺的在大面积工艺特性，可广泛地应用于平板显示TFT，生物传感，柔性可穿戴电子以及相关的新型电子逻辑器件。

本发明解决了平面固液固(IPSLS)台阶引导生长半导体纳米线沟道集成密度不高(及其带来的器件应用中驱动电流受限)的关键问题；采用异质多层薄膜刻蚀坡面上形成的高密度纳米台阶，可以将纳米线的集成密度大幅提高，并且此技术完全兼容大面积薄膜电子器件的基本工艺，不必引入额外的高精度光刻技术。与此同时，由于纳米线可以平行集成定位于三维坡面上，为开拓新一代的三维集成微纳电子器件提供了一种关键的纳米沟道实现技术，并且实现工艺可扩展、低成本，并可以实现可编程的三维纳米线形貌调控生长能力；由于纳米线生长的坡面角度可以通过刻蚀工艺调控，可以获得非常高的沟道电流驱动能力，这对于实现平板显示所需要的高性能薄膜晶体管(TFT)尤为重要。基于此技术，纳米线沟道阵列有望在更小的TFT器件空间内满足实现新型AMOLED显示所需要的驱动电流。这对于建立新一代平面纳米线TFT平板显示技术，既以高世代非晶硅技术为基础实现高性能(迁移率、稳定特性和开口率等)驱动电流，意义尤其重大。另外，此技术还有望帮助实现集成度更高的大面积逻辑电路，开发或优化新一代显示、传感和信息器件应用。

附图说明

图1是本发明提供的一种异质交替叠层台阶引导生长三维坡面纳米线阵列方法的制备流程示意图。1a衬底清洗预处理，1b异质叠层淀积,1c坡面台阶边缘图案定义，1d刻蚀直到衬底表面，1e选择性刻蚀形成多级倾斜坡面台阶，1f蒸发或者溅射淀积催化金属带(如铟、锡等)作为纳米线的生长起点位置，1g通过氢气等等离子体处理，使金属带转变成为分离的金属液滴，1h将温度降低到金属催化颗粒熔点以下覆盖非晶前驱体层，1i提高温度退火，纳米线前端吸收非晶层前驱体后端生长纳米线，顺沿坡面台阶生长。

图2是本发明提供的一种异质交替叠层台阶引导生长三维坡面纳米线阵列方法的坡面台阶引导纳米线生长出的异质交替叠层台阶结构示意图。

图3是本发明提供的一种异质交替叠层台阶引导生长三维坡面纳米线阵列方法的制备的坡面台阶以及硅纳米线生长范例结构。(a)为在异质叠层坡面上所形成的纳米凹凸引导沟道扫描电镜(SEM)侧视图；(b)为在坡面台阶上生长的三维硅纳米线阵列SEM侧视图；(c)-(d)提供相应的高密度坡面台阶引导纳米线阵列SEM俯视图。

具体实施方式

为使本发明的技术方案和优点更加清楚明白，以下结合具体实施范例，并参照附图1和图2图3，对本发明进一步阐述说明。

一种利用异质交替叠层台阶引导生长三维坡面纳米线阵列的方法，步骤包括：1)采用晶硅、玻璃、聚合物或者介质层薄膜覆盖的金属薄膜作为衬底，利用薄膜淀积技术，在衬底上淀积异质交替的介质薄膜层或非晶半导体薄膜层；交替薄膜叠层结构其中包括至少两种异质交替的多层薄膜结构，每层介质薄膜层或非晶半导体薄膜层厚度在1～1000纳米范围，循环叠层周期可为1～100，相邻的各层之间具有不同的气相或溶液刻蚀速度，以有利于后续刻蚀步骤中形成纳米台阶结构；2)利用光刻、电子束直写或掩模板技术实现所需的平面图案在淀积层上形成，即定义坡面引导沟道台阶位置，利用电感耦合等离子体(ICP)刻蚀或者反应离子体刻蚀RIE刻蚀整个淀积层形成刻蚀面；3)随后，针对非晶氧化硅以及氮化硅介质层薄膜、利用含有HF刻蚀或者与非晶半导体薄膜层对应的刻蚀成分的湿法或气相干法刻蚀技术，对所形成的刻蚀面进行刻蚀处理，形成凹凸交替的陡直侧壁台阶或多级倾斜坡面台阶结构；4)在坡面台阶，利用光刻、蒸发或者溅射工等金属淀积工艺，制备带状的铟或锡金属催化层，作为纳米线的生长起点位置；在还原性气体等离子体作用下，在高于催化层金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的金属纳米颗粒；5)将温度降低到金属催化颗粒熔点以下，整个结构表面淀积覆盖与所需生长纳米线相应非晶半导体前驱体薄膜层；6)将温度提高到适当温度以上，以使得纳米金属催化颗粒重新融化，并开始在生长时纳米线前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级台阶结构作为引导沟道，获得平行排布生长于侧壁坡面台阶之上的高密度纳米线阵列；7)剩余非晶前驱体层通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。

如图1所示，一种异质交替叠层台阶引导生长三维坡面纳米线阵列的制备方法，可用于在氧化硅/氮化硅叠层坡面上生长平行硅纳米线结构，其制备过程可包括以下步骤：

1、首先，以晶硅或玻璃作为衬底，利用等离子体增强PECVD交替淀积非晶硅氮化硅/氧化硅薄膜。每层薄膜厚度均为200nm，循环周期为3次；

2、其次，利用光刻技术定义引导台阶(既预定坡面位置)，再用ICP刻蚀方法刻蚀整个多层薄膜结构直到衬底表面。刻蚀过程使用C4F8和SF6混合(1：1)气体，比例可以调节以获得不同的坡面角度；

3、随后，利用4％的HF溶液处理以上坡面(室温6min)，由于相邻异质薄膜之间对刻蚀氛围的不同刻蚀速度，以及叠层本身相互掩盖的影响，在坡面上可形成凹凸交替纳米台阶结构，起伏高度约为100～120nm。例如图3aSEM侧视图所示；

4、利用光刻定位以及热蒸发技术，在坡面台阶一端淀积金属铟催化层(厚度20～60nm)，作为纳米线的生长起点位置。样品装入PECVD腔体，在在250度进行氢气等离子体处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离铟纳米颗粒，直径在200nm左右。

5、将温度降低到100～160度，在PECVD系统中表面覆盖一层非晶硅薄膜(20～100nm)前驱体层；

6、当温度提高到350度，以使得纳米铟颗粒重新融化，并开始在前端吸收非晶硅，而在后端生长淀积出晶态的硅纳米线结构。借助坡面纳米台阶的引导作用，纳米线将平行生长与坡面之上，顺延引导坡面整体走向。如图2示意结构，以及图3b-3d中SEM图像所示；

7、最后，剩余非晶前驱体层可通过氢气等离子体在PECVD腔体中进行选择性刻蚀去除剩余的非晶硅层。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。