一种半导体器件及其制作方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子
目.ο
【背景技术】
[0002]在半导体技术领域中，有些器件需要在一个理想的真空环境中才能正常工作，例如微机电系统(Micro-Electro-Mechanical Systems, MEMS)。
[0003]真空封装是一种采用密封腔体来为MEMS元件提供真空环境的封装技术。它能够在射频、惯性、真空微电子类等MEMS产品芯片周围形成一个真空环境，可以使MEMS器件在高真空环境下工作，并保证其中的微结构具有优良的振动性能(例如各种机械谐振器有高的品质因素)，使其能正常工作，并提高其可靠性。基于晶圆键合工艺的真空封装是将带有微机电结构的基板晶圆与盖板晶圆直接键合，形成一个真空的环境。但是由于在器件的制作过程中产生的气体会不断从器件中释放出来，从而降低真空腔的真空度，影响器件的品质因素(Q_factor)，甚至造成器件不能正常工作。
[0004]目前针对上述问题最常用的解决方法是在盖板晶圆101上镀金属层作为吸气剂102，例如金属Ti，在键合的时候激活Ti来吸收杂质气体103，如图1所示。但这种方式受到Ti自身特性的限制，并不能充分吸收杂质气体，同时也对键合制程提出更高的要求。
[0005]因此，为了解决现有技术中的上述技术问题，有必要提出一种新的制作方法。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了克服目前存在问题，本发明实施例一提出一种半导体器件的制作方法，包括:提供第一晶圆，在所述第一晶圆正面依次形成吸气层和阻挡层；在所述阻挡层上形成电子元件层；提供第二晶圆，所述第二晶圆的背面形成有凹槽；进行键合工艺，以将所述第一晶圆正面和所述第二晶圆背面相结合，形成密闭空腔。
[0008]进一步,所述电子元件为MEMS元件。
[0009]进一步，形成所述电子元件层之前还包括在所述吸气层和所述阻挡层中形成虚拟塞的步骤。
[0010]进一步，所述虚拟塞的形成方法如下:图案化所述吸气层和阻挡层，以形成第一开口和第二开口，所述第一开口和第二开口位于所述电子元件层两侧；在所述阻挡层表面以及所述第一开口和第二开口内沉积形成锗硅层；平坦化所述锗硅层至所述阻挡层表面，以形成第一虚拟塞和第二虚拟塞。
[0011]进一步，所述吸气层的材料选自锆基或钛基合金中的一种或几种。
[0012]进一步,所述吸气层包括TiN。
[0013]进一步，所述阻挡层的材料包括氧化铝。
[0014]进一步，采用原子层沉积法形成所述阻挡层。
[0015]进一步，所述第一晶圆内形成有CMOS器件。
[0016]本发明实施例二提供一种半导体器件，包括:第一晶圆；位于所述第一晶圆之上的第二晶圆；位于所述第一晶圆和第二晶圆之间的密闭空腔；以及依次位于所述第一晶圆表面上的吸气层和阻挡层；位于所述阻挡层上和所述密闭空腔内的电子元件层。
[0017]进一步，还包括形成于所述吸气层和阻挡层内，并位于所述电子元件层两侧和所述密闭空腔内的第一虚拟塞和第二虚拟塞。
[0018]进一步，所述第一虚拟塞和第二虚拟塞材料包括锗硅。
[0019]进一步，所述吸气层的材料选自锆基或钛基合金中的一种或几种。
[0020]进一步,所述吸气层的材料包括TiN。
[0021]进一步，所述阻挡层的材料包括氧化铝。
[0022]进一步，所述第一晶圆内形成有CMOS器件。
[0023]进一步,所述电子元件为MEMS元件。
[0024]本发明实施例三提供一种电子装置，包括权利要求实施例二中任一项所述的半导体器件。
[0025]根据本发明提出的制作方法，在密闭空腔中形成新的防护结构，能使空腔的真空度得到很好的维持，进而提高器件的可靠性。
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0027]附图中:
[0028]图1为现有的半导体器件中真空腔的剖面示意图；
[0029]图2a_2f为根据本发明实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0030]图3为根据本发明实施例一中方法依次实施的步骤的流程图；
[0031]图4为根据本发明实施例二中半导体器件的示意性剖面图；
[0032]图5为根据本发明实施例三电子装置的示意性剖面图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0037]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0038]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0039]实施例一
[0040]下面结合附图2a_2f对本发明的一具体地实施方式做进一步的说明。
[0041]首先，参照图2a,提供第一晶圆201,在所述第一晶圆表面沉积形成吸气层202。
[0042]所述第一晶圆201包括半导体衬底和器件，所述半导体衬底的材料可以是单晶硅，也可以是绝缘体上的硅或者应力硅等其他衬底。所述器件是由若干个金属-氧化物-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路，也可以是其他集成电路领域内常见的半导体器件，例如双极器件或者功率器件等。作为一个实例，所述第一晶圆内形成有CMOS器件。
[0043]在所述第一晶圆表面沉积形成吸气层202,所述吸气层202的材料选自错基或钛基合金中的一种或几种，可选地，所述吸气层的材料可为TiN，但并不限于此，其他具有吸气功能的材料均适用于本发明。当吸气层是TiN时，可以沉积一层TiN或沉积一层Ti并且随后通过氮化作用进行处理。TiN吸气层还可以通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺(诸如溅射)、或原子层沉积(ALD)工艺被沉积。在一个实施例中，TiN层202可以通过溅射沉积形成，厚度为20?500埃。所述吸气层可吸收从CMOS器件中释放出的气体(outgasing)。
[0044]接着，参照图2b，在所述吸气层202上沉积形成阻挡层203。
[0045]所述阻挡层203的材料可为氧化铝，但并不限于此。阻挡层203的形成方法可以为化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺(诸如溅射)、或原子层沉积(ALD)工艺。作为一个实例，采用原子层沉积工艺沉积所述阻挡层氧化铝，厚度范围为10?500埃。
[0046]接着，参照图2c，图案化所述吸气层202和阻挡层203，以形成第一开口 204和第二开口 205。
[0047]首先在所述阻挡层203上形成图案化的掩膜层，例如光刻胶层，或者光刻胶层以及有机抗反射层等形成的叠层，其中所述掩膜层中定义了所述第一开口 204和第二开口205的形状以及关键尺寸，然后以所述掩膜层为掩膜蚀刻所述吸气层202和阻挡层203，形成第一开口 204和第二开口 205。所述第一开口 204和第二开口 205分别位于预形成电子元件层的两侧，并且位于预形成的空腔内。在该步骤中，选用干法或者湿法蚀刻所述吸气层202和阻挡层203，当选用干法蚀刻时，可以选用Cl2等离子体或Cl2和BCl3的组合，在本发明的一