一种半导体器件及其制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子
目.ο
【背景技术】
[0002]随着半导体技术的不断发展，在传感器(mot1n sensor)类产品的市场上,智能手机、集成CMOS和微电子机械系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传感器产品的发展方向是更小的尺寸，高质量的电学性能和更低的损耗。
[0003]微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
[0004]在压力传感器制备过程中，在金属互连的过程中需要形成接触塞，在形成接触塞后接着对金属粘结层进行图案化，但是发现所述在该过程中图案不能很好的转移、传递，发生金属粘结层被去除的现象，由于所述金属粘结层具有特定的颜色，因此在整体观察时发现所述芯片上发生颜色消除现象(discolor)，说明在该过程中金属粘结层的图案化存在问题。
[0005]因此，需要对目前半导体器件的制备方法作进一步的改进，以便消除上述问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0008]步骤S1:提供基底，在所述基底上依次形成有元器件、金属互联结构和介电层；
[0009]步骤S2:图案化所述介电层，以形成开口，露出所述金属互联结构；
[0010]步骤S3:沉积金属粘结层，以部分填充所述开口同时覆盖所述介电层；
[0011]步骤S4:在所述金属粘结层上形成蚀刻停止层，以覆盖所述金属粘结层；
[0012]步骤S5:沉积导电材料层，以填充所述开口并覆盖所述蚀刻停止层；
[0013]步骤S6:回蚀刻所述导电材料层至所述蚀刻停止层，以形成接触塞；
[0014]步骤S7:图案化所述蚀刻停止层和所述金属粘结层，以形成第二开口，露出部分所述介电层。
[0015]可选地，在所述步骤S4中所述蚀刻停止层选用氧化物或氮化物。
[0016]可选地，所述氧化物的厚度为300-400埃；
[0017]所述氮化物的厚度为150-200埃。
[0018]可选地，所述步骤S7包括:
[0019]步骤S71:在所述蚀刻停止层上形成图案化的掩膜层，所述掩膜层中形成有所述第二开口的图案；
[0020]步骤S72:以所述掩膜层为掩膜蚀刻所述蚀刻停止层，以露出所述金属粘结层；
[0021]步骤S73:以所述掩膜层和所述蚀刻停止层为掩膜蚀刻所述金属粘结层，以将图案转移至所述金属粘结层中，形成所述第二开口。
[0022]可选地，在所述步骤S72中蚀刻所述蚀刻停止的气氛包括80_120sccm的CF4,所述蚀刻压力为3-5mtorr，源功率为30_50w，偏执功率为400-600W。
[0023]可选地，在所述步骤S73中蚀刻所述金属粘结层的气氛包括Cl2、HBr和02，其流量分别为 100_150sccm、100_150sccm 和 3_5sccm ；
[0024]所述蚀刻压力为5-15mtorr，源功率为400_600w，偏执功率为50_70w。
[0025]可选地，在所述步骤S6中选用全面蚀刻的方法蚀刻所述导电材料层。
[0026]可选地，在所述步骤S6中蚀刻所述导电材料层的气氛包括Cl2、HBr和02，其流量分别为 100_150sccm、100_150sccm 和 3_5sccm ；
[0027]所述蚀刻压力为5-15mtorr，源功率为400_600w，偏执功率为50_70w。
[0028]可选地,所述金属粘结层选用Ti ；
[0029]所述导电材料层包括SiGe。
[0030]可选地，在所述步骤SI中所述元器件包括CMOS器件以及形成压力传感器的结构单元。
[0031]本发明还提供了一种基于上述的方法制备得到的半导体器件。
[0032]本发明还提供了一种电子装置，包括上述的半导体器件。
[0033]在本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法中在形成金属粘结层之后，在所述金属粘结层之上形成一层蚀刻停止层作为所述金属粘结层的保护层，在后续的工艺中在全面蚀刻形成接触塞的过程中以所述蚀刻停止层作为蚀刻终点，避免了对所述金属粘结层的破坏，确保在后续工艺中能够顺利的实现图案化，以实现半导体器件的功能并提高器件的良率。
【附图说明】
[0034]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0035]图1a-1f为现有技术中所述半导体器件的制备过程剖面示意图；
[0036]图2a_2g为本发明实施例中所述半导体器件的制备过程剖面示意图；
[0037]图3为本发明实施例中所述半导体器件的制备工艺流程图。
【具体实施方式】
[0038]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0039]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0040]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0041]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0042]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0043]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0044]目前半导体器件的制备方法如图1a-1f所示，首先提供基底101，所述基底101中形成有CMOS器件，在