专利名称：一种准全同步高精度快速频率测量装置及测量方法
技术领域：
本发明涉及一种通信技术领域，尤其是涉及一种准全同步高精度快速频率测量装置及测量方法。
背景技术：
现有的常用频率测量法有M法，T法和M/T法。M法是通过测量标准闸门时间内待测信号的脉冲数而计算出待测信号频率的，其精度取决于闸门宽度和待测信号频率。T法是通过测量待测信号的周期并求其倒数而求得其频率的，其测量精度取决于待测信号的周期和计时精度。因此T法与M法的测量精度较低。M/T法是对于低频信号采用测周期法，对于高频信号采用测频法。当待测信号频率较高时，通常选用标准频率信号作为闸门信号，而将待测信号作为填充脉冲，设待测信号的计数值为N，标准频率信号为fs，其周期为Ts，则这种测试方法的频率测量值为fx＝N/Ts，由于待测信号计数存在着±1个的误差，所以测量的准确度为Δfx＝±1/Ts。当待测信号频率较低时，通常选用待测信号作为闸门信号，而将标准频率信号作为填充脉冲，设标准频率信号的计数值为N，标准频率为fs，周期为Ts，则这种测试方法的频率测量值为fx＝1/(N*Ts)，由于标准频率信号计数存在着±1个的误差，所以测量的准确度为Δf＝±fx2/fs。M/T法的主要缺点是由于±1个误差的存在，难以兼顾低频和高频准确度的测量，所以测量精度较低。
除此之外，还有多周期同步测频法和全同步测频法，多周期同步频率法的核心思想是通过闸门信号与被测信号同步，将闸门时间T控制为被测信号周期的整数倍。测量时，当检测到被测信号脉冲上升沿到达时开始打开实际闸门，并开始对标准时钟计数；当实际闸门达到一定宽度后再次检测到被测信号的上升延结束实际闸门，并停止标准频率计数器计数。其原理如下假设被测信号在实际闸门内的计数值为Nx，标准频率计数值为Ns(如图4)，则被测频率的计算公式为fx=NxNsfs---(1)]]>由于实际闸门是被测信号周期的整数倍，因此Nx是精确的。而对标准频率计数值Ns则存在ΔNs(|ΔNs|≤1)的误差，即存在±1的误差，其真实计数值应该是Ns±ΔNs。
则被测频率的实际值为f0=NxNs±ΔNsfs---(2)]]>则多周期同步频率法的相对误差为σ=|f0-fx|f0×100%=|ΔNs|Ns≤1Ns---(3)]]>现中国专利申请号为200510103485.8，
公开日2005年11月15日的中国专利公开了一种快速频率测量系统和方法，其对多周期同步频率法进行了改进，降低了被测频率，提高了标准时钟频率，来提高频率的测量精度。但该方法降低了待测信号的频率，延长了频率测量的时间，且其对测量全程进行高频计数，消耗了较多的系统资源。
全同步测频法的原理当待测信号和标准时钟信号的上升沿同时到来的时刻开启闸门；当闸门达到一定宽度后，开始检测两者的上升沿，同时检测到上升沿之后，关闭闸门。但是硬件电路难以实现。
目前所采用的测频方法存在精度低，存在±1的计数误差；测量速度相对较慢，电路结构复杂和难以实现等缺点。
发明内容
本发明所要解决的技术问题是提供一种测量速度快、精度高、电路结构简单，实现方便的准全同步高精度快速频率测量装置及其测量方法。
本发明解决上述技术问题所采用的技术方案为一种准全同步高精度快速频率测量装置，它包括波形整形电路、晶体振荡器、可编程器件、CPU和显示单元，所述的波形整形电路的输入端与所述的可编程器件输入端连接，所述的晶体振荡器与所述的可编程器件连接，晶体振荡器为可编程器件提供时钟源，所述的可编程器件与所述的CPU连接，CPU用于计算频率值，所述的CPU的输出端与所述的显示电路的输入端连接，显示电路将计算出的结果显示。
所述的可编程包括准全同步法核心测频单元和通信接口，所述的准全同步法核心测频单元的输出端与所述的通信接口的输入端连接，所述的通信接口与所述的CPU连接，所述的波形整形电路的输出端与所述的准全同步法核心测频单元的输入端连接，所述的晶体振荡器与所述的准全同步法核心测频单元连接。
所述的准全同步法核心测频单元包括分频器、锁相环、核心控制器单元、第一计数器、第二计数器、第三计数器，所述的分频器的输出端分别与所述的第二计数器的输入端和所述的核心控制器单元的输入端连接，所述的锁相环的输出端分别与所述的第三计数器的输入端和所述的核心控制器单元的输入端连接，所述的核心控制器单元的输出端分别与所述的第一计数器、所述的第二计数器、所述的第三计数器和所述的通信接口的输入端连接，所述的第一计数器、所述的第二计数器和所述的第三计数器的输出端与所述的通信接口的输入端连接。
一种准全同步高精度快速频率测量方法，包括以下步骤步骤一，分别将第一计数器、第二计数器、第三计数器清零，初始化可编程器件；步骤二，当待测信号fx的上升沿到来时，开启实际闸门和参考闸门，同时启动第一计数器、第二计数器和第三计数器，第一计数器计数待测脉冲fx个数、第二计数器计数标准时钟fs个数，第三计数器计数相位时钟fp个数；步骤三，当遇到标准时钟的第一个上升沿，第三计数器暂停加法计数，并保留当前计数值N1；步骤四，当第二计数器的计数值Ns≥Ns0之后，关闭参考闸门，等待被测信号的上升沿，关闭实际闸门停止第一计数器、第二计数器，分别保持其计数值Nx、Ns。同时第三计数器在原计数值的基础上作减1计数，直至再次标准信号的上升沿为止，停止时其最终计数值为N1-N′2；N1为闸门上升沿和闸门内第1个标准频率上升沿之间的相位时钟的脉冲个数，N′2为实际闸门下降沿和之后第1个标准时钟的脉冲个数；Ns0为标准计数器最低的脉冲计数值；步骤五，将第一计数器、第二计数器、第三计数器的计数值通过通信接口传输给CPU，CPU根据式fx1=NxNs+fs(N1+N2)/fpfs]]>来计算被测信号频率；
步骤六，将最终计算得到的频率在显示模块中显示。
与现有技术相比，本发明的优点在于频率测量速度快，精度高；结构简单，解决了以往硬件电路复杂的缺陷，占用相对较少的资源；使用专用测频芯片，降低仪器成本；可以采用FPGA实现，其处理速度更快，适应高速、实时的测量分析场合，应用广泛，具有极大的现实意义。
图1为本发明的装置图；图2为本发明的可编程器件内部结构图；图3为本发明的准全同步测频法实验波形图；图4为多周期同步测频法实验波形图。
具体实施例方式
以下结合附图实施例对本发明作进一步详细描述。
一种准全同步高精度快速频率测量装置，它包括波形整形电路1、晶体振荡器2、型号为EP2C5T144C8的可编程器件3、型号为LPC2132的CPU4和显示单元5，波形整形电路1的输入端与可编程器件3输入端连接，晶体振荡器2与可编程器件3连接，晶体振荡器2为可编程器件3提供时钟源，可编程器件3与CPU4连接，CPU4用于计算频率值，CPU4的输出端与显示电路5的输入端连接，显示电路5将计算出的结果显示。可编程器件3包括准全同步法核心测频单元和通信接口37，准全同步法核心测频单元的输出端与通信接口37的输入端连接，通信接口37与CPU4连接，波形整形电路1的输出端与准全同步法核心测频单元的输入端连接，晶体振荡器2与准全同步法核心测频单元连接。波形整形电路、晶体振荡器和显示电路采用现有技术。
准全同步法核心测频单元包括分频器31、锁相环32(简称PLL)、核心控制器单元33、第一计数器34、第二计数器35、第三计数器36，分频器31的输出端分别与第二计数器35的输入端和核心控制器单元33的输入端连接，锁相环32的输出端分别与第三计数器35的输入端和核心控制器单元33的输入端连接，核心控制器单元33的输出端分别与第一计数器34、第二计数器35、第三计数器36和通信接口37的输入端连接，第一计数器34、第二计数器35和第三计数器36的输出端与通信接口37的输入端连接。
一种准全同步高精度快速频率测量方法，其特征在于，包括以下步骤步骤一，分别将第一计数器、第二计数器、第三计数器清零，初始化可编程器件；步骤二，当待测信号fx的上升沿到来时，开启实际闸门和参考闸门，同时启动第一计数器、第二计数器和第三计数器，第一计数器计数待测脉冲fx个数、第二计数器计数标准时钟fS的个数，第三计数器计数相位时钟fp个数；步骤三，当遇到标准时钟的第一个上升沿，第三计数器暂停加法计数，并保留当前计数值N1；步骤四，当第二计数器的计数值Ns≥Ns0之后，关闭参考闸门，等待被测信号的上升沿，关闭实际闸门停止第一计数器、第二计数器，分别保持其计数值Nx、Ns。同时第三计数器在原计数值的基础上作减1计数，直至再次标准信号的上升沿为止，停止时其最终计数值为N1-N2；N1为闸门上升沿和闸门内第1个标准频率上升沿之间的相位时钟的脉冲个数，N2为实际闸门下降沿和之后第1个标准时钟的脉冲个数；步骤五，将第一计数器、第二计数器、第三计数器的计数值通过通信接口传输给CPU，CPU根据式fx1=NxNs+fs(N1+N2)/fpfs]]>来计算被测信号频率；步骤六，将最终计算得到的频率在显示模块中显示。
本发明的原理如下如图3使用一个相位检测器计算闸门和标准频率相位差。采用一个相位计数器来计数闸门上升沿和闸门内第1个标准频率上升沿之间的相位时钟的脉冲个数N1，实际闸门下降沿和之后第1个标准时钟的脉冲个数N′2。
设相位时钟的频率为fp，则标准时钟在闸门信号内的真实计数误差为ΔNs=fsfp(N1±1)+fsfp(N2±1)---(4)]]>令ΔNs′=±2fsfp]]>则有ΔNs=fsfp(N1+N2)+ΔNs′]]>
待测信号的实际频率为f1=NxNs+fs(N1+N2)/fp+ΔNs′fs---(5)]]>其测量值为f2=NxNs+fs(N1+N2)/fpfs---(6)]]>相对误差σ′=|f1-f2|f1×100%=|ΔNs′|Ns≤2fsfp1Ns]]>(7)由公式(7)可以看出，可以通过减小 提高测量精度。
在fs＝1MHz，fp＝200MHz，Ns0＝1000测量条件下准全同步法的最大测量误差为1×10-5。而在相同条件下多周期同步法的测量误差为1×10-3。因此，本发明可广泛应用于测量领域，特别是频率的高精度测量领域。
权利要求
1.一种准全同步高精度快速频率测量装置，其特征在于它包括波形整形电路、晶体振荡器、可编程器件、CPU和显示单元，所述的波形整形电路的输入端与所述的可编程器件输入端连接，所述的晶体振荡器与所述的可编程器件连接，晶体振荡器为可编程器件提供时钟源，所述的可编程器件与所述的CPU连接，CPU用于计算频率值，所述的CPU的输出端与所述的显示电路的输入端连接，显示电路将计算出的结果显示。
2.根据权利要求1所述的一种准全同步高精度快速频率测量装置，其特征在于所述的可编程器件包括准全同步法核心测频单元和通信接口，所述的准全同步法核心测频单元的输出端与所述的通信接口的输入端连接，所述的通信接口与所述的CPU连接，所述的波形整形电路的输出端与所述的准全同步法核心测频单元的输入端连接，所述的晶体振荡器与所述的准全同步法核心测频单元连接。
3.根据权利要求1所述的一种准全同步高精度快速频率测量装置，其特征在于所述的准全同步法核心测频单元包括分频器、锁相环、核心控制器单元、第一计数器、第二计数器、第三计数器，所述的分频器的输出端分别与所述的第二计数器的输入端和所述的核心控制器单元的输入端连接，所述的锁相环的输出端分别与所述的第三计数器的输入端和所述的核心控制器单元的输入端连接，所述的核心控制器单元的输出端分别与所述的第一计数器、所述的第二计数器、所述的第三计数器和所述的通信接口的输入端连接，所述的第一计数器、所述的第二计数器和所述的第三计数器的输出端与所述的通信接口的输入端连接。
4.一种准全同步高精度快速频率测量方法，其特征在于，包括以下步骤步骤一，分别将第一计数器、第二计数器、第三计数器清零，初始化可编程器件；步骤二，当待测信号fx的上升沿到来时，开启实际闸门和参考闸门，同时启动第一计数器、第二计数器和第三计数器，第一计数器计数待测脉冲fx个数、第二计数器计数标准时钟fs个数，第三计数器计数相位时钟fp个数；步骤三，当遇到标准时钟的第一个上升沿，第三计数器暂停加法计数，并保留当前计数值N1；步骤四，当第二计数器的计数值Ns≤Ns0之后，关闭参考闸门，等待被测信号的上升沿，关闭实际闸门停止第一计数器、第二计数器，分别保持其计数值Nx、Ns。同时第三计数器在原计数值的基础上作减1计数，直至再次标准信号的上升沿为止，停止时其最终计数值为N1-N2′；N1为闸门上升沿和闸门内第1个标准频率上升沿之间的相位时钟的脉冲个数，N2′为实际闸门下降沿和之后第1个标准时钟的脉冲个数；步骤五，将第一计数器、第二计数器、第三计数器的计数值通过通信接口传输给CPU，CPU根据式fx1=NxNs+fs(N1+N2)/fpfs]]>来计算被测信号频率；步骤六，将最终计算得到的频率在显示模块中显示。
全文摘要
本发明公开了一种准全同步高精度快速频率测量装置及其测量方法，它包括波形整形电路、晶体振荡器、可编程器件、CPU和显示单元，波形整形电路的输入端与可编程器件输入端连接，晶体振荡器与可编程器件连接，晶体振荡器为可编程器件提供时钟源，可编程器件与CPU连接，CPU用于计算频率值，CPU的输出端与显示电路的输入端连接，显示电路将计算出的结果显示，其是通过测量待测信号与标准时钟的相位差来提高测量精度，其优点是频率测量速度快，精度高；结构简单，解决了以往硬件电路复杂的缺陷，占用相对较少的资源；使用专用测频芯片，降低仪器成本；可以采用FPGA实现。
文档编号G01R23/00GK101026781SQ20071006685
公开日2007年8月29日 申请日期2007年1月23日 优先权日2007年1月23日
发明者李宏, 邵杨帆, 左富强, 贾丹丹 申请人:宁波大学