专利名称：互连线有源器件测试结构及方法
技术领域：
本发明涉及半导体制造领域，尤其涉及互连线有源器件测试结构及方法。
背景技术：
集成电路芯片主要由其内集成的晶体管等有源器件结构及连接各有源器件结构 的互连线结构构成，为获得良好质量和性能的集成电路芯片，通常需对互连线结构及有源 器件结构进行测试。目前对互连线结构和有源器件结构的测试过程为首先制造测试芯片，所述测试 芯片通常包含互连线结构和有源器件结构，所述测试结构均连接有各自的测试端(Pad)； 在制造出测试芯片后，使用相应Pad对互连线结构和/或有源器件结构进行测试。图IA为现有测试芯片中互连线测试结构的结构示意图，参照该图，互连线结构10 连接有互连线Pad 100，基于互连线Pad 100可以测试互连线结构10的电阻电容等性质。图IB为现有测试芯片中有源器件测试结构的结构示意图，参照该图，有源器件结 构11连接有有源器件Padlio，基于有源器件Pad 110可以测试有源器件结构11的性质。上述测试方案虽然得到广泛应用，但是由于需要的Pad数目较多，因此Pad占用面 积较大，导致测试芯片面积较大，测试成本也较高。
发明内容
本发明提供互连线有源器件测试结构及方法，以减少测试端数量，降低测试成本。本发明提出了互连线有源器件测试结构，包括互连线结构及有源器件结构，所述 互连线结构中的互连线和有源器件结构至少共用一个测试端；以及共用测试端的互连线未 处于回路中。本发明还提出了互连线有源器件测试方法，包括步骤制作包含互连线有源器件 测试结构的测试芯片，其中所述测试结构包含互连线结构及有源器件结构，所述互连线结 构中的互连线及有源器件结构至少共用一个测试端；以及共用测试端的互连线未处于回路 中；以及基于相应测试端，对互连线结构和/或有源器件结构进行测试。由于本发明提出的互连线有源器件测试结构中互连线结构的互连线和有源器件 结构至少共用一个测试端，因此与现有测试互连线结构和测试有源器件结构各自采用各自 的测试端相比，在测试互连线结构及有源器件结构时就减少了所需要测试端的数量，且由 于测试端在测试结构中所占用的面积较大，测试端数目增加会导致测试成本的极大增加， 因此本发明提出的方案由于实现了测试端数目的减少，因此测试成本大大降低。此外本发 明实施例提出的测试方法是基于所述共用测试端的测试结构实现的，因此该方法也极大的 降低了测试成本。
图IA为现有测试芯片中互连线测试结构的结构示意图IB为现有测试芯片中有源器件测试结构的结构示意图；图2为本发明实施例中互连线有源器件测试结构的结构示意图；图3为本发明第一实施例中测试结构的结构示意图；图4为本发明第二实施例中测试结构的结构示意图；图5为本发明实施例提出的互连线有源器件测试方法流程图。
具体实施例方式在现有方案中，由于在测试互连线结构和有源器件结构时，分别采用各自的pad 来进行测试，因此所需要的pad数目繁多，使得测试结构的面积较大，测试成本较高，针对 该问题，本发明实施例提出如果能够将互连线结构的pad和有源器件结构的pad共用，则可 以减少pad数量，从而减少测试结构的面积，降低测试成本。基于上述设计思路，本发明实施例提出下述互连线有源器件测试结构及方法，可 以对互连线结构和有源器件结构均进行测试，且能够降低测试成本。参见图2，为本发明实施例中互连线有源器件测试结构的结构示意图，结合该图， 本发明实施例提供的该测试结构20包括互连线结构21及有源器件结构22，其中所述互连线结构21的互连线及有源器件 结构22至少共用一个pad 23。所述互连线结构21可以是多种结构，为避免有源器件结构22在测试互连线结构 21时对互连线结构21的测试结果产生影响，互连线结构中互连线210应该未处于回路中， 如果互连线210处于回路中，均可能会对测试结果产生影响。较佳的，为进一步避免对测试结果的影响，一根互连线只与一个有源器件共用 pad，但这是可选的，例如在有两个或更多个有源器件共用pad的情况下，一根互连线可以 连接至该pad，作为与所述两个或更多个有源器件共用的pad，此时，测试结果的影响也几 乎可以忽略，即一根互连线就能与多个有源器件共用pad，所以本发明实施例提出一根互连 线较佳的只与一个有源器件共用pad，但也可以与多个有源器件共用pad。下面以互连线结构由一条蜿蜒曲线和两条梳状线组成，有源器件为金属氧化物半 导体场效应管(MOS，Metal Oxide Semiconductor)为例，来对上述方案进行详细阐述，但在 互连线结构是其它结构的互连线结构和/或有源器件结构也是其它种类例如二极管等时， 上述方案也可以实施。参照图3，为本发明第一实施例中测试结构的结构示意图，结合该图，该测试结构 30包括互连线结构31，该互连线结构31由第一梳状线310、第二梳妆线311及蜿蜒曲线 312构成，其中蜿蜒曲线312两端各自连接有两个pad，分别为第一 pad 1、第二 pad 2、第三 pad 4及第四pad 5，第一 pad 1和第二 pad 2连接在蜿蜒曲线312的同一端，第三pad 4 和第四pad 5连接在蜿蜒曲线312的另外一端；以及第一梳状线310与第二梳状线311采 用通孔连接，且连接有第三pad 3。MOS管32，该MOS管32的源极S连接有第六pad 6，衬底连接有第七pad7，漏端D 连接有第八pad 8，栅极G与互连线结构31共用第五pad 5。该实施例的测试结构30中是将互连线结构31的第五pad 5与MOS管32共用，以及共用第五pad 5的蜿蜒曲线312没有连接其它有源器件结构，且蜿蜒曲线312未处于回 路中，以防止在进行测试时连接的其它有源器件对测试结果产生影响。此外可以选择蜿蜒曲线312连接的其它三个pad中的一个pad作为共用pad，蜿蜒 曲线312连接的其它三个pad包括第一 pad 1、第二 pad2及第四pad 4，但由于第一 pad 1、 第二 pad 2、第四pad 4及第五pad 5均与蜿蜒曲线312连接，因此只能选择其中一个pad 作为共用pad，其它三个pad就需要悬空。另外上述实施例中互连线结构31的蜿蜒曲线312与MOS管32共用pad，实际也可 以是梳状线连接的第三pad 3作为共用pad，该第三pad 3既可以与MOS管32共用，也可以 与其它有源器件共用。上述实施例中，MOS管32栅极G连接的pad作为共用pad，实际也可以是其它三端 例如源端S、漏端D和衬底B中的任意一端作为共用pad，不过由于栅极G具有高输入阻抗， 几乎能够避免测试时互连线结构31的影响，因此较佳的通常选用栅极G共用pad。上述实施例中MOS管32只是与互连线结构31的蜿蜒曲线312共用pad，实际上 MOS管32还可以同时与其它互连线结构中的互连线共用pad，只是需要选择MOS管32的其 它还没有公用pad的连接端来与所述其它互连结构中的互连线共用pad。此外如果需要测试多个有源器件结构和多个互连线结构，则可以根据上述实施例 自主确定共用方式，下面以两个MOS管和两个互连线结构共用pad为例来阐述用于测试多 个有源器件结构和多个互连线结构的测试结构，但除了下述实施例给出的共用结构外，还 可以有多种结构，因此不应当以下面实施例给出的共用结构作为本发明的限制。参见图4，为本发明第二实施例中的测试结构示意图，结合该图，该测试结构40包 括第一 MOS管41、第二 MOS管42、第一互连线结构43和第二互连线结构44。其中第一 MOS 管41包括第一源端Si、第一漏端D1、第一栅极Gl及第一衬底Bl ；第二 MOS管42包括第二 源端S2、第二漏端D2、第二栅极G2及第二衬底B2 ；本实施例中第一源端Sl和第二源端S2 共用源pad 46，第一漏端Dl与第二漏端D2共用漏pad 48，第一衬底Bl和第二衬底B2共 用体pad 47 ；第一 MOS管41和第一互连线结构43共用pad，第二 MOS管与第二互连线结构44 共用pad，其共用方式例如选择哪一个pad来共用等可以有多种选择，参照上述实施例可以 获知，此处不再赘述。本实施例是以MOS管之间共用pad，互连线结构与MOS管再分别共用pad的方式来 实现多个MOS管和多个互连线结构之间的pad共用，实际上也可以是MOS管与互连线结构 共用pad，互连线结构又与其它MOS管共用pad，其它MOS管再与其它互连线结构共用pad 的方式来实现多个MOS管和多个互连线结构之间的pad共用。本发明实施例提出的测试结构中由于互连线结构和有源器件结构共用pad，因此 能够减少pad数量，从而减少测试结构面积，降低测试成本。本发明实施例还给出多个实施例以阐述互连线结构和有源器件共用pad的多个 方案，所述多个方案由于能够增加共用pad的数量，因此能够进一步减少所需的pad总数 量，进一步减少了测试结构面积，降低了测试成本。本发明实施例给出的测试结构中一根互连线只能和一个有源器件共用pad，且该 互连线不能处于回路中，因此极大程度上避免了在测试互连线时，有源器件对互连线测试结果的影响，也避免了在测试有源器件时，互连线对有源器件测试结果的影响，提高了测试 准确度。本发明实施例还给出了互连线有源器件测试方法，以降低测试成本。图5为本发明实施例提出的互连线有源器件测试方法流程图，结合该图，该方法 包括步骤步骤a，制作包含互连线有源器件测试结构的测试芯片，其中所述测试结构包含互 连线结构及有源器件结构，所述互连线结构及有源器件结构至少共用一个pad ；以及共用 pad的互连线未处于回路中；较佳的，所述互连线结构中一根互连线只能与一个有源器件 共用pad。步骤b，基于相应pad，对互连线结构和/或有源器件结构进行测试。由于本发明实施例在进行测试时共用互连线结构和有源器件结构的pad，因此减 少了测试互连线结构和有源器件结构的pad数目，从而降低了测试成本。步骤a中互连线结构和有源器件共用pad的方式有多种，可参照上述结构实施例 共用pad的方案，此处不进行详细阐述。对于步骤b，可以只测试互连线结构的性质，也可以只测试有源器件的性质，还可 以将两者的性质都进行测试。下面以测试图3中互连线有源器件结构为例，给出步骤b的一种具体实施过程以 利于理解步骤b，但不应当对步骤b进行限制首先可以采用第一 pad 1、第二 pad 2、第四 pad 4及第五pad 5来测试互连线结构31中蜿蜒曲线312的电阻；选用第三pad 3和上述 四个pad中任意一个pad来测试互连线结构31中的电容；然后可以采用第五pad 5、第六 pad 6、第七pad 7及第八pad 8来测试MOs管32的特性。本发明实施例提出的方案还可以用于测试多个互连线结构和多个有源器件的情 况，参照上述测试方案结合图4容易推出。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种互连线有源器件测试结构，包括互连线结构及有源器件结构，其特征在于，所述互连线结构的互连线和有源器件结构至少共用一个测试端；且共用测试端的互连线未处于回路中。
2.如权利要求1所述的测试结构，其特征在于，所述互连线结构中一根互连线只能与 一个有源器件结构共用测试端。
3.如权利要求1所述的测试结构，其特征在于，一个有源器件结构与一根互连线共用 测试端。
4.如权利要求1所述的测试结构，其特征在于，一个有源器件结构与至少两根互连线 共用测试端。
5.如权利要求1所述的测试结构，其特征在于，所述有源器件为金属氧化物半导体晶体管或二极管。
6.如权利要求5所述的测试结构，其特征在于，所述晶体管的源极、漏极、栅极及衬底 的四个连接端中，各个连接端均与互连线共用测试端。
7.如权利要求5所述的测试结构，其特征在于，所述晶体管的源极、漏极、栅极及衬底 四个连接端中，有部分连接端与互连线共用测试端。
8.一种互连线有源器件测试方法，包括制作包含互连线有源器件测试结构的测试芯片，其中所述测试结构包含互连线结构及 有源器件结构，所述互连线结构及有源器件结构至少共用一个测试端；以及共用测试端的 互连线未处于回路中；以及基于相应测试端，对互连线结构和/或有源器件结构进行测试。
9.如权利要求8所述的方法，其特征在于，所述互连线结构中一根互连线只能与一个 有源器件共用测试端。
10.如权利要求8所述的方法，其特征在于，一个有源器件与一根互连线共用测试端。
全文摘要
本发明提供互连线有源器件测试结构及方法，以减少测试端数量，降低测试成本；该测试结构，包括互连线结构及有源器件结构，所述互连线结构中的互连线和有源器件结构至少共用一个测试端，且共用测试端的互连线未处于回路中。
文档编号G01R31/27GK101995523SQ20091005776
公开日2011年3月30日 申请日期2009年8月19日 优先权日2009年8月19日
发明者秦晓静, 程玉华 申请人:上海北京大学微电子研究院