光电转换装置以及射线成像装置的制作方法

专利名称：光电转换装置以及射线成像装置的制作方法
技术领域：
本公开涉及一种光电转换装置以及一种射线成像装置，特别涉及这样的射线成像 装置或射线读取装置，其将以α射线、β射线、Y射线和X射线为代表的放射线用波长 变换构件进行波长变换成在光电转换装置的敏感区间的放射线，从而基于该放射线读取信 肩、ο
背景技术：
在光电转换装置和射线成像装置中，由光电转换部基于输入信息通过光电转换产 生的电荷转移至外部电容器，通过外部电容器，电荷转换为信号电压。通过以这种方式将电 荷从光电转换部自身的电容转移至外部电容器，以将电荷转换为信号电压，可获得较高的 信噪比。顺便提及，在采用多个像素彼此以并列关系排列的构造中，用于从像素读出信号 的信号线的配线长度随着像素数量增多而变得很大，从而有时形成寄生电容。例如，假设将 均具有200 μ mX 200 μ m尺寸的大量像素排列成垂直方向2000像素X水平方向2000像素 的矩阵，以产生具有与X射线胶片相同尺寸例如40CmX40Cm的区域传感器。在区域传感器与X射线胶片具有相同尺寸的情形，源区和用于电荷转移的晶体管 的栅电极的重叠形成电容。因为形成了与像素数量相同数量的重叠，因此即使每处的重叠 电容(叠加电容)Cgs约为0. 05pF，在一条信号线上也会形成0. 05pFX2,000 = IOOpF的电 容。光电转换部自身的电容Cs即传感器电容约为lpF，用Vl表示像素中生成的信号电 压，则信号线的输出电压VO为VO = {Cs/ (Cs+Cgs X 1000)丨 X Vl输出电压变为约1/100。换言之，在配置了具有大面积的区域传感器的情形，输出 电压急剧下降。进一步地，为了在上述情形中进行动态图像的读取，需要每秒读取30幅以上图像 的灵敏度和高速操作性能。特别地，在医疗中，要求在包含X射线诊断的非破坏性检查中将 照射的X射线的剂量最小化，并要求进一步提高灵敏度使得信号电荷量可增至100至400 倍。另一方面，为各像素设置源极跟随器电路的光电转换装置已被公开，例如在日本 专利特开平11-307756 (特别参考第0040至0044段和附图7，下文中称为专利文献1)中。 源极跟随器电路包括其栅极接收光电转换部生成的信号电荷，以读出与信号电荷相应的信 号电压至信号线的场效应晶体管。源极跟随器电路使得在信号线上形成的电容较高的情形
5也能够高速读出信号。现有技术中的像素结构的例子如图10所示。参考图10，示出的像素100包括驱动 装置部，驱动装置部包括具有底栅结构的晶体管101和PIN(Positive Intrinsic Negative Diode 正本征负二极管)光电二极管102。PIN光电二极管102具有η型半导体层103、i 型半导体层104以及ρ型半导体层105顺次层叠并图案化为基本上相同的形状的结构。i 型半导体层104例如由厚度约Ιμπι的非晶硅形成。专利文献1中公开的光电转换装置构成为η型半导体层103和ρ型半导体层105 具有基本上相同的形状。因此，将厚度至多约IymWi型半导体层104夹于其间的半导体 层103和105的边缘部分彼此非常接近。从而，容易在η型半导体层103和ρ型半导体层 105的边缘之间、在它们与层间绝缘膜106的界面上产生漏电流。现有技术中的光电转换装置的问题在于，产生漏电流的光电转换器件例如PIN光 电二极管102无法正常地累积光电转换电荷，光电转换器件成为缺陷器件。即使光电转换 器件未成为缺陷器件，如果有微弱的漏电流流动，漏电流也会成为器件特性偏差的因素。因 此，无法实现与入射光或入射能量相应的精确的光电转换或图像拾取。因此，期望提供一种光电转换装置，可抑制光电转换器件中相反导电类型的半导 体层的边缘之间的漏电流，以及一种使用了这种光电转换装置的射线成像装置。

发明内容
根据本发明的一实施方式，提供了一种光电二极管，包括具有第一导电类型的第一半导体层；具有与第一半导体层的第一导电类型相反的第二导电类型的第二半导体层；以及位于第一半导体层和第二半导体层之间的第三半导体层，其中，第一半导体层的边缘位于相对于第二半导体层的边缘的内侧。一种光电转换装置，包括像素阵列部，包括多个均具有光电二极管的单位像素，光电二极管包括具有第一导电类型的第一半导体层；具有与第一半导体层的第一导电类型相反的第二导电类型的第二半导体层；以及位于第一半导体层和第二半导体层之间的第三半导体层，其中，第一半导体层的边缘位于相对于第二半导体层的边缘的内侧。一种射线成像装置，包括波长变换构件，用于对放射线进行波长变换；以及光电转换装置，配置为从波长变换构件接收变换后的放射线，光电转换装置包括 像素阵列部，像素阵列部包括多个均具有光电二极管的单位像素，光电二极管包括具有第一导电类型的第一半导体层；具有与第一半导体层的第一导电类型相反的第二导电类型的第二半导体层；以及位于第一半导体层和第二半导体层之间的第三半导体层，其中，第一半导体层的边缘位于相对于第二半导体层的边缘的内侧。在光电转换装置和射线成像装置中，第一半导体层经面积小于第三半导体层的、 形成在绝缘层中的接触孔来接触第三半导体层。进一步地，相对于第二半导体层的边缘，第一半导体层的与第三半导体层接触的边缘设置在内侧。从而，第一半导体层和第二半导体 层的边缘之间的距离变得比第一和第二半导体层形成为基本上相同形状的这一情形更大。 因此，与第一和第二半导体层形成为基本上相同形状的这一情形相比，可抑制在第一和第 二半导体层的边缘之间的、与绝缘膜的界面上生成的漏电流。总之，使用上述光电转换装置和射线成像装置，可抑制相反的导电类型的半导体 层的边缘之间的漏电流的生成。从而，可避免出现器件缺陷，可实现与入射光或入射能量相 应的精确的光电转换。结合附图(相同的部分或元件用相同的参考符号标注)，根据以下描述和所附权 利要求书，上述以及其它特征将是显而易见的。更多的特征和优点描述于此，并且根据以下的详细描述和附图将是显而易见的。


图1为示意性示出一实施方式中的光电转换装置的系统构造的框图；图2为示出单位像素的电路构造实例的电路图；图3为示出由光电转换装置和波长变换构件的组合配置成的射线成像装置的示 意图；图4为示出根据第一实施例的像素结构的局部截面图；图5为说明对于复位操作后的残像，ρ侧提取电流和η侧提取电流相对于时间的 变化方式的曲线图；图6为示出光阻挡层设置在相邻单位像素之间的像素结构的局部截面图；图7为说明光阻挡层的光阻挡宽度和串扰电压之间关系的曲线图；图8为示出将本实施例应用至ρ型半导体层和i型半导体层彼此直接接触的器件 结构的像素结构的局部截面图；图9为示出根据第二实施例的像素结构的局部截面图；图10为示出现有技术中像素结构的截面图。
具体实施例方式以下，参考附图详细描述实施方式。以下述顺序描述1.应用本发明实施方式的光电转换装置2.实施方式的特征2-1.实施例1 (未采用像素分离结构的实施例)2-2.实施例2 (采用像素分离结构的实施例)3.变形例1.应用本发明实施方式的光电转换装置系统构造图1简要示出本实施方式的光电转换装置的系统构造。参考图1，示出的光电转换装置10包括形成在绝缘衬底(下文中有时简称为衬 底)11例如玻璃衬底上的像素阵列部12以及同像素阵列部12 —样集成在衬底11上的外 围电路部。本实施方式中，作为外围电路部，例如设置有行扫描部或垂直驱动部13、水平选择部14、列扫描部或水平驱动部15以及系统控制部16。包括用于生成具有与入射光的光量相应的电荷量的光电荷并将所生成的光电荷 蓄积于其内的光电转换部或光电转换器件的单位像素(下文中有时简称为像素)以矩阵形 式(即，以行和列的形式)二维地设置在像素阵列部12中。像素单元的具体配置在下文中 描述。另外，在像素阵列部12中，对于排列为行和列的像素阵列，为各像素行沿行方向 (即沿像素行中的像素的排列方向)布线像素驱动线17，为各像素列沿列方向(即沿像素 列中的像素的排列方向)布线垂直信号线18。像素驱动线17传输用于进行驱动以从像素 中读出信号的驱动信号。图1中，虽然像素驱动线17表示为一根配线，但是这样的像素驱 动线的数量不限于一根。像素驱动线17的一端连接至与行扫描部13的各行相应的输出端 子。行扫描部13配置有移位寄存器、地址解码器等，作为用于以行为单位驱动像素阵 列部12的像素的像素驱动部。行扫描部13选择扫描的像素行的各单位像素输出的信号通 过与该单位像素相应的垂直信号线18提供给水平选择部14。水平选择部14配置有为各垂 直信号线18设置的放大器、水平选择开关等。列扫描部15配置有移位寄存器、地址解码器等，顺次扫描并驱动水平选择部14的 水平选择开关。通过列扫描部15的选择扫描，通过垂直信号线18传输的像素信号被顺次 输出至水平信号线19，并通过水平信号线19传输至衬底11的外部。注意，包括水平选择部14、列扫描部15和水平信号线19的电路部由形成在绝缘衬 底11例如玻璃衬底上的电路和/或外部控制IC配置而成。系统控制部16接收从衬底11的外部提供的时钟信号、操作模式的指令数据等，并 输出例如本光电转换装置10的内部信息等数据。进一步地，系统控制部16包括用于生成 各种定时信号的定时发生器，并基于由定时发生器生成的各种定时信号执行对外围电路部 例如行扫描部13、水平选择部14和列扫描部15的驱动控制。像素构造图2示出单位像素20的电路构造的实施例。参考图2，示出的单位像素20包括 光电转换器件21、复位晶体管22、读出用晶体管23以及行选择晶体管24。在单位像素20 中，例如，为各像素行配置作为像素驱动线17的两根配线(具体为一根行选择线171和一 根复位控制线172)。此处，使用N沟道型场效应晶体管作为复位晶体管22、读出用晶体管23和行选择 晶体管24。然而，复位晶体管22、读出用晶体管23和行选择晶体管24的导电类型的该组 合仅为示例。光电转换器件21例如为PIN(正本征负二极管)光电二极管，通过施加例如约3V 至IOV的标准电势Vxref至负极，光电转换器件21生成与入射光的光量相应的电荷量的信 号电荷。光电转换器件21的正极连接至累积节点N。累积节点N处存在电容元件25，光电 转换器件21生成的信号电荷累积于累积节点N内。复位晶体管22连接在对其提供参考电势Vref的端子26和累积节点N之间，在响 应幅度例如为一 5V至5V的复位信号Vrst通过导通将累积节点N的电势复位至参考电势 Vref0
读出用晶体管23的栅极和漏极分别连接至累积节点N和电源VDD，并在其栅极接 收光电转换器件21生成的信号电荷，之后响应于信号电荷输出信号电压。行选择晶体管24连接在读出用晶体管23的源极和垂直信号线18之间，并通过响 应于行扫描信号Vread而导通，以将读出用晶体管23输出的信号输出至垂直信号线18。对 于行选择晶体管24，也可采用行选择晶体管24连接在读出用晶体管23的漏极和电源VDD 之间的构造。恒流源30连接至垂直信号线18的一端。此处，源极跟随器电路由读出用晶体管 23以及通过行选择晶体管24和垂直信号线18连接至读出用晶体管23的源极的恒流源30 构成。使用源极跟随器电路，具有即使在垂直信号线18上形成的电容很大的情形也能够高 速进行信号读取的优点。由用于源极跟随器的读出用晶体管23读出的信号被输入至放大器141，放大器 141经由垂直信号线18构成用于各像素列的水平选择部14的输入部。射线成像装置在由多个具有上述构造的单位像素20以行和列排列的光电转换装置10中，用于 读出基于放射线的信息的射线成像装置可结合波长变换构件而构成，波长变换构件为用于 将以α射线、β射线、Υ射线和X射线为代表的放射线的波长转换成在光电转换装置10 的敏感区间的波长。具体如图3所示，射线成像装置50配置为在光电转换装置10的像素 阵列部12的光接收侧上设置例如荧光材料(例如闪烁体)等波长变换构件40。2.实施方式的特征在具有根据本实施方式的上述构造的光电转换装置10或射线成像装置30中，光 电转换器件21例如为PIN光电二极管，其包括第一半导体层、与第一半导体层的导电类型 相反的第二半导体层以及位于第一和第二半导体层之间、并且具有第一和第二半导体层的 导电类型之间的中间导电类型的第三半导体层。光电转换器件21包括形成在第一半导体层和第三半导体层之间的绝缘层以及形 成在绝缘层中且面积小于第二半导体层的接触孔，并具有第一半导体层和第三半导体层通 过接触孔彼此接触的结构。以这种方式，第一半导体层和第三半导体层通过面积小于第二半导体层的接触孔 彼此接触。第一半导体层的与第三半导体层接触的边缘位于相对于第二半导体层的边缘的 内侧。从而，第一半导体层和第二半导体层的边缘之间的距离大于另一情形下的距离，即大 于第一和第二半导体层形成为基本上相同的形状下的距离。从而，与第一和第二半导体层形成为基本上相同的形状的另一情形相比，第一和 第二半导体层的边缘之间的在与绝缘层的界面上生成的漏电流得到抑制。结果，可避免光 电转换器件21例如PIN光电二极管等成为缺陷器件，并且可实现相应于入射光或入射能量 的精确的光电转换。以下描述可抑制第一和第二半导体层的边缘之间、在与绝缘层的界面上生成的漏 电流的像素结构的具体实施例。2-1.实施例 1像素结构图4为示出根据实施例1的像素结构的局部截面图。此处，给出使用PIN光电二极管构成光电转换器件21作为例子的描述。参考图4，由Ti、Al、Mo、W、Cr等形成的栅电极62形成在绝缘衬底61例如玻璃衬 底上。由SiNx、Si02等形成的栅绝缘膜63形成在栅电极62上。在栅绝缘膜63上，形成根 据本实施例1的PIN光电二极管60A的第一半导体层例如ρ型半导体层(ρ+区)64。ρ型半导体层64还用作读出由PIN光电二极管60光电转换的信号电荷的下电极。 像素晶体管例如读出用晶体管23的半导体层65进一步形成在栅绝缘膜63上。在像素晶 体管的半导体层65中，为了减少漏电流，在沟道区和源、漏区之间形成LDD(Lightly Doped Drain 轻掺杂漏极)是有效的。由SiNx、Si02等形成的第一层间绝缘膜66形成在第一半导体层64和像素晶体管 的半导体层65上。在第一层间绝缘膜66上方，包括读出用信号线和各种配线的配线层67 由Ti、Al、Mo、W、Cr等形成。由SiNx、SiO2、有机绝缘膜等形成的第二层间绝缘膜68形成在 配线层67上。接触孔69形成在第一和第二层间绝缘膜66和68构成的绝缘层中。介于ρ型和 η型之间的中间导电类型的i型半导体层70作为第三半导体层形成在第二层间绝缘膜68 上，其面积大于接触孔69的上侧的开口面积。i型半导体层70通过接触孔69接触ρ型半 导体层64。例如，形状与i型半导体层70基本上相同的η型半导体层(η+区)71作为第二半 导体层层叠在i型半导体层70上。进一步地，根据本实施例1的PIN光电二极管60A由作 为第一半导体层的P型半导体层64、作为第三半导体层的i型半导体层70以及作为第二半 导体层的η型半导体层71形成。PIN光电二极管60Α中，半导体层64、70和71可使用非晶硅、微晶硅、多晶硅等。 进一步地，例如锗、碳等材料可加入上述硅中，以改变光谱灵敏度。进一步地，作为PIN光电 二极管60Α，也可应用下侧的导电类型为η型且上侧的导电类型为ρ型的反向构造。用于对PIN光电二极管60Α施加预定电压的上电极72形成在η型半导体层71上， 由ITO(氧化铟锡)的透明导电膜等形成。进一步地，在上电极72上，形成有用于向上电极 72供给电压的电源配线73，其由阻值小于上电极72的透明导电膜的低电阻材料形成，即 Ti、Al、Mo、W、Cr等。这样的电源配线73例如以围绕单位像素20的网格状形成在像素阵列 部12的整个表面上方。以上述方式形成用于收集入射光或入射能量激发的电荷的光电转换器件例如PIN 光电二极管60A。通过电源配线73和上电极72施加预定电压以执行光电转换。使用ρ型 半导体层64作为累积层收集光电转换生成的电荷，该电荷从累积层作为电流读出，之后被 施加到如图2所示的源极跟随型读出用晶体管23的栅极。射线探测器进一步地，虽然未示出，通过在PIN光电二极管60A的上方设置可将放射线例如X 射线等转换为可见光的所谓闪烁体的荧光材料，可配置出感应入射的放射线以生成信号电 荷的放射线探测器或放射线感光器。具体地，有机平坦化膜或旋涂玻璃材料形成的平坦化 膜形成在PIN光电二极管60A上。在形成了该膜的部分上由Csl、NaI, CaF2等形成荧光材 料。若使用射线探测器代替PIN光电二极管60A，则可构成上述的射线成像装置50。实施效果
10
如上所述，通过应用ρ型半导体层64和i型半导体层70通过面积(即上开口面 积)小于η型半导体层71的形成在绝缘层上(66、68)的接触孔69彼此接触的结构，可获 得如下所述的实施效果。具体地，用该像素结构，P型半导体层64和η型半导体层71空间 上彼此分隔开，P型半导体层64的与i型半导体层70接触的边缘，即接触孔69的下开口 端位于相对于η型半导体层71的边缘的内侧。因此，与现有技术中ρ型半导体层64和η型半导体层71形成为彼此相同的形状， 并且ρ型半导体层64与i型半导体层70彼此直接接触的这一情形相比，P型半导体层64 的与i型半导体层70接触的边缘和η型半导体层71的边缘之间的距离变得更大。从而， 与P型半导体层64和η型半导体层71形成为基本上彼此相同的形状的情形相比，可抑制 P型半导体层64和η型半导体层71的边缘之间在与绝缘层(66、68)的界面上生成的漏电 流。此处作为例子，在现有技术中的ρ型半导体层64和η型半导体层71形成为基本 上彼此相同的形状的结构中，在η型半导体层71的尺寸设为约50 μ m至100 μ m的情形，有 时流过约ΙΟ,Α的漏电流。另一方面，本发明者已通过仿真证实，通过将ρ型半导体层64的 与i型半导体层70接触的边缘设置在相对于η型半导体层71的边缘的内侧约1 μ m，漏电 流可减小至约10_14A。已证实，特别是在光照射的情况下，漏电流的减小效果更为显著。具体地，在现有 技术中的P型半导体层64和η型半导体层71形成为基本上彼此相同的形状的结构中流过 约10_7Α的漏电流时，已证实，采用本像素结构，漏电流变为10_13Α以下。注意，实施例1中，可使用非晶硅、微晶硅和多晶硅作为PIN光电二极管60Α的半 导体层64、70和71。然而，特别是对于i型半导体层70，优选使用非晶硅、微晶硅、或者非 晶硅和微晶硅的层叠膜。另外，优选使用多晶硅作为P型半导体层64。当使用非晶硅作为ρ型半导体层64 时，无法获得电阻足够低的膜。在照射相同量的光时，像素阵列部12中的偏差增大。因此， 优选使用多晶硅而不是非晶硅作为P型半导体层64。另外，P型半导体层64设置在累积层侧上以收集信号电荷，与η型半导体层71设 置在累积层侧上的这一情形相比，复位晶体管22(参考图2)进行复位操作后的残像减少。 在复位操作后，因为微弱电流流动，在累积层即P型半导体层64中收集了不少电荷，基于与 电荷相应的从累积层提取的电流的图像成为残像。图5示出对于复位操作后的残像，ρ侧提取电流Ip和η侧提取电流In相对于时间 的变化方式。此处，P侧提取电流Ip为P型半导体层64设置在累积层侧上时从累积层提 取的电流，η侧提取电流In为η型半导体层71设置在累积层侧上时从累积层提取的电流。从图5可见，与η型半导体层71设置在累积层侧上的情形中的η侧提取电流In 相比，P型半导体层64设置在累积层侧上的情形中的ρ侧提取电流Ip随时间减小。因此， 与η型半导体层71设置在累积层侧上的情形相比，ρ型半导体层64设置在累积层侧上的 情形中复位操作后的残像减少。并且，已证实，对于P型半导体层64使用的硅，残像减少的 顺序为多晶硅、微晶硅和非晶硅(多晶硅>微晶硅>非晶硅)。另外，根据本实施例1的像素结构中，i型半导体层70和η型半导体层71形成为 在相邻的单位像素20之间(即在相邻的PIN光电二极管60Α之间)延续i型半导体层70和η型半导体层71，像素间未被分隔。优点在于通过消除像素间的分隔，可省略分隔的步 骤，但需要采取减少像素间串扰的对策。此处，术语串扰表示漏电流在相邻单位像素20间 流动。在i型半导体层70由非晶硅或微晶硅形成的情形，光照射时相邻PIN光电二极管 60A的接触孔69之间的电流值约为10-6A。另一方面，如图6所示，通过在接触孔69之间 形成用于阻挡入射光或入射能量的光阻挡层74，光被光阻挡层74阻挡的部分的电阻增大， 从而可减小像素间的串扰。光阻挡层74的光阻挡宽度和串扰电压之间的关系如图7所示。参见图7，通过将 光阻挡层74的光阻挡宽度设为3 μ m以上，可有效减小相邻像素间(即相邻光电二极管间) 的串扰。光阻挡层74以网格状形成在像素阵列部12的整个表面上方，以围绕单位像素20。 然而，根据情形需要，为了从单位像素20读出信号，也可配置为在与垂直信号线18垂直的 方向上(即在像素行的像素排列方向上)排列的像素之间不进行光阻挡，而在垂直信号线 18延伸的方向上(即在像素列的像素排列方向上)排列的像素之间进行光阻挡。此处，复位晶体管22进行的复位操作以像素行为单位顺次进行。从而，在包括复 位后的一像素行和复位前的另一像素行的彼此相邻的两个像素行中的像素间容易出现大 的电势差。这意味着与同一行中的像素相比，两相邻像素行中的像素间的串扰较大。因此，采用在串扰小的像素行的像素排列方向上的像素间不进行光阻挡的像素结 构。从而，可确保PIN光电二极管60A的光接收面积最大，即通过在像素行的像素排列方向 上的像素间不设置光阻挡层74而提供的量(面积)。另外，也可采用这种构造光阻挡层74还用作以网格状形成在像素阵列部12的整 个表面上方并且电连接至η型半导体层71并向η型半导体层71供给预定电势的电源配线 73。此构造的优点在于，通过这种方式将电源配线73还作为光阻挡层74，可确保PIN光电 二极管60Α的光接收面积为最大值，即不设置光阻挡层74时提供的量。实施例1中，预设了 ρ型半导体层64与i型半导体层70通过接触孔69彼此接触 (从而在侧壁上不形成P型半导体层64)的器件结构，本发明还可应用于P型半导体层64 与i型半导体层70彼此直接接触(从而在接触孔69的侧壁上形成ρ型半导体层64)的器 件结构，以下描述根据此应用的PIN光电二极管60B。具体地，如图8所示，在具有ρ型半导体层64与i型半导体层70彼此直接接触的 器件结构的PIN光电二极管60B中，ρ型半导体层64的边缘形成为设在相对于η型半导体 层71的边缘距离宽度d的内侧处。在该器件结构中，下电极75与ρ型半导体层64分隔设 置。从而，由作为累积层的P型半导体层64累积的电荷经下电极75作为电流读出。这种方式中，在具有ρ型半导体层64与i型半导体层70彼此直接接触的器件结 构的PIN光电二极管60B中，通过将ρ型半导体层64的边缘形成为设在相对于η型半导体 层71的边缘的内侧，可获得与实施例1相同的实施效果。具体地，与现有技术中半导体层 64和71形成为基本上相同的形状，并且ρ型半导体层64与i型半导体层70彼此直接接触 的这一情形相比，因为P型半导体层64与η型半导体层71的边缘之间的距离变得更大，因 此可抑制漏电流。2-2.实施例 2
图9为示出根据实施例2的像素结构的局部截面图。图9中，为避免冗余，与图4 中相同的元件用相同的参考符号标注，并省略重复描述。同样对于实施例2，给出使用PIN 光电二极管构成光电转换器件21的情形作为例子的描述。实施例1的像素结构中，相邻的单位像素20之间，i型半导体层70和η型半导体 层71未彼此分隔。并且，通过使用以网格状形成在像素阵列部20的整个表面上方从而围 绕单位像素20的光阻挡层74或配线层73阻挡入射光或入射能量，抑制了单位像素20间 的串扰。如上所述，因为复位晶体管22进行的复位操作以像素行为单位顺次进行，因此， 在包括复位后的一像素行和复位前的另一像素行的两相邻像素行中的像素间容易出现大 的电势差。结果，两相邻像素行中的像素间的串扰高于同一像素行中的像素之间的串扰。鉴 于此，构造实施例2的像素结构。具体地，在实施例2的像素结构中，在容易出现大电势差的两个相邻像素行中的 像素之间(即在像素列的像素排列方向上的像素之间)尝试应用像素分隔的结构。具体地， 如图9所示，在像素列的像素排列方向上的像素之间，延伸至第二层间绝缘膜68的沟槽部 76沿像素行的像素排列方向形成在i型半导体层70和η型半导体层71中，第三层间绝缘 膜77形成在沟槽部76中。之后，通过第三层间绝缘膜77 (即像素分隔结构)，i型半导体 层70和η型半导体层71在像素间被分隔。注意，在实施例2中，基本像素结构与实施例1相同面积小于η型半导体层71的 接触孔69形成在绝缘层(66、68)中，ρ型半导体层64与i型半导体层70通过接触孔69彼 此接触。实施效果这种方式中，第三层间绝缘膜77形成在像素列的像素排列方向上的像素之间，i 型半导体层70和η型半导体层71通过第三层间绝缘膜77在像素间分隔，从而可确保抑制 容易产生大电势差的两相邻像素行中的像素之间的串扰。对于像素行的像素排列方向上的 像素之间的分隔，如实施例1的像素结构那样，可应用由电源配线73或光阻挡层74阻挡入 射光或入射能量的光阻挡结构。并且，因为同一像素行中的像素间的串扰小于两相邻像素 行中的像素间的串扰，也可不采用光阻挡结构。3.变形例尽管在上述实施方式中，采用了这样的构造包括用于驱动像素的行扫描部13的 外围电路部与像素阵列部12 —样被设置在衬底11上，但是也可采用外围电路部设置在衬 底11外面的构造。然而，例如，若采用行扫描部13设置在衬底11上的构造，则可获得下述优点。例 如，因为不会产生驱动IC之间的同步偏差(当执行来自设置在衬底11外面的多个驱动IC 的定时控制时，驱动IC之间产生的同步偏差)，所以无需驱动IC之间的同步控制系统以及 对同步控制系统的调节。并且，因为不需要将多个驱动IC和衬底11彼此连接的操作，因此 可实现成本的大幅降低。并且，在手持式射线成像装置中，在移动时由于振动等引起的断开的可能性降低， 可靠性大幅提高。并且，优点在于，与多个驱动IC和衬底11通过柔性电缆等彼此连接的这 一情形相比，可实现装置主体的小型化，大幅提高了结合至主体装置内的灵活度。
13
应当理解的是，本文描述的优选实施方式的各种改变和变形对于本领域技术人员 而言是显而易见的。可以在不背离本主题的精神和范围以及保持其原有的优点的情况下进 行这些改变和变形。因此，这样的改变和变形均包括在所附权利要求书覆盖的范围内。
权利要求
一种光电二极管，包括第一半导体层，具有第一导电类型；第二半导体层，具有与所述第一半导体层的所述第一导电类型相反的第二导电类型；以及第三半导体层，位于所述第一半导体层和所述第二半导体层之间，其中，所述第一半导体层的边缘位于相对于所述第二半导体层的边缘的内侧。
2.根据权利要求1所述的光电二极管，其中，所述第一半导体层用作下电极，用于读出 经所述光电二极管光电转换的信号电荷。
3.根据权利要求1所述的光电二极管，其中，所述第一半导体层与接收所述光电二极 管生成的信号电荷的场效应晶体管的半导体层形成在同一层上。
4.根据权利要求3所述的光电二极管，其中，所述第一半导体层由多晶硅构成。
5.根据权利要求1所述的光电二极管，其中，所述第一半导体层为P型半导体层，而所 述第二半导体层为η型半导体层。
6.根据权利要求5所述的光电二极管，其中，所述第一半导体层形成在栅绝缘膜上，所 述第三半导体层形成在所述第一半导体层的一部分上，所述第二半导体层形成在所述第三 半导体层上。
7.根据权利要求5所述的光电二极管，其中，至少一层绝缘膜形成在所述第一半导体 层的至少一部分上，接触孔形成在所述绝缘膜中以暴露所述第一半导体层的一部分，所述 第三半导体层形成在部分的所述绝缘膜上以及所述第一半导体层的通过所述接触孔暴露 的部分上，所述第二半导体层形成在所述第三半导体层上。
8.根据权利要求7所述的光电二极管，其中，所述第一半导体层的位于所述第二半导 体层内侧的边缘埋在所述绝缘膜的一部分之下。
9.根据权利要求1所述的光电二极管，其中，光阻挡层形成在所述第二半导体层的部 分的上方。
10.根据权利要求9所述的光电二极管，其中，所述光阻挡层电连接至所述第二半导体 层，并且还用作电源配线，以向形成在所述光阻挡层和所述第二半导体层之间的电极供给 电压。
11.根据权利要求9所述的光电二极管，其中，所述第三半导体层形成为连续层，并且 所述光阻挡层形成在所述第三半导体层的一部分的上方。
12.根据权利要求7所述的光电二极管，其中，沟槽部形成为穿过所述第二半导体层并 且延伸至所述绝缘膜，其中，层间绝缘膜形成在所述沟槽部中。
13.一种光电转换装置，包括像素阵列部，包括多个均具有光电二极管的单位像素，所述光电二极管包括 第一半导体层，具有第一导电类型；第二半导体层，具有与所述第一半导体层的所述第一导电类型相反的第二导电类型；以及第三半导体层，位于所述第一半导体层和所述第二半导体层之间， 其中，所述第一半导体层的边缘位于相对于所述第二半导体层的边缘的内侧。
14.根据权利要求13所述的光电转换装置，其中，所述第一半导体层用作下电极，用于读出经所述光电二极管光电转换的信号电荷。
15.根据权利要求13所述的光电转换装置，其中，所述第一半导体层与接收所述光电 二极管生成的信号电荷的场效应晶体管的半导体层形成在同一层上。
16.根据权利要求15所述的光电转换装置，其中，所述第一半导体层由多晶硅构成。
17.根据权利要求13所述的光电转换装置，其中，所述第一半导体层为ρ型半导体层， 而所述第二半导体层为η型半导体层。
18.根据权利要求17所述的光电转换装置，其中，所述第一半导体层形成在栅绝缘膜 上，所述第三半导体层形成在所述第一半导体层的一部分上，所述第二半导体层形成在所 述第三半导体层上。
19.根据权利要求17所述的光电转换装置，其中，至少一层绝缘膜形成在所述第一半 导体层的至少一部分上，接触孔形成在所述绝缘膜中以暴露所述第一半导体层的一部分， 所述第三半导体层形成在部分的所述绝缘膜上以及所述第一半导体层的通过所述接触孔 暴露的部分上，所述第二半导体层形成在所述第三半导体层上。
20.根据权利要求19所述的光电转换装置，其中，所述第一半导体层的位于所述第二 半导体层内侧的边缘埋在所述绝缘膜的一部分之下。
21.根据权利要求13所述的光电转换装置，其中，光阻挡层形成在所述第二半导体层 的部分的上方。
22.根据权利要求21所述的光电转换装置，其中，所述光阻挡层电连接至所述第二半 导体层，并且还用作电源配线，以向形成在各单位像素的所述光阻挡层和所述第二半导体 层之间的电极供给电压。
23.根据权利要求21所述的光电转换装置，其中，所述第三半导体层形成为在相邻单 位像素间延伸的连续层，并且所述光阻挡层形成在所述第三半导体层的部分的上方。
24.根据权利要求19所述的光电转换装置，其中，多个沟槽部形成为穿过所述第二半 导体层并且延伸至所述绝缘膜，其中，层间绝缘膜形成在所述沟槽部中，使得所述层间绝缘 膜分隔相邻单位像素的所述第二半导体层和所述第三半导体层。
25.一种射线成像装置，包括波长变换构件，用于对放射线进行波长变换；以及光电转换装置，被配置为从所述波长变换构件接收变换后的放射线，所述光电转换装 置包括像素阵列部，该像素阵列部包括多个均具有光电二极管的单位像素，所述光电二极 管包括第一半导体层，具有第一导电类型；第二半导体层，具有与所述第一半导体层的所述第一导电类型相反的第二导电类型；以及第三半导体层，位于所述第一半导体层和所述第二半导体层之间，其中，所述第一半导体层的边缘位于相对于所述第二半导体层的边缘的内侧。
26.根据权利要求25所述的射线成像装置，其中，所述第一半导体层用作下电极，用于 读出经所述光电二极管光电转换的信号电荷。
27.根据权利要求25所述的射线成像装置，其中，所述第一半导体层与接收所述光电 二极管生成的信号电荷的场效应晶体管的半导体层形成在同一层上。
28.根据权利要求27所述的射线成像装置，其中，所述第一半导体层由多晶硅构成。
29.根据权利要求26所述的射线成像装置，其中，所述第一半导体层为ρ型半导体层， 而所述第二半导体层为η型半导体层。
30.根据权利要求29所述的射线成像装置，其中，所述第一半导体层形成在栅绝缘膜 上，所述第三半导体层形成在所述第一半导体层的一部分上，所述第二半导体层形成在所 述第三半导体层上。
31.根据权利要求29所述的射线成像装置，其中，至少一层绝缘膜形成在所述第一半 导体层的至少一部分上，接触孔形成在所述绝缘膜中以暴露所述第一半导体层的一部分， 所述第三半导体层形成在部分的所述绝缘膜上以及所述第一半导体层的通过所述接触孔 暴露的部分上，所述第二半导体层形成在所述第三半导体层上。
32.根据权利要求31所述的射线成像装置，其中，所述第一半导体层的位于所述第二 半导体层内侧的边缘埋在所述绝缘膜的一部分之下。
33.根据权利要求25所述的射线成像装置，其中，光阻挡层形成在所述第二半导体层 的部分的上方。
34.根据权利要求33所述的射线成像装置，其中，所述光阻挡层电连接至所述第二半 导体层，并且还用作电源配线，以向形成在各单位像素的所述光阻挡层和所述第二半导体 层之间的电极供给电压。
35.根据权利要求33所述的射线成像装置，其中，所述第三半导体层形成为在相邻单 位像素之间延伸的连续层，并且所述光阻挡层形成在所述第三半导体层的部分的上方。
36.根据权利要求31所述的射线成像装置，其中，多个沟槽部形成为穿过所述第二半 导体层并且延伸至所述绝缘膜，其中，层间绝缘膜形成在所述沟槽部中，使得所述层间绝缘 膜分隔相邻单位像素的所述第二半导体层和所述第三半导体层。
全文摘要
本发明涉及光电转换装置及摄像成像装置。光电二极管包括具有第一导电类型的第一半导体层；具有与所述第一半导体层的第一导电类型相反的第二导电类型的第二半导体层；以及位于所述第一半导体层和所述第二半导体层之间的第三半导体层，其中，所述第一半导体层的边缘位于相对于所述第二半导体层的边缘的内侧。
文档编号G01T1/24GK101944550SQ20101021698
公开日2011年1月12日 申请日期2010年6月24日 优先权日2009年7月3日
发明者田中勉 申请人:索尼公司