专利名称：探针卡及其制作方法
技术领域：
本发明涉及一种测试元件及其制作方法，且特别是涉及一种能维持探针相对定位与平面度的探针卡及其制作方法。
背景技术：
集成电路芯片(integrated circuit chip, IC chip)的电性测试在制作过程中是相当重要的。每一个IC芯片在晶片(wafer)与封装(package)型态都必须接受测试以确保其电性功能(electrical function) 0集成电路进行测试时，测试机通过一探针卡(probe card)接触待测物(device under test)，并通过驱动信号传输电性信号，之后分析所接收的电性信号以获得待测集成电路为良品或废品的结果。当个别芯片为晶片型态时所进行的测试，其过程称为晶片探测(wafer test)。晶片探测的方式是使测试机台与探针卡构成测试回路，将探针卡上的探针(Probing pin)直接与芯片上的焊垫(pad)或凸块(bump)接触，以利用探针探测晶片上的各个芯片，从而引出芯片信号，并将此芯片信号数据送往测试机台作分析与判断。探针卡包含多个精密的探针，即每一探针的针尖为微间距(实质上低于100微米)，因为制作过程参数变异的影响，该些探针在未受力或受力的情况下，相对定位与平面度会有过大的偏移，如此将会对待测物的焊垫产生接触不良或对焊垫产生过大的压痕，进而影响测试的可靠性与精确度。另外，现有的各种探针卡的这些探针之间的间距无法降低，以致于无法进行微间距接点的电性测试，而使得可测试的芯片种类有限。因此，如何解决上述问题已为现今业界积极努力发展的目标之一。
发明内容
本发明的目的在于提供一种探针卡，其可进行微间距接点的电性测试，并维持测试的可靠性与精准度。本发明的另一目的在于提供一种探针卡的制作方法，用以制作上述的探针卡，且具有较低的制造成本。为达上述目的，本发明提出一种探针卡，其包括一载体以及多个探针。载体具有一上表面。这些探针配置于载体上，且排列于上表面，其中每一探针具有至少两个依序相连的第一杆体部与第二杆体部，而第一杆体部设置于上表面且与上表面之间具有一倾斜角，且第一杆体部与第二杆体部的延伸方向之间具有一夹角。本发明还提出一种探针卡的制作方法，其包含下述步骤。提供一载体，其中载体的一上表面上涂布有一第一光致抗蚀剂层。以一第一曝光方向斜向曝光第一光致抗蚀剂层， 而形成一第一图案化光致抗蚀剂层，其中第一曝光方向相对载体的上表面倾斜。以第一图案化光致抗蚀剂层为一第一电镀掩模，电镀一第一图案化导电层于第一图案化光致抗蚀剂层所暴露出的载体的部分上表面上。形成一第二光致抗蚀剂层于第一图案化光致抗蚀剂
4层上，其中第二光致抗蚀剂层覆盖第一图案化光致抗蚀剂层与第一图案化导电层。以一第二曝光方向斜向曝光第二光致抗蚀剂层，而形成一第二图案化光致抗蚀剂层，其中第二曝光方向相对第一图案化光致抗蚀剂层的一外表面倾斜，且第二图案化光致抗蚀剂层暴露出第一图案化导电层的一顶表面。以第二图案化光致抗蚀剂层为一第二电镀掩模，电镀一第二图案化导电层于第二图案化光致抗蚀剂层所暴露出的第一图案化导电层的顶表面上。移除第二图案化光致抗蚀剂层以及第一图案化光致抗蚀剂层，以使第一图案化导电层与第二图案化导电层构成多个配置于载体上且排列于上表面的探针。每一探针具有至少两个依序相连的第一杆体部与第二杆体部，第一杆体部设置于上表面且是由第一图案化导电层所构成，而第二杆体部是由第二图案化导电层所构成。第一杆体部与上表面之间具有一倾斜角， 且第一杆体部与第二杆体部的延伸方向之间具有一夹角。基于上述，由于本发明是使用微机电制作技术，以通过斜向曝光的方式来定义出这些探针的位置与几何尺寸，并通过电镀的方式形成这些探针。因此，本发明的探针卡适于大量生产，且具有较低的制作成本。再者，本发明相邻载体的探针的杆体部与载体的上表面之间具有倾斜角，且相邻两这些杆体部的延伸方向之间具有夹角。因此，这些探针的排列密度得以缩小，而有利于测试高芯片垫密度的芯片或者是其他高接点密度的电子元件。另外，本发明能够维持探针头其相对定位与平面度，不会因制作过程变异而变大，进而影响测试的可靠性与精确度。简言之，本发明的探针卡适于进行微间距接点的电性测试。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图IA至图II为本发明的一实施例的一种探针卡的制作方法的剖面示意图；图2为本发明的另一实施例的一种探针卡的剖面示意图；图3为本发明的又一实施例的一种探针卡的剖面示意图；图4A为本发明的一实施例的一种探针的立体示意图；图4B为图4A的探针与软性绝缘层的局部剖面立体示意图。主要元件符号说明100a、100b、100c、IOOd 探针卡110:载体112:上表面120 第一光致抗蚀剂层120a 第一图案化光致抗蚀剂层121 第一孔洞122 外表面130:第一图案化导电层132 顶表面140 第二光致抗蚀剂层140a:第二图案化光致抗蚀剂层
141 第一孔洞150:第二图案化导电层160、160b、160c、160d 探针161、163、165、167、168、169 杆体部162 顶端164 底端170、170d 软性绝缘层172 表面180 耐磨层Ll 第一曝光方向L2:第二曝光方向S:间隔距离T 倾斜角Ml 第一图案化光掩模M2 第二图案化光掩模θ 夹角
具体实施例方式图IA至图IH为本发明的一实施例的一种探针卡的制作方法的剖面示意图。依照本实施例的探针卡的制作方法，首先，请参考图1Α，提供一载体110，其中载体110具有一上表面112，且上表面112上已涂布有一第一光致抗蚀剂层120。在本实施例中，载体110例如是一硅线路基板或一树脂(如双顺丁烯二酸酰亚胺树脂(bismaleimide-triazine resin, BT树脂))线路基板。也就是说，载体110是具有线路结构(未绘示)的硅基板或BT基板。 载体110也可为一软性基板。接着，请同时参考图IA与图1B，提供一第一图案化光掩模M1，并以一第一曝光方向Ll斜向曝光第一光致抗蚀剂层120，而形成一第一图案化光致抗蚀剂层120a，亦即形成至少一贯通第一光致抗蚀剂层120并延伸至载体110上表面112的第一孔洞121。第一曝光方向Ll相对载体110的上表面112倾斜，因此第一孔洞121相对载体110的上表面112 倾斜且暴露出载体110的部分上表面112。接着，请参考图1C，以第一图案化光致抗蚀剂层120a为一第一电镀掩模，电镀第一图案化光致抗蚀剂层120a中的第一孔洞121 (标示于图1B)以及所暴露出的载体110的部分上表面112上以形成一第一图案化导电层130。为了后续步骤的平整度，可接着进行一研磨步骤，使第一图案化导电层130的一顶表面132与第一图案化光致抗蚀剂层120a的一外表面122实质上切齐。当然，此研磨步骤为一选择性的步骤，而使用者可依据制作过程的差异来选择是否进行此研磨步骤，在此并不加以限制。接着，请参考图1D，形成一第二光致抗蚀剂层140于第一图案化光致抗蚀剂层 120a上，其中第二光致抗蚀剂层140覆盖第一图案化光致抗蚀剂层120a与第一图案化导电层 130。接着，请同时参考图ID与图1E，提供一第二图案化光掩模M2，并以一第二曝光方向L2斜向曝光第二光致抗蚀剂层140，而形成一第二图案化光致抗蚀剂层140a，亦即形成至少一贯通第二光致抗蚀剂层140并延伸至第一图案化光致抗蚀剂层120a的外表面122 的第二孔洞141。第二曝光方向L2相对第一图案化光致抗蚀剂层120a的外表面122倾斜， 因此第二孔洞141相对第一图案化光致抗蚀剂层120a的外表面122倾斜且暴露出第一图案化导电层130的顶表面132，其中图IA中的第一曝光方向Ll实质上不同于图ID中的第二曝光方向L2。接着，请参考图1F，以第二图案化光致抗蚀剂层140a为一第二电镀掩模，电镀第二图案化光致抗蚀剂层140a中的第二孔洞141(标示于图1D)以及所暴露出的第一图案化导电层130的顶表面132上以形成一第二图案化导电层150。接着，请参考图1G，移除第二图案化光致抗蚀剂层140a以及第一图案化光致抗蚀剂层120a，而使第一图案化导电层130与第二图案化导电层150构成多个配置于载体110 上且排列于上表面112的探针160，其中这些探针160与载体110的线路结构(未绘示)电连接。特别是，每一探针160具有多个依序相连的第一杆体部161与第二杆体部163，而相邻载体110的第一杆体部161与上表面112之间具有一倾斜角T，且相邻的第一杆体部161 与第二杆体部163的延伸方向E1、E2之间具有一夹角θ。在此，夹角θ实质上可大于倾斜角Τ，且夹角θ实质上可为倾斜角T的两倍，倾斜角T例如是介于50度至70度之间，而夹角θ例如是介于100度至140度之间。此外，每一探针160更具有一顶端162以及一底端164，且顶端162于载体110上的正投影可与底端164于载体上的正投影至少部分重叠。需说明的是，本实施例的每一探针160的第一杆体部161是由第一图案化导电层 130所构成，意即相邻载体110的第一杆体部161是由第一图案化导电层130所构成。每一探针160的第二杆体部163是由第二图案化导电层150所构成，意即远离载体110的第二杆体部163是由第二图案化导电层150所构成。在此，第一图案化导电层130的材质与第二图案化导电层150的材质可相同或不同，材质例如是镍、钴、金或铜等合金，在此并不加以限制。换言之，这些探针160的材质例如是镍、钴、金或铜等合金。此外，相邻两探针160 之间具有一间隔距离S，且间隔距离S例如是小于50微米。在此，间隔距离S是指相邻两探针160的第一杆体部161的底端164的形状中心的距离。请参考图1Η，之后，可形成一软性绝缘层170于载体110的上表面112上，其中软性绝缘层170填充相邻两探针160之间的间隙。在此，软性绝缘层170的材质例如是聚二甲基硅氧烷(PolydimethylsiloxanhPDMS)或明胶(Gelatin)。为了后续步骤的平整度，可接着进行一研磨步骤，来使软性绝缘层170的表面172与这些探针160的多个顶端162实质上切齐。当然，此研磨步骤为一选择性的步骤，而使用者可依据制作过程的差异来选择是否进行此研磨步骤，在此并不加以限制。值得一提的是，由于本实施例于这些探针160之间的间隙中可填充有软性绝缘层170，因此可以避免相邻两探针160发生短路的现象，以及可有效固定这些探针160的位置。但，在其他实施例中，也可无软性绝缘层170。请参考图II，最后，可分别形成多个耐磨垫180于这些探针160的这些顶端162 上，其中这些耐磨垫180的材质例如是镍金(例如镍金叠层)或其它能导电的耐磨材料。在此必须说明的是，本发明并不限定形成软性绝缘层170与这些耐磨垫180的顺序，虽然在本实施例中是先形成软绝缘层170之后，再形成这些耐磨垫180。但，在其他实施例中，也可无软性绝缘层170，也就是说，在移除第二图案化光致抗蚀剂层140a以及第一图案化光致抗蚀剂层120a之后，可直接于这些探针160的这些顶端162上形成这些耐磨垫180。至此，已完成探针卡IOOa的大部分制作。请再参考图II，在结构上，本实施例的探针卡IOOa包括载体110以及这些探针 160。载体110具有上表面112，其中载体110例如是硅线路基板、软性基板或树脂线路基板。这些探针160配置于载体110上，且排列于上表面112，其中这些探针160的材质例如是镍、钴、金或铜等合金。每一探针160具有这些依序相连的第一杆体部161与第二杆体部 163，而相邻载体110的第一杆体部161与上表面112之间具有倾斜角T，且相邻的第一杆体部161与第二杆体部163的延伸方向E1、E2之间具有夹角θ。较佳地，倾斜角T例如是介于50度至70度之间，而夹角θ例如是介于100度至140度之间。再者，相邻两这些探针 160之间具有间隔距离S，其中间隔距离S例如是小于50微米。每一探针160更具有顶端 162以及底端164，且顶端162于载体110上的正投影可与底端164于载体110上的正投影至少部分重叠。此外，本实施例的探针卡IOOa更可包括软性绝缘层170与这些耐磨垫180， 其中软性绝缘层170配置于载体110的上表面112上，且填充相邻两探针160之间的间隙， 而这些耐磨垫180分别配置于这些探针160的这些顶端162上。在此，软性绝缘层170的材质例如是聚二甲基硅氧烷(Polydimethylsiloxane，PDMS)或明胶(Gelatin)，这些耐磨垫180的材质可为镍金(例如镍金叠层)或其它能导电的耐磨材料。由于本实施例是使用微机电制作技术，以通过斜向曝光的方式来定义出这些探针 160的位置与几何尺寸，并通过电镀的方式来形成这些探针160。因此，本实施例的探针卡 IOOa适于大量生产，且具有较低的制作成本。再者，由于本实施例的相邻载体110的这些探针160的第一杆体部161与载体110的上表面112之间具有倾斜角T，且相邻的第一杆体部 161与第二杆体部163的延伸方向El、E2之间具有夹角θ。因此，这些探针160的排列密度得以缩小，而有利于测试高芯片垫密度的芯片或者是其他高接点密度的电子元件。简言之，本实施例的探针卡IOOa适于进行微间距接点的电性测试。请参考图2，本领域的技术人员当可参照前述实施例的说明，依据实际需求，而于图II的步骤之前，意即形成这些研磨垫180于这些探针160的这些顶端162上之前，可依序重复一次形成第二光致抗蚀剂层140 (请参考图ID的步骤)、形成第二图案化光致抗蚀剂层140a(请参考图IE的步骤)以及电镀第二图案化导电层150 (请参考图IF的步骤)的步骤，而形成图2的探针卡100b，其中探针卡IOOb的这些探针160b是由这些依序相连的第一杆体部161、第二杆体部163、第三杆体部165所组成。请参考图3，或者是依据实际需求，在图II的步骤之前，意即形成这些研磨垫180 于这些探针160的这些顶端162上之前，依序重复两次形成第二光致抗蚀剂层140 (请参考图ID的步骤)、形成第二图案化光致抗蚀剂层140a(请参考图IE的步骤)以及电镀第二图案化导电层150 (请参考图IF的步骤)的步骤，而形成图3的探针卡100c，其中探针卡 IOOc的这些探针160c是由这些依序相连的第一杆体部161、第二杆体部163、第三杆体部 165、第四杆体部167所组成。简言之，图IH所绘示的探针卡IOOa的结构仅是作为举例说明之用，本领域的技术人员当可依据实际状况调整增加这些探针160的杆体部(例如第一杆体部161与第二杆体部163...等)的堆叠数量，以符合需求，此处不再逐一赘述。图4A为本发明的一实施例的一种探针的立体示意图。图4B为图4A的探针与软性绝缘层的局部剖面立体示意图。本实施例沿用前述实施例的元件标号与部分内容，其中
8采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请同时参考图4A与图4B，本实施例的探针160d与前述实施例的探针160相似，但二者主要差异之处在于本实施例的探针160d是由这些依序相连的第一杆体部161、第二杆体部163、第三杆体部165、第四杆体部167、第五杆体部168、第六杆体部169组成，且软性绝缘层170d并未与探针160d的顶端162切齐。也就是说，软性绝缘层170d可暴露出杆体部169的一部分。综上所述，由于本发明是使用微机电制作技术，以通过斜向曝光的方式来定义出这些探针的位置与几何尺寸，并通过电镀的方式来形成这些探针。因此，本发明的探针卡适于大量生产，且具有较低的制作成本。再者，本发明相邻载体的探针的杆体部与载体的上表面之间具有倾斜角，且相邻两这些杆体部的延伸方向之间具有夹角。因此，这些探针的排列密度得以缩小，而有利于测试高芯片垫密度的芯片或者是其他高接点密度的电子元件。虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种探针卡，包括 载体，具有上表面；以及多个探针，配置于该载体上，且排列于该上表面，其中每一探针具有多个依序相连的第一杆体部与第二杆体部，该第一杆体部设置于该上表面且与该上表面之间具有一倾斜角， 该第一杆体部与第二杆体部的延伸方向之间具有一夹角。
2.如权利要求1所述的探针卡，其中该倾斜角介于50度至70度之间。
3.如权利要求1所述的探针卡，其中该夹角介于100度至140度之间。
4.如权利要求1所述的探针卡，其中相邻两探针之间具有一间隔距离，且该间隔距离小于50微米。
5.如权利要求1所述的探针卡，还包括软性绝缘层，配置于该载体的该上表面上，且填充相邻两探针之间的间隙。
6.如权利要求5所述的探针卡，其中该软性绝缘层的材质为聚二甲基硅氧烷或明胶。
7.如权利要求1所述的探针卡，还包括多个耐磨垫，分别配置于该些探针的多个顶端上。
8.如权利要求7所述的探针卡，其中该些耐磨垫的材质为镍金。
9.如权利要求1所述的探针卡，其中该些探针的材质包括镍、钴、金或铜等合金。
10.如权利要求1所述的探针卡，其中每一探针还具有顶端以及底端，且该顶端于该载体上的正投影与该底端于该载体上的正投影至少部分重叠。
11.如权利要求1所述的探针卡，其中该载体包括硅线路基板、软性基板或树脂线路基板。
12.—种探针卡的制作方法，包括提供一载体，该载体的一上表面上涂布有一第一光致抗蚀剂层； 以一第一曝光方向斜向曝光该第一光致抗蚀剂层，而形成一第一图案化光致抗蚀剂层，其中该第一曝光方向相对该载体的该上表面倾斜；以该第一图案化光致抗蚀剂层为一第一电镀掩模，电镀一第一图案化导电层于该第一图案化光致抗蚀剂层所暴露出的该载体的部分该上表面上；形成一第二光致抗蚀剂层于该第一图案化光致抗蚀剂层上，其中该第二光致抗蚀剂层覆盖该第一图案化光致抗蚀剂层与该第一图案化导电层；以一第二曝光方向斜向曝光该第二光致抗蚀剂层，而形成一第二图案化光致抗蚀剂层，其中该第二曝光方向相对该第一图案化光致抗蚀剂层的一外表面倾斜，且该第二图案化光致抗蚀剂层暴露出该第一图案化导电层的一顶表面；以该第二图案化光致抗蚀剂层为一第二电镀掩模，电镀一第二图案化导电层于该第二图案化光致抗蚀剂层所暴露出的该第一图案化导电层的该顶表面上；以及移除该第二图案化光致抗蚀剂层以及该第一图案化光致抗蚀剂层，以使该第一图案化导电层与该第二图案化导电层构成多个配置于该载体上且排列于该上表面的探针，其中每一探针具有至少两个依序相连的第一杆体部与第二杆体部，该第一杆体部设置于该上表面且是由该第一图案化导电层所构成，而该第二杆体部是由该第二图案化导电层所构成，而第一杆体部与该上表面之间具有一倾斜角，且第一杆体部与第二杆体部的延伸方向之间具有一夹角。
13.如权利要求12所述的探针卡的制作方法，还包括在电镀该第一图案化导电层于该第一图案化光致抗蚀剂层所暴露出的该载体的部分该上表面上之后，进行一研磨步骤，以使该第一图案化导电层的该顶表面与该第一图案化光致抗蚀剂层的该外表面切齐。
14.如权利要求12所述的探针卡的制作方法，还包括在移除该第二图案化光致抗蚀剂层以及该第一图案化光致抗蚀剂层之后，形成一软性绝缘层于该载体的该上表面上，其中该软性绝缘层填充相邻两探针之间的间隙。
15.如权利要求14所述的探针卡的制作方法，还包括在形成该软性绝缘层于该载体的该上表面上之后，进行一研磨步骤，以使该软性绝缘层的表面与该些探针的多个顶端切齐。
16.如权利要求12所述的探针卡的制作方法，还包括在移除该第二图案化光致抗蚀剂层以及该第一图案化光致抗蚀剂层之后，分别形成多个耐磨垫于该些探针的多个顶端上。
17.如权利要求12所述的探针卡的制作方法，还包括在移除该第二图案化光致抗蚀剂层以及该第一图案化光致抗蚀剂层之前，依序重复至少一次形成该第二光致抗蚀剂层、形成该第二图案化光致抗蚀剂层以及电镀该第二图案化导电层的步骤。
18.如权利要求12所述的探针卡的制作方法，其中该倾斜角介于50度至70度之间。
19.如权利要求12所述的探针卡的制作方法，其中该夹角介于100度至140度之间。
20.如权利要求12所述的探针卡的制作方法，其中相邻两探针之间具有一间隔距离， 且该间隔距离小于50微米。
全文摘要
本发明公开一种探针卡及其制作方法，该探针卡包括一载体以及多个探针。载体具有一上表面。这些探针配置于载体上，且排列于上表面。每一探针具有至少两依序相连的第一杆体部与第二杆体部。第一杆体部设置于上表面且与上表面之间具有一倾斜角。第一杆体部与第二杆体部的延伸方向之间具有一夹角。
文档编号G01R1/073GK102384992SQ20111022950
公开日2012年3月21日 申请日期2011年8月11日 优先权日2011年7月12日
发明者朱伟硕, 蔡昭源, 陈明坤 申请人:日月光半导体制造股份有限公司