用于可释放地容纳半导体芯片的器件的制作方法

专利名称：用于可释放地容纳半导体芯片的器件的制作方法
技术领域：
本发明涉及一种用于可释放地容纳单片化半导体芯片的器件以及ー种用于测试单片化半导体芯片的方法。
背景技术：
在从半导体晶片中单片化半导体芯片之后，可以对每一个半导体芯片进行测试以便測量其质量和可靠性。所述测试可以包括老化(burn-in)测试，其中在测试包括在半导体芯片中的集成电路时将所述半导体芯片暴露于宽温度范围。此外，半导体芯片可以经受 速度和/或功能测试，以便检查集成电路的性能。在测试期间，还可以测试设置在半导体芯片上的接触衬垫的质量。


附图被包括以便提供对实施例的进ー步理解并且被合并在本说明书中并且构成本说明书的一部分。附图示出了实施例并且与描述一起用来解释实施例的原理。将容易认识到其他实施例以及实施例的许多预期优点，因为它们通过參照下面的详细描述而变得更好理解。附图当中的元件不一定是相对于彼此按比例绘制的。相同的附图标记指代对应的类似部件。图I示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构的器件的一个实施例的剖面 图2A-2C示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及延伸穿过所述支持结构以便产生真空用于暂时把半导体芯片固定就位的通道的器件的一个实施例的剖面图和平面 图3A-3B示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及延伸穿过所述支持结构以便产生真空从而对放置在半导体芯片上方的箔片施加力的多个通道的器件的一个实施例的剖面 图4A-4C示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及延伸穿过所述支持结构的多个通道的器件的一个实施例的平面 图5示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及所述支持结构中的多个开ロ的器件的一个实施例的平面 图6A-6I示意性地示出了支持结构和设置在所述支持结构上的弾性元件的实施例的平面 图7A-7D示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及连接到延伸穿过所述支持结构的通道的多个阀门的器件的一个实施例的平面 图8A-8E示意性地示出了用于可释放地容纳单片化小型半导体芯片的支持结构的制造方法的一个实施例；
图9示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及设置在半导体芯片上方的平板的器件的一个实施例的剖面 图10A-10C示意性地示出了用于可释放地容纳单片化半导体芯片的支持结构以及设置在半导体芯片上方的平板的实施例的平面 图11示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及设置在半导体芯片上方的単独平板的器件的一个实施例的剖面 图12示意性地示出了包括用于可释放地容纳单片化半导体芯片和两个箔片的支持结构以及设置在半导体芯片上方的平板的器件的一个实施例的剖面 图13示意性地示出了包括用于可释放地容纳单片化半导体芯片和两个箔片的支持结构以及设置在半导体芯片上方的平板的器件的一个实施例的剖面 图14示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及设置在半导体芯片上方的珀耳帖(Peltier)元件的器件的一个实施例的剖面图；
图15A-15C示意性地示出了用于冷却或加热半导体芯片的框架的实施例的剖面 图16A-16C示意性地示出了将被安装在用于可释放地容纳单片化半导体芯片的支持结构上的框架的一个实施例；
图17A-17C示意性地示出了将被安装在用于可释放地容纳单片化半导体芯片的支持结构上的框架的一个实施例；
图18A-18B示意性地示出了将被安装在用于可释放地容纳单片化半导体芯片的支持结构上的框架的一个实施例；
图19-22示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及放置在半导体芯片上方的箔片的器件的实施例的剖面图和平面 图23-24示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构、放置在半导体芯片上方的箔片以及放置在箔片上方的凝胶衬垫的器件的实施例的剖面图和平面 图25示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及放置在半导体芯片上方的铝箔片的器件的一个实施例的剖面图和平面 图26A-26E示意性地示出了包括用于可释放地容纳单片化半导体芯片的、支持结构以及安装在所述支持结构上的载体的器件的制造方法的一个实施例的剖面图；以及
图27A-27B示意性地示出了包括用于可释放地容纳单片化半导体芯片的支持结构以及设置在半导体芯片上方的允许接触半导体芯片背面的平板的器件的实施例的剖面图。
具体实施例方式在下面的详细描述中參照形成本详细描述的一部分的附图，在所述附图中通过说明的方式示出了其中可以实践本发明的具体实施例。在这方面，參照所描述的附图的取向使用了诸如“顶”、“底”、“前”、“后”、“首”、“尾”等等的方向术语。由于实施例的组件可以被定位在若干种不同的取向中，因此所述方向术语被用于说明的目的而决不是进行限制。要理解的是，在不背离本发明的范围的情况下可以利用其他实施例并且可以做出结构或逻辑的改变。因此，不要将下面的详细描述视为限制性意义，并且本发明的范围由所附权利要求书限定。要理解的是，除非具体另行声明，否则这里所描述的各个示例性实施例的特征可以彼此組合。如在本说明书中所采用的术语“耦合”和/或“电耦合”并不意味着意指所述元件必须直接耦合在一起；可以在“耦合”或“电耦合”的元件之间提供中间元件。下面描述暂时包含半导体芯片以便测试半导体芯片的器件。半导体芯片可以具有不同类型，可以通过不同技术制造，并且可以包括集成电路，例如集成的电气、电光或电机械电路或无源器件。所述集成电路例如可以被设计成逻辑集成电路、模拟集成电路、混合信号集成电路、电カ集成电路、存储器电路或集成无源器件。此外，半导体芯片可以被配置成所谓的MEMS (微电机械系统)并且可以包括微机械结构，诸如桥接器、隔膜或舌结构。半导体芯片可以被配置成传 感器或致动器，例如压カ传感器、加速度传感器、旋转传感器、麦克风等等。半导体芯片可以被配置成天线和/或分立无源器件和/或芯片堆叠。在其中嵌入这样的功能元件的半导体芯片通常包含电子电路，其用于驱动所述功能元件或者进ー步处理由所述功能元件生成的信号。不需要从例如Si、SiC、SiGe、GaAs的具体半导体材料制造半导体芯片，并且此外，半导体芯片可以包含并非半导体的无机和/或有机材料，诸如例如分立无源器件、天线、绝缘体、塑料或金属。半导体芯片可以从半导体晶片来单片化。半导体芯片在它们被测试时可能并未包装，即所述半导体芯片可能是裸半导体芯片。半导体芯片可以具有接触衬垫(或者电极)，其允许与包括在半导体芯片中的集成电路进行电接触。可以为半导体芯片的接触衬垫施加一个或更多金属层。所述金属层可以被制造成具有任何所期望的几何形状以及任何所期望的材料组分。所述金属层例如可以具有覆盖某一区域的ー层的形式。例如铝、钛、金、银、铜、钯、钼、镍、铬或镍钒的任何所期望的金属或金属合金可以被用作所述材料。所述金属层不需要是均匀的或者从仅仅ー种材料制造，也就是说，包含在所述金属层中的材料的各种组分和浓度都是可能的。所述接触衬垫可以位于半导体芯片的活性主表面上或者位于半导体芯片的其他表面上。下面所描述的器件包括支持结构，其可以由陶瓷或硅材料形成或者可以是PCB(印刷电路板)。一个或更多弾性(或韧性)元件被设置在所述支持结构上。所述弹性元件可以由弾性材料(例如硅酮)制成。可以在所述弹性元件之上沉积具有导体轨道形式的电接触元件。沉积在弾性元件上的电接触元件可以连接到所述支持结构中或上的导体轨道。当半导体芯片被放置在所述弹性元件上方且其接触衬垫面对弹性元件时，半导体芯片的所有或一些接触衬垫与弾性元件上的电接触元件电接触。这允许对半导体芯片执行电测试。可以把ー个或更多箔片(或者条带或隔膜)放置在半导体芯片上方。所述箔片可以被暂时固定到所述支持结构。所述箔片可以是柔性或韧性的，并且可以由硅酮材料或者任何其他适当材料制成。所述箔片允许半导体芯片与环境的良好热连接。这样，在把半导体芯片放置在加热或冷却器件中以便加热或冷却半导体芯片时良好地控制半导体芯片的(内部)温度。一个或更多弾性(或韧性)壁面被设置在所述支持结构上。所述弹性壁面可以由例如硅酮的弹性材料制成。每ー个弹性壁面可以围绕一个或更多弹性元件。当把箔片放置在将被测试的半导体芯片上方时，所述弹性壁面可以提供气密密封，从而可以施加把所述箔片下拉到支持结构的真空。可以把ー个或更多平板放置在半导体芯片上方。所述平板可以具有任何形状和尺寸。所述平板是导热的，并且例如可以充当用于耗散由半导体芯片生成的热量的吸热器或冷却平板。所述平板确保半导体芯片与其环境的良好热连接。所述平板可以由任何所期望的金属或金属合金(诸如铜、铝或镍)或者其他不导电但是导热的适当材料(诸如塑料)构成。图I示意性地示出了用于可释放地(暂时)容纳单片化半导体芯片(管芯)10的器件100的剖面。半导体芯片10具有第一主表面11以及与第一主表面11相对的第二主表面12。器件100包括支持结构13和设置在支持结构13上的至少ー个弹性元件14。电接触元件15被设置在所述至少一个弹性元件14上。电接触元件15被适配成接触到半导体芯片10的第一主表面11。具体来说，电接触元件15可以电接触到半导体芯片10的接触衬垫16。此外，器件100包括箔片17，其被适配成设置在半导体芯片10的第二主表面12上方。箔片17可以可释放地(暂时)被附着到支持结构13。当箔片17被附着到支持结构13时，其可以被牢固地附着。具体来说，箔片17可以由弹性材料制成。可以如本领域中已知的那样制造半导体芯片。例如，可以通过植入、沉积以及蚀刻各层来处理半导体(例如硅)晶片以便形成多个芯片或管芯。随后对所述晶片进行单片化以便把晶片分离成单独的芯片。 图2A-2C示意性地示出了用于可释放地容纳单片化半导体芯片10的器件200的俯视图(顶)以及沿着所述俯视图中描绘的线条A-A’的剖面(底)。器件200是器件100的一种实现方式。下面描述的器件200的细节因此同样可以适用于器件100。在图2A所示的实施例中，四个弹性元件14被装配在支持结构13上。在另ー个实施例中，可以在支持结构13上设置任何其他数目的弾性元件14。在俯视图中，每ー个弾性元件14可以具有闭合曲线的形状，所述闭合曲线是没有端点的曲线并且完全包围支持结构13的顶表面20的ー个区域。由弹性元件14形成的闭合曲线在俯视图中的形状可以是具有圆角的半矩形，如图2A中所示的那样，但是其他形状也是可能的。在剖面中，弾性元件14可以具有壁面的形状并且特别是半圆柱形的形状。在一个实施例中，每ー个弾性元件14在剖面中具有从左侧上升的略微倾斜的“S”以及从右侧上升的镜像“S”的形状。上升沿的坡度中的这一双S形状实现了从支持结构13到弾性元件14的浅过渡。应当指出的是，还可以提供弾性元件14的其他剖面形状。可以通过在支持结构13上沉积弹性材料来形成弾性元件14。为此，可以使用适当的沉积方法，例如诸如丝网印刷的印刷技术或者化学或物理汽相沉积エ艺。这样的沉积エ艺的多次利用使得有可能提供支持结构13与弾性元件14之间的过渡的任意浅坡度和陡坡度。弾性元件14的材料可以是电绝缘的，并且可以包含硅酮或者可以甚至完全由硅酮构成。硅酮既是弹性的又是热稳定的，从而允许在升高的温度下进行测试。此外，硅酮材料可以具有低弹簧常数，其结果是对于将被测试的半导体芯片10的接触连接而言只需要小的力。可以在弹性元件14之上沉积具有导体轨道形式的电接触元件15。导体轨道15可以在弹性元件14上并且在支持结构13的顶表面20上延伸。由于从支持结构13的顶表面20突出的弾性元件14，导体轨道15可以被设置在三维中。在图2A中用放大图示示出了弹性元件15的部分。为了清楚起见，只在放大图示中示出了导体轨道15。导体轨道15可以由导电材料制成，例如金属或金属合金。在一个实施例中，导体轨道15具有弾性元件14之上的尖端21，其可以被用来电接触半导体芯片10的接触衬垫16。尖端21可以具有多种形状，例如尖端21可以是尖鋭的或短截的(stub)，或者可以在其之上具有球体，或者可以具有截断金字塔的形状或任何其他适当形状。导体轨道15可以通过支持结构13电接触并且为在图2A中未示出的外部电路器件提供连接可能性。所述外部电路器件例如可以被具体实现为测试器件，其向将被测试的半导体芯片10供应测试信号并且从半导体芯片10带走响应信号。可以通过任何适当的方法沉积导体轨道15，例如物理或化学汽相沉积、溅射、电化学或无电沉积。例如，可以通过溅射和随后的电化学強化来形成金属化层。可以借助于光刻エ艺实现结构设计。电接触元件15之间的节距距离可以小于150 μ m或者小于100 μ m。因此可以在无外罩状态下对半导体芯片10进行测试。支持结构13可以具有平面顶表面20，或者顶表面20的部分可以是平面的。支持 结构13可以由陶瓷或硅形成，或者可以是PCB (印刷电路板)。在一个实施例中，导体轨道15只被设置在支持结构13的顶表面20上。在另ー个实施例中，导体轨道15还被设置在支持结构13的底表面22上。具体来说，如果支持结构13被实施为PCB，则ー些导体轨道15可以在PCB内延伸。不同的金属化层可以借助于支持结构13中的导电通孔进行连接。一个或更多第一通道25延伸穿过支持结构13并且可以连接到支持结构13的顶表面20中的第一开ロ(孔径)26。第一开ロ 26可以位于支持结构13的由弾性元件14包围的区域中。第一通道25还可以连接到开ロ 27，所述开ロ 27还可以被实施为阀门(图2A中未示出)并且可以连接到泵，诸如真空或低压泵(图2A中未示出)。如图2A的实施例中所示，ー些或者甚至所有的第一通道25可以彼此连接。在一个实施例中，彼此连接的第一通道25的每ー个群组都可以连接到単独的开ロ 27，所述开ロ 27包含可以连接到真空泵的阀门。没有利用模塑化合物封装的不带有外罩的半导体芯片10 (即所谓的“裸半导体芯片，，)可以被放置在支持结构13上以进行测试，如图2B中所示的那样。在半导体晶片上制造出半导体芯片10之后并且在对所述半导体晶片进行切割以便将半导体芯片(管芯)10单片化(即将它们分离成单独的集成电路芯片)之后，捡放工具可以将每一个半导体芯片10放置在相应的ー个弹性元件14上。半导体芯片10可以在相同的半导体晶片上制造，但是备选地可以在不同的晶片上制造。此外，半导体芯片10可以在物理上完全相同，但是也可以包含不同的集成电路和/或代表其他组件和/或可以具有不同的外部尺寸和/或几何结构。半导体芯片10的厚度可以处在50 μ m和几百微米之间的范围内。半导体芯片10可以被设置在支持结构13上方，其第一主表面11面对支持结构13而其第二主表面12背对支持结构13。半导体芯片10的第一主表面11可以是活性主表面。接触衬垫16位于第一主表面11上。可以经由接触衬垫16电接入嵌入在半导体芯片10中的集成电路。接触衬垫16可以由金属制成，例如铝或铜。接触衬垫16可以被规则地或不规则地设置并且就尺寸和几何结构而言可以不同。还可以在把半导体芯片10放置在支持结构13上之前对半导体芯片10进行包装。包装好的半导体芯片10例如可以是芯片尺度包装或晶片级别包装。可以利用模塑材料覆盖半导体芯片10，从而使其活性主表面从所述模塑材料暴露。所述包装例如可以是扇出类型包装。在这种情况下，由模塑材料或任何其他适当材料制成的封装体允许再分布层延伸超出半导体芯片10的轮廓。因此，允许从包装外部电接入半导体芯片10的外部接触衬垫不需要被设置在半导体芯片10的轮廓内，而是可以被分布在更大的区域上。由于所述封装体而增大的可用于设置外部接触衬垫的区域意味着不仅可以把外部接触衬垫设置成较大的相互距离，而且与当所有外部接触衬垫都被设置在半导体芯片的轮廓内时的情况相比，那里可以设置的外部接触衬垫的最大数目同样増大。当半导体芯片10停留在弾性元件14上时，其接触衬垫16与沉积在弾性元件14上的导体轨道15电接触。具体来说，针状尖端21可以促进接触衬垫16与导体轨道15之间的电接触。可以规定，被放置在弹性元件14上方的每ー个接触衬垫16电耦合到单独的导体轨道15。导体轨道15确保半导体芯片10可以电耦合到外部电路器件(例如测试器件)。第一通道25的开ロ 27 (或阀门)可以连接到真空泵，其在第一通道25中以及还在由半导体芯片10的第一主表面11、弹性兀件14和支持结构13的顶表面20围成的体积 28中产生低压pl (或真空)。低压pl可以低于大气压。低压Pl把半导体芯片10固定就位，并且确保接触衬垫16与导体轨道15之间的良好电接触。当第一通道25被抽空时，弹性元件14的弾性(韧性)材料提供半导体芯片10与弾性元件14之间的气密密封。在第一通道25被抽空之后，将第一通道25连接到真空泵的阀门可以被设定成即使当把真空泵与所述阀门断开时也保持第一通道25中的真空。如图2C中所示，可以把可移除框架30放置在支持结构13上方。可以提供用以把框架30固定就位的装置。框架30可以由刚性材料制成，例如电介质材料或者电绝缘PCB材料。框架30的材料和支持结构13的电绝缘材料可以具有类似的或完全相同的热膨胀系数。例如可以通过胶粘或焊接将箔片17牢固地固定到框架30。当框架30停留在支持结构13上时，箔片17可以与半导体芯片10的第二主表面12物理接触。可以规定，箔片17对半导体芯片10施加压カ以便把半导体芯片10压向弹性元件14。箔片17可以由弹性材料制成，例如箔片17可以包含硅酮或聚四氟こ烯。箔片17的厚度可以处于几微米到几毫米之间的范围内。箔片17的弾性可以使得箔片17遵循半导体芯片10的轮廓(即适配于半导体芯片10的第二主表面12)。停留在弾性元件14上的未包装半导体芯片10随后经受测试。所述测试可以包括老化测试，其中在对嵌入在半导体芯片10中的集成电路进行电偏置的同时对半导体芯片10进行加热和/或冷却。可以在加热/冷却期间和/或之后测试半导体芯片10的功能。对于老化测试，可以使用诸如烤箱的加热和冷却器件来把半导体芯片10加热到从-40° C到+150° C的范围内或者甚至在该范围之外的温度。此外，半导体芯片10可以经受速度和功能测试以便检查集成电路的性能。可以对嵌入在半导体芯片10中的存储器进行测试，以便确定哪些存储器单元是有缺陷的。此外，可以对半导体芯片10的接触衬垫16进行测试。在完成所述测试之后，将第一通道25连接到真空泵的阀门可以被设定为释放第一通道25中的真空，并且移除框架30连同箔片17，从而可以移除半导体芯片10。用于可释放地容纳单片化半导体芯片的器件可以具有ー个、两个、三个或更多真空区段。在图3A-3B中，示意性地示出了具有三个真空区段的器件300的剖面。除了被连接到第一开ロ 27以便产生低压pl的第一通道25之外，器件300包含一个或更多第二通道45，其延伸穿过支持结构13并且具有处在支持结构13的顶表面20中的一端的第二开ロ(孔径)31。第一开ロ 26位于支持结构13的由弾性元件14包围的区域中。第二开ロ 31位于由弹性元件14包围的区域之外。然而，存在包围第二开ロ 31的一个或更多弾性壁面32。此外，器件300包含一个或更多第三通道46，其延伸穿过支持结构13并且具有处在支持结构13的顶表面20中的一端的第三开ロ 42。第三开ロ 42位于由弹性壁面32包围的区域之夕卜。在俯视图中，每ー个弾性壁面32可以具有闭合曲线的形状，所述闭合曲线是没有端点的曲线并且完全包围支持结构13的顶表面20的ー个区域。弹性壁面32的制造エ艺可以与弾性元件14的制造エ艺类似或完全相同。第二通道45可以在远端具有开ロ 33，所述开ロ 33还可以被实现为阀门(图3A中未示出)并且可以连接到泵(图3A中未示出)。一些或甚至所有的第二通道45可以彼此连接。第三通道46可以在远端具有开ロ 43，所述开ロ 43还可以被实现为阀门并且可以连接到泵(图3A中未示出)。一些或甚至所有的第三通道46可以彼此连接。可以把装配元件35安装到支持结构13的顶表面30。可以把密封元件36集成到装配元件35中。密封元件36可以由橡胶、硅酮或者任何其他适当材料制成。框架30的底 表面37可以被具体实现为使得其匹配装配元件35以及从装配元件35突出的密封元件36。箔片17被固定到框架30。此外，平板或盖子38可以覆盖框架30。平板38可以由刚性材料制成，例如PCB材料或玻璃或金属或半导体材料。具体来说，平板38可以由与框架30和/或支持结构13相同的材料制成。在图3B中，框架30停留在支持结构13上，并且密封元件36确保箔片17与支持结构13之间的空间被紧密地密封。第一开ロ 26被用来产生低压pl以便将半导体芯片10固定就位，而第二开ロ 31被用来在由弹性壁面32、箔片17和支持结构13的顶表面20限定的体积39中产生低压p2 (或真空)。低压p2可以低于大气压。低压p2对箔片17的暴露于该低压P2的部分施加压力，从而将箔片17按压在半导体芯片10的第二主表面12上。为了在空间39中产生低压p2，可以把第二通道45的开ロ 33 (或阀门)连接到真空泵。开ロ 33可以被连接到与连接到开ロ 27的真空泵相同的真空泵，但是开ロ 33还可以被连接到不同的真空泵。壁面32的弾性材料确保体积39的气密密封。图4A-4C示意性地示出了用于可释放地容纳单片化半导体芯片10的器件400的俯视图。在图4A中示出了器件400的支持结构13。支持结构13包括四个载体40，每个载体具有四个弹性元件14以及围绕所述四个弹性元件14的一个弹性壁面32。载体40可以是PCB或者可以由其他材料制成，诸如塑料、金属或半导体材料。如从图4A可以看出，每ー个弹性元件14围绕相应的ー个第一开ロ 26，并且若干第二开ロ 31被设置在弾性元件14的闭合曲线之外但是处在弾性壁面32的闭合曲线之内。此外，具有闭合曲线的形状的弾性壁面41围绕所有弾性壁面32。弾性壁面41可以具有与弾性元件14和/或弾性壁面32类似或者完全相同的剖面。弾性壁面41可以是使用与被用于弹性元件14和弾性壁面32的制造エ艺相同或类似的制造エ艺来制造的。弹性壁面41由装配元件35围绕。在图4A中未示出密封元件36。图4B示出了在把半导体芯片10放置在弾性元件14上方之后的支持结构13，其中半导体芯片10的第一主表面11面对支持结构13并且其第二主表面12背对支持结构13。通过支持结构13中的第一通道25和第一开ロ 26生成的低压pl将半导体芯片10固定就位，并且确保与电接触元件15 (图4A-4C中未示出)的良好电接触。
图4C示出了在把框架30连同箔片17安装在装配元件35上之后的器件400。通过支持结构13中的第二通道45和第二开ロ 31生成的低压p2把箔片17拉向支持结构13，从而把箔片17按压在半导体芯片10的第二主表面12上。在把框架30放置在支持结构13上方之后，可以如上面所解释的那样执行对半导体芯片10的电测试。图5示意性地示出了用于可释放地容纳单片化半导体芯片10的器件500的支持结构13的俯视图。器件500的支持结构13类 似于图4A中所示的器件400的支持结构13。不同在于，图5中所示的实施例的支持结构13在支持结构13的顶表面20中具有第三开ロ(孔径)42，其可以被用来通过真空泵产生低压p3 (或真空)。第三开ロ 42被设置在弾性壁面32的闭合曲线之外，但是处在弹性壁面41的闭合曲线之内。当框架30被安装在装配元件35上时，借助于第三开ロ 42产生的低压p3把箔片17拉向支持结构13。图6A-6I示意性地示出了包含弹性元件14的模块的实施例。在图6D-6H的实施例中，弾性元件14被弾性壁面32围绕。弾性元件14和弾性壁面32可以被安装在载体40上，所述载体40可以被放置在支持结构13上或者备选地弾性元件14和弾性壁面32可以被直接安装到支持结构13上。图6A-6C示出了单个真空区段的实例。图6A-6C中示出的每ー个弾性元件14围绕ー个(或几个)第一开ロ 26。图6D-6H示出了双真空区段的实例。在这些实例中，弹性壁面32围绕弹性元件14，并且第二开ロ 31被设置在弹性元件14与弹性壁面32之间。第一开ロ 26和弾性元件14可以被用来把半导体芯片10固定就位，而第ニ开ロ 31和弾性壁面32可以被用来吸引箔片17。在图6G的实施例中，弾性元件14在一个或更多位置上是开放的。在图6H的实施例中，每ー个弹性元件14由可以被设置成排的两个或更多壁面构成。在图61的实施例中，两个或更多弹性元件14例如通过连续壁面彼此连接。图7A示意性地示出了用于可释放地容纳单片化半导体芯片10的器件700的俯视图。四行51、52、53和54弹性元件14被安装在器件700的支持结构13上。每一行51-54由弹性壁面32围绕。每一行51-54的第一开ロ 26分别连接到阀门55、56、57和58。支持结构13内的通道60把阀门55-58连接到连接器61和62。可以把外部真空泵连接到连接器61、62。此外，器件700包含控制单元63以用于控制阀门55-58以及其他可以包括在器件700中的阀门。可以把用于测量通道60中的压カ的设备65安装在支持结构13上。设备65可以包括至少部分地透明的圆筒66、弹簧元件67、活塞(或滑动器)68以及刻度69。弹簧元件67的一端附着到圆筒66的一端，并且弹簧元件67的远端附着到活塞68。活塞68气密地密封圆筒66，并且被配置成在圆筒66内滑动。圆筒66的远端连接到通道60。活塞68在圆筒66内的位置对应于通道60中的压力。刻度69例如可以由圆筒66的透明部分上的一些标记构成，所述刻度允许测量通道60中的压力。器件700还包括一个或更多电连接器70，其允许把导体轨道15 (图7A中未示出)连接到外部测试器件。器件700可以包括第二开ロ 31，其可以借助于通道和阀门(图7A中未示出)连接
到真空泵。当器件700装备有半导体芯片10时，可以规定首先令行51加载半导体芯片10。为此，只有阀门55打开，并且阀门56-58保持关闭。随后把半导体芯片10附着到行52。为此，打开阀门56。以这种方式，可以逐行地加载半导体芯片10。当所有弾性元件14都已装备有半导体芯片10时，可以把箔片17放置在弹性壁面32 (图7A中未示出)上方，并且可以执行对半导体芯片10的电测试。图7B示意性地示出了设备65的实施例，其中弹簧元件67连接到圆筒66的、真空系统(经由通道60)连接到的一端。活塞68限定圆筒66内的彼此密封的两个腔室A和B。图7B右侧的图示示出了其中腔室B对环境开放的情況，这意味着腔室B中的压カ是周围压力。腔室A具有低压，并且腔室A的体积在这种情况下被最小化。图7B左侧的图示示出了当腔室B连接到由真空泵产生的真空时的情況。图7C示意性地示出了设备65的实施例 ，其中弹簧元件67连接到圆筒66的对真空系统密封的一端。图7C左侧的图示示出了其中腔室B对环境开放的情况，这意味着腔室B中的压カ是周围压力。图7C右侧的图示示出了其中腔室B连接到由真空泵产生的真空的情況。在这种情况下，腔室B例如具有O. IPa的压カ并且腔室A例如具有O. 2Pa的压カ。图7D示出了关于活塞位置绘制出的总活塞力、弹簧カ和腔室A中的压カ的图解。设备65被用来存储例如如图7A中所示的移动真空子系统内的能量。圆筒66上的刻度69示出了活塞68的位置，因此示出了存储在设备65中的能量。活塞68上的力是基于腔室A中的低压和活塞68上的弹簧力。设备65允许设置没有完美密封的小型化真空系统。设备65实现例如在生产流程期间在不同系统之间容易地应对基于真空的复杂器件。图8A-8E示意性地示出了用于可释放地容纳小型半导体芯片10的器件800的制造方法的剖面。当半导体芯片10的尺寸小于大约5x5mm时，例如如图2A中所示的弹性元件14需要被修改以便能够支持半导体芯片10。为了生产这样的弾性元件14，提供如图8A中所示的支持结构13。图8A的支持结构13可以与图2A的支持结构13完全相同。支持结构13例如可以是PCB，其具有延伸穿过所述PCB的第一通道以及处在所述PCB的顶表面20上的第一开ロ 26。可以用条带或箔片75覆盖支持结构13的第一开ロ 26，如图8B中所示的那样。随后可以在支持结构13的顶表面20上沉积例如硅酮材料的弹性材料76，如图8C中所示的那样。可以沉积弾性材料76，使得弾性材料76形成围绕第一开ロ 26的环。由于该环的小直径，弾性材料76可以覆盖箔片或条带75的被直接设置在第一开ロ 26上方的部分。可以使用例如丝网印刷的印刷技术来沉积弹性材料76。随后穿过弹性材料76和条带75钻出孔洞77，使得暴露出第一开ロ 26，如图8D中所示的那样。可以通过使用激光束、机械钻头或者任何其他适当技术来钻出孔洞77。由于其制造エ艺，弾性材料76具有围绕孔洞77的环状壁面的形状。可以利用聚合物科技(polyscience)对弹性壁面76的表面进行涂覆，并且可以在弹性壁面76和支持结构13上沉积具有导体轨道形式的电接触元件15 (图8D中未示出)。如图8E中所不，具有尺寸小于5x5mm的第一主表面11的半导体芯片10可以被附着到弾性壁面76，其中第一主表面11面对弹性壁面76。通过经过孔洞26、77抽空由弾性壁面76和半导体芯片10的第一主表面11包围的体积而把半导体芯片10固定就位。由于半导体芯片10与弾性壁面76的类似尺寸，半导体芯片10的接触衬垫16与沉积在弾性壁面76上的导体轨道电接触。这允许把裸半导体芯片10电耦合到外部测试器件并且执行对半导体芯片10的测试。
利用这里所描述的器件测试的裸半导体芯片10可以被用于高温应用。裸半导体芯片10在使用期间提供到电路板的良好热集成。在测试裸半导体芯片10时，特别是在老化测试期间，需要在指定温度下操作半导体芯片10。这要求在测试和老化期间的半导体芯片10的良好热耦合。エ艺变化还可能导致实际泄露电流的差异。在这里所描述的实施例中被放置在半导体芯片10的第二主表面12上方的箔片17允许把待测试的半导体芯片10良好地热耦合到环境。此外，箔片17保护半导体芯片10和接触衬垫16免受诸如灰尘微粒的污染。此外，所产生的低压把半导体芯片10固定就位并且确保接触衬垫16与导体轨道15之间的良好电接触，如上面所描述的。图9示意性地示出了用于可释放地容纳单片化半导体芯片10的器件900的剖面。器件900的支持结构13、弹性元件14和弹性壁面32与图3A中所示的器件300的支持结构13、弾性元件14和弾性壁面32完全相同。此外，器件900包含平板80 (冷却平板或吸热器)，其停留在弾性壁面32上并且被借助于支持结构13中的第二开ロ 31生成的低压p2固定就位。平板80的底表面81可以与面对平板80的半导体芯片10的第二主表面12物理接触。平板80的底表面81可以是基本上平面的表面。平板80的顶表面82可以具有鳍状物和脊状物以便増大其表面积(图9中未示出)。平板80可以由具有高导热率的材料制成，例如诸如铜或铝的金属或金属合金。平板80还可以由不导电但是导热的其他适当材料(诸如塑料)制成。平板80允许在测试时在半导体芯片10内生成精确的温度。图10A-10C示意性地示出了用于在半导体芯片10上方设置平板80的实施例。在图IOA的实施例中，平板80仅仅恰好覆盖ー个半导体芯片10。在图IOB的实施例中，平板80停留在多个半导体芯片10上，但是不覆盖弹性壁面32。在图IOC的实施例中，平板80覆盖弹性壁面32的整个顶表面，因此允许产生将平板80固定就位的低压p2。在图9和10A-10C所示的实施例中，可以提供箔片17，其覆盖半导体芯片10和弹性壁面32。可以規定，将箔片17设置在平板80上方或者备选地在平板80下方。图11示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1100的剖面。器件1100与图3B中所示的器件300类似，但是此外在每ー个半导体芯片10上方设置两个相应的平板85和86，其可以由金属或金属合金或者其他适当的导热材料制成。平板85直接停留在相应的半导体芯片10的第二主表面12上。在平板85上方设置箔片17，并且平板86停留在箔片17之上。平板85的底表面87可以与相应的半导体芯片10的面对平板85的第二主表面12物理接触。平板85的底表面87可以是基本上平坦的表面。平板86的顶表面88可以具有鳍状物和脊状物以便增大其表面积(图11中未示出)。平板85、86可以由具有高导热率的材料制成，例如诸如铜或铝的金属或金属合金。平板85、86可以例如通过胶粘而被固定到箔片17。图12示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1200的剖面。器件1200是基于图9中所示的器件900。此外，器件1200包括安装到设置在支持结构13上的装配元件35的框架30以及二者均固定到框架30的两个箔片17和90。箔片90可以比箔片17更强或更硬。箔片17可以密封弾性壁面32的边界内的体积以便产生低压p2。平板80可以例如通过胶粘而被固定到箔片90的顶表面。箔片90的強度可以足够承载平板80。平板80可以与弹性壁面32重叠，如图12中所示的那样。在一个实施例中，平板80不与弹性壁面32重叠。箔片17可以与半导体芯片10的第二主表面12直接物理接触，箔片90可以与箔片17直接物理接触，并且平板80可以借助于胶粘物而被附着到箔片90。图13示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1300的剖面。器件1300是图12中所示的器件1200的变型。与器件1200对比，器件1300在箔片17中具有孔洞91。孔洞91被设置在其中生成低压p2的区域中，即在弹性壁面32的边界内。由于箔片17中的孔洞91,箔片90通过低压p2被固定就位。图14示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1400的剖面。器件1400是图13中所示的器件1300的变型。代替覆盖几个半导体芯片10的平板80，在每ー个半导体芯片10上方设置相应的平板85、86。在器件1400中，平板85、86 二者都被安装在箔片90的顶表面上。Peltier元件92被放置在平板85、86之间。Peltier元件92的连接线93可以连接到控制器件(图14中未示出)。
Peltier元件92是通过消耗电能把热量从Peltier元件92的一侧传递到另ー侧的主动式热泵。Peltier元件92允许把半导体芯片10加热或冷却到所期望的温度。此外可以把温度传感器放置在Peltier元件92旁边，以便测量及调节由Peltier元件92生成的温度(图14中未示出)。可以规定，加载有半导体芯片10的器件1400被放置在加热和/或冷却器件中。所述加热和/或冷却器件可以生成粗略温度，并且Peltier元件92可以被用来把半导体芯片10的温度调节到所期望的温度值。在图15A-15C中示意性地示出了框架30的实施例。在图15A的实施例中，将加热和/或冷却平板80放置在框架30上方，所述框架30可以由例如铜或铝的金属或金属合金制成。此外，将箔片17和90固定到框架30。对软箔片17进行优化以便在放置于支持结构13上方时生成低压p2。箔片90连同框架30以及加热和/或冷却平板80形成衬垫，其填充有液体110。液体110被耦合到温度调节回路。该回路包括用于将液体110泵送经过所述回路的泵111、压カ调节单元112以及用以把液体110加热或冷却到预定温度的加热和/或冷却単元113。所述回路还可以包括温度传感器以便测量及调节由加热和/或冷却単元113生成的温度(图15A中未示出)。当框架30被安装在装备有半导体芯片10的支持结构13上方吋，箔片17生成低压P2，并且液体110将半导体芯片10加热及冷却到所期望的温度。代替使用液体110，还可以规定在所述温度调节回路中加热和/或冷却气体。加热和/或冷却平板80的顶表面可以是基本上平坦的，如图15A中所示的那样。在图15B中所示的实施例中，可以把散热器114放置在加热和/或冷却平板80上方，其中散热器114的顶表面具有鳍状物和脊状物以便増大其表面积。在一个实施例中，具有鳍状物和脊状物的散热器114以及加热和/或冷却平板80具体实现为单体。如图15C中示意性地并且示例性地示出的那样，可以对框架30内的包含液体110的腔室进行分隔，以便把经过加热或冷却的液体110直接引导到半导体芯片10的第二主表面12。图16A-16C示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1600的顶视图(图16A)和剖面(图16B-16C)。器件1600的框架30、箔片17和覆盖框架30的平板38形成一个体积120。体积120经由框架30中的通道122耦合到另ー个体积121。体积121至少部分地被柔性箔片123包围。体积120和121可以填充有气体或液体。
图16B示出了在被安装到支持结构13上之前的框架30。在该松弛状态下，体积120和121 二者被平衡。当框架30被安装在装配元件35上并且建立低压p2时，低压p2把箔片17拉向支持结构13。由于低压p2 (并且特别是低压p3)，体积120増大。由于体积120耦合到体积121，因此体积120的增大会减小体积121，如图16C中所示的那样。框架30具有用以把部分地包围体积121的箔片123暴露于大气压的开ロ 124。图17A-17C示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1700的剖面。器件1700与图16A-16C中所示的器件1600几乎完全相同。与器件1600对比，部分地包围体积121的箔片123不暴露于大气压。作为代替，压缩腔室130包围箔片123。在压缩腔室130中，可以经由图17A-17C中未示出的阀门来调节所期望的压カp4。在示出了在被安装到装配元件35上之前的框架30的图17A中，压カ腔室中的压力p4可以是大气压。在该状态下,体积120和121被平衡。当框架30被安装到装配元件35上并且建立了低压p2时，低压p2把箔片17拉向 支持结构13。由于低压p2 (并且特别是低压p3)，体积120増大。由于体积120耦合到体积121，因此体积120的增大会减小体积121，如图17B所示的那样。在图17C中，压缩腔室130中的压カp4被设定到高压。该高压p4使得体积121减小。因此，体积120和121中的压カ増大，使得箔片17对半导体芯片10的第二主表面12施加更高压力。以这种方式，附加的接触カ确保半导体芯片10的接触衬垫16与导体轨道15具有良好的电接触。在一个实施例中，在器件1700中省略了延伸穿过支持结构13的第二通道45以及支持结构13的顶表面20中的第二开ロ 31。因此，不能建立压カp2。作为代替，高压p4确保箔片17被按压到半导体芯片10的第二主表面12上。图18A-18B示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1800的剖面。器件1800包括支持结构13，其与图3A-3B中所示的器件300的支持结构13完全相同。器件1800的框架30覆盖有平板38，其例如可以由PCB材料制成。在器件1800中，平板38具有从平板38的上表面延伸到下表面的穿孔140。穿孔140暴露衬垫142的上表面141。衬垫142被装配到框架30中，并且衬垫142的上表面141以及下表面143由诸如箔片或条带的柔性材料制成。衬垫142的上表面141的覆盖有平板38的部分可以被牢固地附着到平板38。衬垫142可以填充有液体，特别是具有高导热率的液体。当框架30被安装在支持结构13上并且经由第二通道45和开ロ 31施加低压p2时，衬垫142的下表面被拉向支持结构13,使得对半导体芯片10的第二主表面12施加压力，如图18B中所示的那样。由于覆盖框架30的平板38中的穿孔140，当施加压カp2时，衬垫142的上表面141发生凹陷。包含在衬垫142中的液体允许半导体芯片10到环境的良好热耦合。图19示意性地示出了用于可释放地容纳单片化半导体芯片10的器件1900的剖面(顶)和俯视图(底)。器件1900包括如上所述的带有一个或更多弾性元件14和导体轨道15的支持结构13。可以规定，仅单个半导体芯片10或者两个或更多半导体芯片10可以利用器件1900同时进行测试。半导体芯片10被安装在弹性元件14上，使得其接触衬垫16与设置在弾性元件14上的导体轨道15电接触(图19中未示出)。可以是PCB的支持结构13由主体150围绕，所述主体150可以由模塑的塑料制成。主体150可以包括真空腔室151，其例如可以围绕支持结构13并且连接到第一通道25，所述第一通道25延伸穿过支持结构13并且被用来产生低压pl以便将半导体芯片10固定就位。真空腔室151可以连接到主体150 的开ロ 152。在把半导体芯片10放置在弾性元件14上且使其第一主表面11面对弹性元件14上的导体轨道15之后，通过使用连接到开ロ 152的真空泵在第一通道25中产生低压(或真空)pl。主体150中的附加真空腔室151确保低压pl是鲁棒的。随后，将弹性箔片(或隔膜)17放置在半导体芯片10的第二主表面12上方。箔片17被牢固地附着到主体150的基本上平面的表面153，其围绕半导体芯片10。为了把箔片17附着到主体150，可以使用胶粘、焊接或者任何其他适当方法。与上面描述的实施例对比，在把箔片17附着到主体150之前可能不将箔片17附着到框架。在把箔片17附着到主体150之后，将真空泵连接到主体150 的开ロ 154。开ロ 154连接到第二通道45 (图19中未示出)，以便在体积155中产生低压(或真空)p2。体积155中的低压p2对箔片17的暴露于该低压p2的部分施加压力，从而把箔片17按压在半导体芯片10的第二主表面12上。随后把真空泵与主体150的开ロ 152和154断开。开ロ 152和154可以呈圆锥状，并且可以在每一个开ロ 152和154中放置球状物156。球状物156防止当把真空泵从开ロ 152和154断开时的低压pl和p2的立即损失。随后可以分别利用箔片(或隔膜)157和158密封开ロ 152和154。箔片157和158可以被胶粘或焊接到主体150上，并且至少在特定时间内确保稳定的低压pl和p2。随后执行对半导体芯片10的所期望的测试。此后解除低压pl和p2，将箔片17从主体150脱离，并且将半导体芯片10从弹性元件14移除。箔片17可以是仅供单次使用的一次性箔片。图20-22示意性地示出了用于可释放地容纳单片化半导体芯片10的器件2000-2200的剖面。器件2000-2200是图19中所示的器件1900的变型。在图20中所示的器件2000中，支持结构13在与器件1900的支持结构13相比时被放大。支持结构13的上表面20形成在主体150中形成的真空腔室151的下边界。此外，设置在开ロ 152和154上方的引脚160特别在真空泵连接到开ロ 152和154时防止球状物156跳出圆锥状开ロ 152和154。图20还示出了开ロ 152的顶视图。图21中所示的器件2100具有倾斜到所期望的角度的开ロ 152和154。这可以使得更容易把真空泵连接到开ロ 152和154。图22中所示的器件2200包括箔片17，其不仅覆盖半导体芯片10和主体150的平面表面153而且还密封开ロ 152和/或154。开ロ 152和154可以被形成在主体150的表面153中。图23-25示意性地示出了用于可释放地容纳单片化半导体芯片10的器件2300-2500的剖面(顶)和俯视图(底)。器件2300-2500包括器件1900。根据另外的实施例，器件2300-2500包括器件2000-2200之一而不是器件1900。图23中示出的器件2300包括安装在器件1900之上的框架170。框架170的下表面的平面部分停留在主体150的平面表面153上。框架170包括夹具171，其接合主体150的侧表面处的凹ロ 172。夹具171把框架170固定就位。框架170固定填充有凝胶的衬垫173。衬垫173被设置在半导体芯片10和箔片17上方并且保护箔片17。此外，框架170可以包含衬垫173上方的孔洞174。在其中设置衬垫173的区域中，框架170的高度被增大以便形成在其中放置衬垫173的空间。图24中示出的器件2400类似于器件2300。然而，器件2400包括覆盖物180而不是框架170，所述覆盖物180覆盖主体150。覆盖物180的下表面是基本上平面的并且不包括孔洞。覆盖物180停留在主体150的平面表面153上。包含凝胶的衬垫173可以被设置在箔片17与覆盖物180之间。弹簧181可以被附着到覆盖物180上以便将覆盖物180固定到主体150。图25中示出的器件2500不包括柔性箔片，而是包括覆盖半导体芯片10的刚性箔片182。箔片182可以由例如铝的金属或金属合金制成。由于箔片182不是柔性的，因此箔片182可以被预先定形以便具有图25中所示的形状。具体来说，箔片182可以具有平面部分，其停留在主体150的表面153和半导体芯片10的第二主表面12上。此外，箔片182可以具有围绕半导体芯片10的凹陷183。箔片182可以是导热的，以便确保与半导体芯片10的良好热耦合。具体来说，可以在箔片182上方放置吸热平板。可以分别利用柔性箔片157和158密封主体150的开ロ152 和 154。图26A-26E示意性地示出了用于制造与图4A中所示的器件400类似的器件的方法，所述器件包括支持结构13以及安装在支持结构13上的一个或更多载体40。图26A示出了一个载体40和支持结构13。载体40包括弾性元件14、围绕弹性元件14的弹性壁面32以及电接触元件190。电接触元件190耦合到被设置在弹性元件14上的电接触元件15 (图26A中未示出)。支持结构13包括第一通道25、第二通道45以及可选地包括另外的通道。此外，支持结构13包括电接触元件191。图26B示出了安装在支持结构13上的载体40。载体40被放置在支持结构13上方，使得载体40的电接触元件190与支持结构13的对应的电接触元件191接触。电接触元件190和191可以通过焊接或其他适当措施而彼此附着。图26C示出了沉积在载体40与支持结构13之间的空间中的电绝缘底部填充材料192。随后，在载体40中钻出孔洞，如图26D中的箭头193所示。所述孔洞产生第一通道25的第一开ロ 26和第二通道45的第二开ロ 31。图26E示出了放置在弹性元件14和弹性壁面32上方的弹性箔片17以及半导体芯片10。可以经由电接触元件191电接入半导体芯片10。图27A-27B示意性地示出了图9中所示的器件900的实施例，其中平板80被放置在第二主表面12 (即半导体芯片10的背面)上方。在图27A中，半导体芯片10停留在弹性元件14上，并且导体轨道15与半导体芯片10的接触衬垫16接触。此外，导体轨道195被设置在弹性壁面32上。导体轨道15和195通过支持结构13电接触，并且为未在图27A中示出的外部电路器件提供连接可能性。在图27A的实施例中，导体轨道195与平板80电接触，所述平板80完全由诸如金属或金属合金的导电材料制成。由于平板80停留在半导体芯片10的第二主表面12上，因此导体轨道195允许电接入半导体芯片10的背面。在图27B的实施例中，平板80被分段成多于ー个区段，例如如图27B中所示的区段196和197。平板80的区段196和197彼此电绝缘。区段196与导体轨道198接触，并且区段197与导体轨道199接触。导体轨道198和199被设置在弹性壁面32上的不同位、置处。分段的区段196和197允许接触半导体芯片10的背面上的不同电极。此外，可以规定显出区段196和197的轮廓(图27B中未示出)。此外，虽然可能仅关于几种实现方式之一公开了本发明的实施例的特定特征或方面，但是可以将这样的特征或方面与其他实现方式的一个或更多其他特征或方面相组合，如对于任何给定或特定应用而言可能期望和有利的那样。此外，就在详细描述或权利要求书中使用术语“包括”、“具有”、“带有”或它们的其他变体来说，这样的术语意图以与术语“包含”类似的方式是包含性的。此外应当理解的是，本发明的实施例可以被实施在分立电路、部分集成电路或完全集成电路或者编程装置中。此外，术语“示例性”仅仅意味着作为ー个实例，而不是最佳的或最优的。还要认识到，这里所描绘的特征和/或元素是出于简单及易于理解的目的而以相对于彼此的特定尺寸示出的，实际的尺寸可能与这里所示出的尺寸显著不同。虽然这里示出并描述了具体的实施例，但是本领域的普通技术人员将认识到，在不背离本发明的范围的情况下可以用多种替换和/或等效实现方式来替代所示出和描述的具体实施例。本申请意图涵盖这里所讨论的具体实施例的任何适配或变型。因此，意图 是本发明仅由权利要求书及其等效物限制。
权利要求
1.一种用于可释放地容纳单片化半导体芯片的器件，所述半导体芯片包括第一主表面和与第一主表面相对的第二主表面，所述器件包括 支持结构； 设置在所述支持结构上的至少一个弹性元件； 电接触元件，设置在所述至少一个弹性元件上并且被适配成接触所述半导体芯片的第一主表面；以及 被适配成设置在所述半导体芯片的第二主表面上方的箔片。<
2.权利要求I的器件，其中，所述箔片被适配成可释放地附着到所述支持结构。
3.权利要求I的器件，其中，所述箔片被附着到框架，并且所述框架被适配成可释放地附着到所述支持结构。
4.权利要求I的器件，其中，所述电接触元件被设置成对应于设置在所述半导体芯片的第一主表面上的接触衬垫。
5.权利要求I的器件，其中，所述至少一个弹性元件具有闭合曲线的形状。
6.权利要求5的器件，其中，第一通道延伸穿过所述支持结构，所述第一通道连接到所述支持结构中的第一开口，所述第一开口位于所述至少一个弹性元件的闭合曲线内。
7.权利要求5的器件，其中，第二通道延伸穿过所述支持结构，所述第二通道连接到所述支持结构中的第二开口，所述第二开口位于所述至少一个弹性元件的闭合曲线之外。
8.权利要求I的器件，还包括设置在所述支持结构上的弹性壁面，所述弹性壁面具有闭合曲线的形状并且围绕所述至少一个弹性元件。
9.权利要求8的器件，其中，所述支持结构中的第二开口位于所述弹性壁面的闭合曲线内。
10.权利要求8的器件，其中，第三通道延伸穿过所述支持结构，所述第三通道连接到所述支持结构中的第三开口，所述第三开口位于所述弹性壁面的闭合曲线之外。
11.权利要求I的器件，还包括被适配成直接设置在所述半导体芯片的第二主表面上方的平板。
12.权利要求11的器件，还包括被适配成直接设置在所述箔片上方的另外平板。
13.权利要求I的器件，其中，所述箔片是柔性的。
14.权利要求I的器件，其中，所述箔片是刚性的并且具有预先定形的凹陷。
15.权利要求I的器件，其中，所述箔片具有开口。
16.权利要求I的器件，还包括被适配成设置在所述半导体芯片的第二主表面上方的Peltier 兀件。
17.权利要求I的器件，还包括被适配成设置在所述半导体芯片的第二主表面上方的衬垫，所述衬垫具有可调节体积。
18.一种用于可释放地容纳单片化半导体芯片的器件，所述半导体芯片包括第一主表面和与第一主表面相对的第二主表面，所述器件包括 支持结构； 设置在所述支持结构上的至少一个弹性元件； 电接触元件，设置在所述至少一个弹性元件上并且被适配成接触所述半导体芯片的第一主表面；被适配成设置在所述半导体芯片的第二主表面上方的弹性箔片；以及 延伸穿过所述支持结构并且被适配成连接到泵以便下拉所述箔片的通道。
19.一种用于测试单片化半导体芯片的方法，所述方法包括 将单片化半导体芯片安装在弹性元件上，其中在所述弹性元件上设置电接触元件； 将箔片设置在所述半导体芯片上方；以及 测试所述半导体芯片。
20.权利要求19的方法，其中， 所述半导体芯片包括第一主表面和与第一主表面相对的第二主表面，其中在第一主表面上设置芯片接触元件；并且 所述半导体芯片被安装在所述弹性元件上，其中第一主表面面对所述弹性元件。
21.权利要求19的方法，还包括生成第一低压以便把所述半导体芯片固定就位。
22.权利要求21的方法，还包括生成第二低压以便下拉所述箔片。
23.权利要求19的方法，还包括将平板放置在所述半导体芯片上方。
24.权利要求19的方法，还包括将衬垫放置在所述半导体芯片上方，并且增大所述衬垫的体积以便将所述半导体芯片按压在所述弹性元件上。
25.权利要求19的方法，还包括制造所述半导体芯片。
26.一种用于测试单片化半导体芯片的方法，所述方法包括 将单片化半导体芯片安装在支持结构上，在所述支持结构上设置弹性元件和围绕所述弹性元件的弹性壁面，所述半导体芯片被安装在所述弹性元件上； 将弹性箔片设置在所述半导体芯片和弹性壁面上方； 施加真空以便把所述弹性箔片拉向所述支持结构；以及 测试所述半导体芯片。
全文摘要
本发明涉及用于可释放地容纳半导体芯片的器件。公开了一种用于可释放地容纳单片化半导体芯片的器件，所述半导体芯片具有第一主表面和与第一主表面相对的第二主表面。所述器件包括支持结构。至少一个弹性元件被设置在所述支持结构上。电接触元件被设置在所述至少一个弹性元件上，并且被适配成接触所述半导体芯片的第一主表面。箔片被适配成设置在所述半导体芯片的第二主表面上方。
文档编号G01R1/04GK102680749SQ201210066400
公开日2012年9月19日 申请日期2012年3月14日 优先权日2011年3月14日
发明者P.奥西米茨 申请人:英飞凌科技股份有限公司