Soc芯片时钟检测电路的制作方法
【专利摘要】本发明提供一种SOC芯片的时钟检测电路，包括计时单元、时钟信号判断单元、检测计算单元、检测记录单元和文本对比单元。时钟信号判断单元根据高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿并确定发生点信息，检测计算单元根据发生点信息、计时单元产生的时间信息、配置信息存储单元存储的配置信息判断待观测时钟的频率、占空比、关断状态和是否出现毛刺，并将计算结果存储在检测记录单元。文本对比单元将期望结果存储单元中存储的期望文件与检测记录单元中存储的计算结果对比以输出自动验证结果。利用本发明，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。
【专利说明】SOC芯片时钟检测电路
【技术领域】
[0001]本发明涉及芯片检测【技术领域】，尤其涉及一种SOC芯片的时钟检测电路。
【背景技术】
[0002]目前，SOC ( (System-on-a-Chip)芯片的使用规模越来越大,复杂度越来越高,为了提高性能和降低芯片功耗，芯片中时钟域越来越多，相应的时钟数量也越来越多。而传统的时钟验证方法通常和普通信号验证类似，都是通过纯手工查看验证和人眼观测方法来验证时钟的正确性。但是，随着时钟数量的快速增多，传统方法已经很难快速准确的完成时钟功能验证，通常需要花大量时间去完成时钟验证工作，同时还伴随着人工工作带来的人工错误风险。所以，如何快速且准确地验证大型SOC芯片中的时钟成了一项亟待解决的技术问题。
[0003]传统方法中，在对SOC芯片完成一个时钟测试用例的仿真后，需要保存所有的波形文件，在仿真软件中打开仿真文件观测波形，需要手工找到所有的时钟信号，并把信号放入仿真波形，同时观测每次变频过程中是否出现了毛刺以及变频前后的时钟周期长度，并通过手工计算得到变频前后的频率值是否符合预期。在只有少量时钟的芯片中，传统方法还可以使用。但是，在复杂多时钟域SOC芯片中，传统方法会耗费大量工作量的带来一定的人工检测失误风险。
【发明内容】
[0004]本发明实施方式所要解决的技术问题在于，提供一种SOC芯片的时钟检测电路，以解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。
[0005]为解决上述技术问题，本发明提供一种SOC芯片的时钟检测电路，连接一待观测的时钟输入以对该待观测的时钟进行检测，该时钟检测电路包括计时单元，用于当该时钟检测电路工作时产生时间信息。还包括:
[0006]配置信息存储单元，用于预先存储配置信息，该配置信息包括时钟关断判断门限值和毛刺判断门限值。
[0007]期望结果存储单元，预先存储期望文件，该期望文件包括时钟频率、占空比和关断的发生时间。
[0008]高频时钟产生单元，用于产生高频时钟信号。
[0009]时钟信号判断单元，用于根据该高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息。
[0010]检测计算单元，用于根据该时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和该计时单元产生的时间信息计算出该待观测时钟的频率和占空比，以及根据该时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息、该计时单元产生的时间信息、该配置信息存储单元中存储的配置信息判断该待观测时钟是否处于关断状态以及是否出现毛刺。
[0011]检测记录单元，用于存储该检测计算单元的计算结果。以及
[0012]文本对比单元，用于将该期望结果存储单元中存储的期望文件与该检测记录单元中存储的计算结果进行对比以输出自动验证结果。
[0013]本发明提供的一种SOC芯片的时钟检测电路，通过设置的检测计算单元对待观测的时钟信号进行时钟频率、时钟占空比、时钟是否被关断以及时钟出现毛刺等参数进行计算，并由文本对比单元根据期望结果与计算结果确定最终的仿真结果。所有事件都有时间记录，方便检查事件之间先后顺序和事件发生时间，并且可以不需要保存仿真的波形文件。从而，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。
【专利附图】
【附图说明】
[0014]图1为本发明实施方式中的SOC芯片的时钟检测电路的电路结构示意图；
[0015]图2为图1所示的SOC芯片的时钟检测电路中的上升沿判断模块的结构图；
[0016]图3为图1所示的SOC芯片的时钟检测电路中的下降沿判断模块的结构图。
[0017]标号说明 :
[0018]时钟检测电路10
[0019]高频时钟产生单元11
[0020]时钟信号判断单元12
[0021]上升沿判断模块121
[0022]下降沿判断模块122
[0023]计时单元13
[0024]当前频率值存储单元14
[0025]配置信息存储单元15
[0026]检测计算单元16
[0027]频率计算模块161
[0028]占空比计算模块162
[0029]时钟关断检测模块163
[0030]时钟毛刺检测模块164
[0031]期望结果存储单元17
[0032]检测记录单元18
[0033]文本对比单元19
【具体实施方式】
[0034]为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
[0035]请参阅图1，本发明实施方式中的SOC芯片的时钟检测电路10包括高频时钟产生单元11、时钟信号判断单元12、计时单元13、当前频率值存储单元14、配置信息存储单元15、检测计算单元16、期望结果存储单元17、检测记录单元18以及文本对比单元19。其中，该高频时钟产生单元11、时钟信号判断单元12以及检测计算单元16依次连接，该当前频率值存储单元14、配置信息存储单元15、计时单元13以及检测记录单元18均与该检测计算单元16连接，该期望结果存储单元17和检测记录单元18同时与该文本对比单元19连接。
[0036]当利用该时钟检测电路10开始进行时钟信号检测验证之前，需要把待观测的时钟输入连接到需要观测的时钟上，使待观测的时钟可以正确输入该时钟检测电路10。同时，该配置信息存储单元15预先存储配置信息，该配置信息包括时钟关断判断门限值和毛刺判断门限值。该期望结果存储单元17预先存储仿真用例中所期望的时钟频率、占空比和关断的发生时间，用于和实际验证中的检测记录文件进行比较。
[0037]当该时钟检测电路10开始进行时钟信号检测验证时，该高频时钟产生单元11用于产生高频时钟信号并输入该高频时钟信号至该时钟信号判断单元12，该时钟信号判断单元12用于判断待观测的时钟信号是否出现上升沿和/或下降沿，并当确定出现上升沿和/或下降沿时将对应的发生点信息发送至检测计算单元16。
[0038]在本实施方式中，该时钟信号判断单元12包括上升沿判断模块121和下降沿判断模块122。请同时参阅图2和图3，分别为该上升沿判断模块121和下降沿判断模块122的结构示意图。该上升沿判断模块121包括第一级寄存器D1、第二级寄存器D2以及上升沿判断器D3，该第一级寄存器Dl利用高频时钟产生单元11产生的高频时钟信号两次激荡该待观测时钟信号，若第一级寄存器Dl的输出值为高并且第二级寄存器D2的输出值为低时，该上升沿判断器D3确定此时的时钟信号出现上升沿。该下降沿判断模块122包括第一级寄存器D4、第二级寄存器D5以及下降沿判断器D6，同样，该第一级寄存器D4利用高频时钟产生单元11产生的高频时钟信号两次激荡该待观测时钟信号，若第一级寄存器D4的输出值为低并且第二级寄存器D5的输出值为高时，该下降沿判断器D6确定此时的时钟信号出现下降沿。
[0039]该计时单元13由计时器构成，用于当该时钟检测电路10工作时产生时间信息。该检测计算单元16根据该时钟信号判断单元12确定的出现上升沿和/或下降沿时对应的发生点信息和该计时单元13产生的时间信息计算出该待观测时钟的频率和占空比，以及根据该时钟信号判断单元12确定的出现上升沿和/或下降沿时对应的发生点信息、该计时单元13产生的时间信息、该配置信息存储单元15中存储的配置信息判断该待观测时钟是否处于关断状态以及是否出现毛刺。
[0040]在本实施方式中，该检测计算单元16包括频率计算模块161、占空比计算模块162、时钟关断检测模块163以及时钟毛刺检测模块164。其中，该频率计算模块161根据该上升沿判断模块121确定的上升沿发生点信息和该计时单元13产生的时间信息计算出该待观测时钟的频率，并把计算结果发送至该当前频率值存储单元14和该检测记录单元18存储。该占空比计算模块162根据该时钟信号判断单元12确定的上升沿或/和下降沿发生点信息和该计时单元13产生的时间信息计算出该待观测时钟的占空比，并把计算结果发送至该检测记录单元18存储。该时钟关断检测模块163根据该上升沿判断模块121确定的上升沿发生点信息、该计时单元13产生的时间信息以及该配置信息存储单元15存储的时钟关断判断门限值计算出该待观测时钟是否处于关断状态，并把判断结果发送至该检测记录单元18存储。该时钟毛刺检测模块164根据该时钟信号判断单元12确定的上升沿和/或下降沿发生点信息、该计时单元13产生的时间信息、该频率计算模块161计算出的该待观测时钟的频率以及该配置信息存储单元15存储的毛刺判断门限值计算出该待观测时钟是否出现毛刺，并把判断结果发送至该检测记录单元18存储。
[0041]具体地，该频率计算模块161计算该待观测时钟的频率的计算方法为:该频率计算模块161包括一上升沿时间存储器(图未示)，用于存储最近一次接收到的上升沿的时间，其初始默认值为O。每当接收到该上升沿判断模块121输出的上升沿有效信号时将当时该计时单元13输入的时间信息存储到该上升沿时间存储器内。当接收到下一次上升沿有效信号后，将当时的时间信息减去该上升沿时间存储器内的上一次上升沿时间信息以得到两次上升沿的时间差，然后用I除以时间(时间单位为秒)而得到频率值，同时把本次的时间信息更新存储到该上升沿时间存储器内以覆盖上次的时间信息。如果该频率计算模块161计算出的频率值和该当前频率值存储单元14中存储的频率值一样，则不向该检测记录单元18输出新的记录信息，如果该频率计算模块161计算出的频率值和该当前频率值存储单元14中存储的频率值不一样，则向该检测记录单元18输出新的记录信息，同时更新该当前频率值存储单元14。其中，该频率计算模块161输出到该检测记录单元18的文件格式为当前的频率和频率变化的时间点。
[0042]该占空比计算模块162计算该待观测时钟的占空比的计算方法为:每当接收到该上升沿判断模块121输出的上升沿有效信号后，将当时的计时单元13输入的时间信息存储到该上升沿时间存储器内。每当接收到该下降沿判断单元122输出的下降沿有效信号后，将当时的计时单元13输入的时间信息存储到该下降沿时间存储器内。当接收到下一次上升沿有效信号后，将当时的时间信息减去该上升沿时间存储器内的上一次上升沿时间信息以得到两次上升沿的时间差。然后，将该上升沿时间存储器的时间信息减去该下降沿时间存储器内的时间信息以得到高电平的时间长度，最后用高电平的时间长度除以两次上升沿的时间差以得到时钟占空比的值。如果该占空比计算模块162比较计算得到的最新的时钟占空比值和该当前占空比值存储器中的值一样时，则不向该检测记录单元18输出新的记录信息，如果该占空比计算模块162比较计算得到的最新的时钟占空比值和该当前占空比值存储器中的值不一样时，则向该检测记录文件单元18输出新的记录信息，同时更新该当前占空比存储器的为最新值。其中，该占空比计算模块162输出到该检测记录单元18的文件的格式为当前的时钟占空比和占空比变化的时间点。
[0043]该时钟关断检测模块163计算该待观测时钟是否处于关断状态的计算方法为:该时钟关断检测模块163包括一上升沿时间存储器，用于存储最近一次接收到上升沿的时间，其初始默认值为O。每当接收到该上升沿判断模块121输出的上升沿有效信号时将当时的计时单元13输入的时间信息存储到该上升沿时间存储器内。计算计时单元13当前输入的时间与该上升沿时间存储器中存储的时间值的时间差，将该时间差与该配置信息存储单元15中存储的时钟关断判断门限值进行比较，如果该时间差大于该时钟关断判断门限值时，则判断该待检测时钟被关断，并输出到该检测记录单元18存储。其中，该时钟关断检测模块163输出到检测记录文件的格式为判断时钟关断事件发生和发生的时间点。
[0044]该时钟毛刺检测模块164判断该待观测时钟是否出现毛刺的计算方法为:该时钟毛刺检测模块包括一上升沿时间存储器和一下降沿时间存储器，分别用于存储最近一次接收到上升沿和下降沿的时间，其初始默认值为O。每当接收到该上升沿判断模块121输出的上升沿有效信号后将当时的计时单元13输入的时间信息存储到该上升沿时间存储器内。每当接收到该下降沿判断单元122输出的下降沿有效信号后将当时的计时单元13输入的时间信息存储到该下降沿时间存储器内。计算上升沿时间存储器和下降沿时间存储器中存储的时间值的时间差值，如果该时间差值小于该配置信息存储单元15中存储的毛刺判断门限值，则判断该待检测时钟出现毛刺，并将该判断结果输出到该检测记录单元18。其中，该时钟毛刺检测模块164输出到该检测记录单元18的文件的格式为判断时钟出现毛刺事件发生和发生的时间点。
[0045]该文本对比单元19将该期望结果存储单元17中存储的期望文件与该检测记录单元18中存储的该检测计算单元16计算的检测记录文件进行对比以输出自动验证结果。具体地，该文本对比单元19根据该检测记录单元18中存储的检测记录文件判断是否有毛刺出现信息，如果有毛刺出现信息则输出的结果为错误。如果没有毛刺出现信息，则将期望文件与检测记录文件进行对比，当确定期望文件与检测记录文件一致时则输出结果为仿真正确，当确定期望文件与检测记录文件不一致时则输出结果为仿真错误。
[0046]本发明提供的一种SOC芯片的时钟检测电路，通过设置的检测计算单元对待观测的时钟信号进行时钟频率、时钟占空比、时钟是否被关断以及时钟出现毛刺等参数进行计算，并由文本对比单元根据期望结果与计算结果确定最终的仿真结果。所有事件都有时间记录，方便检查事件之间先后顺序和事件发生时间，并且可以不需要保存仿真的波形文件。从而，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。
[0047]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本发明的专利保护范围内。
【权利要求】
1.一种SOC芯片的时钟检测电路，连接一待观测的时钟输入以对所述待观测的时钟进行检测，所述时钟检测电路包括计时单元，用于当所述时钟检测电路工作时产生时间信息；其特征在于，还包括: 配置信息存储单元，用于预先存储配置信息，所述配置信息包括时钟关断判断门限值和毛刺判断门限值； 期望结果存储单元，预先存储期望文件，所述期望文件包括时钟频率、占空比和关断的发生时间； 高频时钟产生单元，用于产生高频时钟信号； 时钟信号判断单元，用于根据所述高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息； 检测计算单元，用于根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的频率和占空比，以及根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息、所述计时单元产生的时间信息、所述配置信息存储单元中存储的配置信息判断所述待观测时钟是否处于关断状态以及是否出现毛刺； 检测记录单元，用于存储所述检测计算单元的计算结果；以及文本对比单元，用于将所述期望结果存储单元中存储的期望文件与所述检测记录单元中存储的计算结果进行对比以输出自动验证结果。
2.如权利要求1所述的SOC芯片的时钟检测电路，其特征在于，所述时钟信号判断单元包括上升沿判断模块和下降沿判断模块，所述上升沿判断模块和下降沿判断模块均包括第一级寄存器、第二级寄存器以及判断器； 所述上升沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待观测时钟信号，当所述上升沿判断模块的第一级寄存器的输出值为高、第二级寄存器的输出值为低时判断器确定时钟信号出现上升沿； 所述下降沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待观测时钟信号，当所述下降沿判断模块的第一级寄存器的输出值为低、第二级寄存器的输出值为高时判断器确定时钟信号出现下降沿。
3.如权利要求2所述的SOC芯片的时钟检测电路，其特征在于，所述时钟检测电路还包括当前频率值存储单元，所述检测计算单元包括: 频率计算模块，用于根据所述上升沿判断模块确定的上升沿发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的频率，并把计算结果发送至所述当前频率值存储单元和所述检测记录单元存储； 占空比计算模块，用于根据所述上升沿判断模块和下降沿判断模块确定的上升沿或/和下降沿发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的占空比，并把计算结果发送至所述检测记录单元存储； 时钟关断检测模块，用于根据所述上升沿判断模块确定的上升沿发生点信息、所述计时单元产生的时间信息以及所述配置信息存储单元存储的时钟关断判断门限值计算出所述待观测时钟是否处于关断状态，并把判断结果发送至所述检测记录单元存储；以及 时钟毛刺检测模块，用于根据所述上升沿判断模块和下降沿判断模块确定的上升沿和/或下降沿发生点信息、所述计时单元产生的时间信息、所述频率计算模块计算出的所述待观测时钟的频率以及所述配置信息存储单元存储的毛刺判断门限值计算出所述待观测时钟是否出现毛刺，并把判断结果发送至所述检测记录单元存储。
4.如权利要求3所述的SOC芯片的时钟检测电路，其特征在于，所述频率计算模块包括一上升沿时间存储器，用于存储最近一次接收到的上升沿的时间，其初始默认值为O ;所述频率计算模块计算所述待观测时钟的频率包括: 当接收到所述上升沿判断模块输出的上升沿有效信号时将当时所述计时单元输入的时间信息存储到所述上升沿时间存储器内； 当接收到下一次上升沿有效信号后，将当时的时间信息减去所述上升沿时间存储器内的上一次上升沿时间信息以得到两次上升沿的时间差；以及 用I除以时间而得到频率值，并将本次的时间信息更新存储到所述上升沿时间存储器内以覆盖上次的时间信息；当所述频率值和所述当前频率值存储单元中存储的频率值一样时不向所述检测记录单元输出 新的记录信息，当所述频率值和所述当前频率值存储单元中存储的频率值不一样时向所述检测记录单元输出新的记录信息，并更新所述当前频率值存储单元，其中，输出到所述检测记录单元的文件格式为当前的频率和频率变化的时间点。
5.如权利要求3所述的SOC芯片的时钟检测电路，其特征在于，所述占空比计算模块包括一上升沿时间存储器、一下降沿时间存储器以及一当前占空比值存储器，分别用于存储最近一次接收到的上升沿和下降沿的时间以及存储当前的占空比值，其初始默认值均为O ;所述占空比计算模块计算所述待观测时钟的占空比包括: 当接收到所述下降沿判断单元输出的下降沿有效信号后，将当时的计时单元输入的时间信息存储到所述下降沿时间存储器内； 当接收到下一次上升沿有效信号后，将当时的时间信息减去所述上升沿时间存储器内的上一次上升沿时间信息以得到两次上升沿的时间差； 将所述上升沿时间存储器的时间信息减去所述下降沿时间存储器内的时间信息以得到高电平的时间长度；以及 用高电平的时间长度除以两次上升沿的时间差以得到时钟占空比的值；将计算得到的时钟占空比值和所述当前占空比值存储器中的值进行比较，并当确定一样时不向所述检测记录单元输出新的记录信息，当确定不一样时向所述检测记录文件单元输出新的记录信息，并更新所述当前占空比存储器的为最新值，其中，输出到所述检测记录单元的文件的格式为当前的时钟占空比和占空比变化的时间点。
6.如权利要求3所述的SOC芯片的时钟检测电路，其特征在于，所述时钟关断检测模块包括一上升沿时间存储器，用于存储最近一次接收到上升沿的时间，其初始默认值为O ;所述时钟关断检测模块计算所述待观测时钟是否处于关断状态包括: 当接收到所述上升沿判断模块输出的上升沿有效信号时将当时的计时单元输入的时间信息存储到所述上升沿时间存储器内； 计算计时单元当前输入的时间与所述上升沿时间存储器中存储的时间值的时间差；以及 将所述时间差与所述配置信息存储单元中存储的时钟关断判断门限值进行比较，当确定所述时间差大于所述时钟关断判断门限值时判断所述待检测时钟被关断，并输出到所述检测记录单元存储，其中，输出到检测记录文件的格式为判断时钟关断事件发生和发生的时间点。
7.如权利要求3所述的SOC芯片的时钟检测电路，其特征在于，所述时钟毛刺检测模块包括一上升沿时间存储器和一下降沿时间存储器，分别用于存储最近一次接收到上升沿和下降沿的时间，其初始默认值为O ;所述时钟毛刺检测模块判断所述待观测时钟是否出现毛刺包括: 当接收到所述上升沿判断模块输出的上升沿有效信号后将当时的计时单元输入的时间信息存储到所述上升沿时间存储器内； 当接收到所述下降沿判断单元输出的下降沿有效信号后将当时的计时单元输入的时间信息存储到所述下降沿时间存储器内； 计算上升沿时间存储器和下降沿时间存储器中存储的时间值的时间差值，并当确定所述时间差值小于所述配置信息存储单元中存储的毛刺判断门限值时判断所述待检测时钟出现毛刺，并将所述判断结果输出到所述检测记录单元，其中，输出到所述检测记录单元的文件的格式为判断 时钟出现毛刺事件发生和发生的时间点。
8.如权利要求1所述的SOC芯片的时钟检测电路，其特征在于，所述文本对比单元根据该检测记录单元中存储的计算结果判断是否有毛刺出现信息，并当确定有毛刺出现信息时输出的结果为错误；当确定没有毛刺出现信息时将所述期望文件与所述计算结果进行对t匕，当确定所述期望文件与所述计算结果一致时输出结果为仿真正确，当确定所述期望文件与所述计算结果不一致时输出结果为仿真错误。
【文档编号】G01R31/00GK103728516SQ201410009296
【公开日】2014年4月16日 申请日期:2014年1月9日 优先权日:2014年1月9日
【发明者】廖裕民 申请人:福州瑞芯微电子有限公司