技术总结
本发明实施例提供了一种IOL测试验证方法和装置，将FPGA中的各个待验证的IOL单元串接，并建立与各级IOL单元对应的比对链；将激励输入串接的IOL单元中的第一级IOL单元和比对链，激励沿着串接的IOL单元进行传递，其中，上一级的IOL单元的输出作为下一级的IOL单元的输入，将各级IOL单元的输出与对应的比对链的输出进行比对，根据比对结果判断IOL单元功能和/或连接关系是否正常。通过本发明的实施，通过IOL单元链与比对链之间的输出的比对，实现了对IOL功能正常与否以及各单元的引脚的连接关系正确是否的验证，保证了IOL测试的准确性。
技术研发人员：张健;蒯金
受保护的技术使用者：深圳市紫光同创电子有限公司
文档号码：201611209490
技术研发日：2016.12.23
技术公布日：2017.06.09