一种集成电路分析中透射电镜平面样品的制备方法
【技术领域】
[0001]本发明涉及集成电路制造技术领域，更具体地说，涉及一种集成电路分析中透射电镜(TEM)平面样品的制备方法。
【背景技术】
[0002]半导体集成电路作为新的一代电子器件问世以来，发展极为迅速。在近廿年内，经历了从小规模、中规模到大规模集成三个发展阶段。目前，正在向着超大规模集成的阶段发展，它的研制及其应用已成为现代科学技术中极为活跃的重要领域之一。
[0003]半导体集成电路芯片是经过非常多的复杂工艺，将多晶硅、氧化硅、金属互连层等一层层地堆叠上去，从而将无数个器件连接在一起，实现复杂的功能。在半导体集成电路芯片设计及加工过程中，失效分析等工作显得十分重要，它对使芯片设计者对芯片问题处作针对性的测试，以便更快更准确的验证设计方案，若芯片部分区域有问题，可对此区域隔离，以便找到问题的症结。在失效分析工作前，需要进行平面TEM的样品制备。
[0004]透射电镜(TEM)是研究材料的重要仪器之一，在纳米技术的基础研究及开发应用中也不例外。这一技术的特点是从纳米或微米尺度的试样中直接切取可供透射电镜或高分辨电镜研究的薄膜。技术的另一重要特点是不损伤试样的原始组织。
[0005]TEM在包括集成电路分析在内的各个领域都有着极为广泛且越来越重要的应用，而聚焦离子束(Focused 1n beam简称FIB)制样则是半导体领域最为主要的TEM样品制备手段。除了截面TEM样品，很多时候需要做平面的TEM分析。平面TEM样品的制备目前也主要是使用FIB来完成的。
[0006]聚焦离子束(FIB)是将液态金属(Ga)离子源产生的离子束经过离子枪加速，聚焦后照射于样品表面产生二次电子信号取得电子像。此功能与SEM(扫描电子显微镜)相似，或用强电流离子束对表面原子进行剥离，以完成微、纳米级表面形貌加工。通常是以物理溅射的方式搭配化学气体反应，有选择性的剥除金属、氧化硅层或沉积金属层。
[0007]目前平面TEM的样品制备流程主要如下:
[0008]首先，将半导体集成电路芯片样品平放在平台上，将样品截面通过裂片或研磨制备到接近目标区域(如图1所示)；
[0009]然后，再将样品使用聚焦离子束切割第一面(如图2所示)和第二面(如图3所示);
[0010]最终，形成TEM样品(如图4所示)。
[0011]本领域技术人员清楚，在反向工程的分析中，例如，在对某一个芯片做反向工程分析时，需要在其上的某块区域做一个平面TEM样品来分析多晶硅栅(Poly Gate)等结构，而整个芯片则需要保持完好以便后续可以进行更多的区域分析。然而，上述制备平面TEM的样品过程的第一步是需要将样品裂片或研磨至截面接近目标点，这个步骤会造成芯片上的一大块区域被完全去除，特别是从而对后续的分析带来极大的困难或造成后续分析无法进行。
[0012]因此，如何在获得目标区域平面TEM数据的同时而不会破坏整个芯片，这是一个对业界人员的全新挑战。
【发明内容】
[0013]本发明的目的为提供一种集成电路分析中透射电镜(TEM)平面样品的制备方法，该方法通过使用承载片作为过渡的媒介，能够很方便的制备平面TEM样品，更重要的是该方法能够使整个芯片免遭大的破坏，为后续的各种分析提供了很好的条件。
[0014]为实现上述目的，本发明的技术方案如下:
[0015]—种集成电路分析中透射电镜平面样品的制备方法，用于暴露具有多层结构的集成电路芯片的至少一预设目标区域，其中，所述的目标区域中包含需检测的目标结构样品，其包括如下步骤:
[0016]步骤S1:提供一个承载片，并将含有目标结构样品的芯片和所述的承载片按水平方向固定在样品座上，并放入聚焦离子束装置的工艺腔中，其中，所述承载片至少有一个平整且干净的一条边；
[0017]步骤S2:采用聚焦离子束切下一块含有目标区域的芯片结构；并使用纳米操作仪将切下的芯片结构焊接在所述承载片平整且干净的边上；其中，所述含有目标结构样品的芯片各层与所述聚焦离子束发射方向相垂直；
[0018]步骤S3:将焊接有所述芯片结构的承载片从聚焦离子束装置的工艺腔中取出后，调整为垂直方向再放入聚焦离子束装置的工艺腔中；
[0019]步骤S4:使用纳米操作仪将所述芯片结构转移并焊在TEM铜环上；
[0020]步骤S5:使用聚焦离子束，从集成电路芯片的表面层开始去除所述预设目标层之上的一层或多层，获得所需的平面TEM样品，其中，所述含有目标结构样品的芯片各层与所述聚焦离子束发射方向相平行。
[0021]优选地，所述步骤S3中将焊接有所述芯片结构的承载片从聚焦离子束装置的工艺腔中取出后，调整为垂直方向再放入聚焦离子束装置的工艺腔中时，所述切下的芯片结构焊接在所述承载片平整且干净边的上端。
[0022]优选地，所述步骤S2中在目标区域使用聚焦离子束切下一块含有目标的芯片结构的面积为(I?1um)* (I?1um)。
[0023]优选地，所述步骤S2中在目标区域使用聚焦离子束切下一块含有目标的芯片结构的目标层次的深度范围为I?5um。
[0024]优选地，所述承载片的材料为导电材质。
[0025]优选地，所述承载片的材料为硅。
[0026]优选地，所述步骤S2切下一块含有目标区域的芯片结构的截面距目标样品的最短距离为I?4微米。
[0027]优选地，所述步骤S2切下一块含有目标区域的芯片结构的形状为直角三角形。
[0028]优选地，所述直角三角形芯片结构的直角边与所述承载片的平整且干净的一条边焊接在一起。
[0029]优选地，所述预设目标区域为栅极氧化层、CT层或金属层。
[0030]从上述技术方案可以看出，该发明通过使用承载片作为过渡的媒介，只在目标区域截取平面TEM样品而不会对整个芯片造成大的破坏，非常适合芯片反向工程等分析目标较多但芯片数量有限的情况，能够很方便的制备平面TEM样品，更重要的是该方法能够使整个芯片免遭大的破坏，为后续的各种分析提供了很好的条件，且该方法可以降低制样难度和分析成本，提高分析效率和质量，是非常有效的。
【附图说明】
[0031]图1为现有技术中多层集成电路芯片至少具有一预设目标区域的样品结构示意图；
[0032]图2为现有技术中TEM样品第一面切割完成后的效果不意图
[0033]图3为现有技术中为??Μ样品第二面切割完成后的效果示意图
[0034]图4为现有技术中为最终TEM样品完成后的效果不意图
[0035]图5为本发明集成电路分析中透射电镜平面样品的制备方法的实施例流程示意图
[0036]图6-20为采用本发明集成电路分析中透射电镜平面样品的制备方法各步骤后所获得的效果示意图。
【具体实施方式】
[0037]下面结合附图5至20，对本发明的【具体实施方式】作进一步的详细说明。需要说明的是，为满足后续检测方法的需要，例如:在本发明的实施例中，暴露具有多层结构的集成电路芯片的至少一预设目标区域，其中，该预设目标区域中包含需检测的目标结构样品，该目标结构样品可以暴露至预设目标层的表面，其可以理解为用于暴露图6所示的多层结构的集成电路芯片的任何一或多层预设目标层，这些目标层中包含需检测的目标样品。预设目标层可以为栅极氧