收地址输入的地址引脚、用于接收数据输入的数据引脚，以及用于接收控制信号输入的控制引脚。为了描述的简单和方便，下文中，将连接到地址引脚的输入边界寄存器称为A类寄存器，将连接到数据引脚的输入边界寄存器称为B类寄存器，将连接到控制引脚的输入边界寄存器称为C类寄存器。
[0033]可以理解，A类、B类以及C类这些不同类型的输入边界寄存器由于连接到不同类型的输入引脚，就需要提供不同类型的输入信号。另一方面，如本领域技术人员所知，测试向量是为了检查测试目标是否存在故障，而加载到测试目标的测试性激励或脉冲。为了对不同类型的输入引脚进行测试，就需要将不同的测试向量加载到相应的边界寄存器，进而加载到存储器。因此，输入边界寄存器所需要的测试向量的数目取决于它所连接到的输入引脚的类型。基于不同类型的输入引脚所接收的信号的工作原理，本领域技术人员利用现有技术的分析方法已经可以得到，至少需要4个测试向量才能测试出地址引脚的故障。也就是说，对于A类寄存器，即连接到地址引脚的输入边界寄存器，所需要的测试向量的数目N = 4。类似地，可以分析得到，B类寄存器需要的测试向量的数目N = 3 ;而C类寄存器需要的测试向量的数目N = 4。
[0034]获得了以上的数目N，就可以执行步骤203，其中，基于所述数目N，布置扫描链，使得在所述扫描链中，在所述输入边界寄存器的上游且紧邻所述输入边界寄存器，存在至少(N-1)个连续的非边界寄存器。
[0035]为了描述上述扫描链的布置，首先回顾一下现有技术中已有的扫描链的构成。如本领域技术人员所知，扫描链由一系列集成电路设计中的寄存器串接而成，并在测试模式下形成测试路径。在扫描测试模式下，测试向量被加载到扫描链的各个寄存器上。
[0036]图3示出现有技术的扫描链中的寄存器单元。如图3所示，寄存器单元包括一寄存器330和一复用选择器340。寄存器330的数据输入连接到复用选择器340的输出。复用选择器340具有两个输入端，分别接收数据输入(Data)和扫描测试输入(SI)，其中数据输入来自集成电路中该寄存器所连接的上游功能逻辑，扫描测试输入来自扫描链中该寄存器的上一级寄存器的输出。复用选择器340在扫描使能(SE)信号的控制下对两路输入进行选择。在扫描使能SE信号为I的情况下，也就是，集成电路处于扫描测试模式的情况下，复用选择器340选择扫描输入端,也就是将扫描测试信号输入给寄存器；在扫描使能SE信号为O的情况下，也就是，集成电路处于常规工作模式的情况下，复用选择器340选择数据输入端，也就是将常规逻辑数据输入给寄存器。
[0037]在步骤203中，希望沿扫描链在输入边界寄存器的上游布置N-1个连续的非边界寄存器。为此，可以基于图3的包含复用选择器的寄存器单元结构，在输入边界寄存器上游形成连续的N-1个非边界寄存器。具体地，可以将N-1个非边界寄存器中的前N-2个的每一个的输出连接到下一非边界寄存器所对应的复用选择器的扫描输入端，并将所述N-1个非边界寄存器中的最后一个的输出连接到所述输入边界寄存器所对应的复用选择器的扫描输入端。在一个实施例中，基于图3的寄存器单元，可以布置形成图4所示的扫描链片段。在图4中，示例性示出A类寄存器及其上游的寄存器(其中忽略了各寄存器的控制信号，这将在后面进行描述)。如前所述，A类寄存器需要的测试向量的数目N = 4，因此，在A类寄存器上游，布置3个非边界寄存器(为了简单，此处示出为X类寄存器)，这3个X类寄存器依次连续连接，其每一个都将其输出连接到下游寄存器所对应的复用选择器的扫描输入端。类似地，可以在B类寄存器和C类寄存器上游布置相应数目的非边界寄存器。
[0038]可以理解，集成电路设计中存在大量的非边界寄存器。在一个实施例中，从集成电路中的非边界寄存器中随机选择N-1个，用于布置在输入边界寄存器上游。另一方面，出于各种测试需要，集成电路中往往已经存在有一些扫描链，这些扫描链可能设计用于不同测试目的。为了“复用”已有的扫描链，在一个实施例中，在步骤203，从输入边界寄存器开始，沿已有的扫描链向前回溯，判断其紧邻上游是否存在连续的N-1个非边界寄存器。如果判断结果为是，那么可以直接利用原有扫描链用于存储器时序测试；如果判断结果为否，就首先确定缺少的非边界寄存器的数目L (L〈 = N-1)，然后从原扫描链中选择L个非边界寄存器连接到输入边界寄存器上游，类似于图4的连接方式。由此，通过对原扫描链进行重构或重新排序，来构建所需的扫描链。
[0039]除了对寄存器进行排序和连接布置之外，还需要对这些寄存器进行时序和工作模式的控制，使其可工作于存储器时序测试模式。为此，执行步骤204，设置输入边界寄存器以及上述N-1个非边界寄存器的控制信号，使其在存储器时序测试模式下接收扫描测试输入作为测试向量。
[0040]为了实现上述控制，在一个实施例中，直接利用指示存储器时序测试模式的信号，即时序测试模式STM信号，来控制扫描链中寄存器单元的复用选择器。具体地，在一个例子中，用时序测试模式STM信号代替图3中所示的原有扫描使能SE信号，来对复用选择器进行控制。这样，在时序测试模式STM信号为I的情况下，也就是，处于时序测试模式的情况下，复用选择器选择扫描输入端，相应地，寄存器接收扫描测试输入；在时序测试模式STM信号为O的情况下，复用选择器选择数据输入端，也就是将常规逻辑数据输入给寄存器。可以对扫描链中的输入边界寄存器和非边界寄存器中的任意寄存器进行以上控制，使其在存储器时序测试模式下接收扫描测试输入作为测试向量。
[0041]然而，如前所述，在一种实施方式下，通过重构原有的扫描链来形成需要的扫描链。此时，在进行信号选择控制时，也希望不影响原有的扫描控制。为此，可以在原有扫描控制信号的基础上进一步添加时序测试模式STM信号作为控制信号。图5示出根据一个实施例的寄存器单元。对比图5和图3可以看到，相比于图3所示的原有扫描链的寄存器单元，图5的寄存器单元添加了一个或门，并将原有扫描使能信号SE和时序测试模式STM信号两者作为或门的输入，利用或门的输出作为寄存器对应的复用选择器的选择控制信号。这样，在原有扫描使能信号SE和时序测试模式STM信号之一为I时,寄存器都会接收扫描测试输入，进入测试状态；只有在原有扫描使能信号SE和时序测试模式STM信号均为O时，寄存器才会接收数据输入，处于常规逻辑工作状态。通过对所构建的扫描链中的输入边界寄存器和非边界寄存器进行图5所示的控制，这些寄存器就可以同时用于原有扫描链所针对的测试，以及新构建的扫描链所针对的存储器时序测试。
[0042]通过以上所述的步骤201-204，构建了一种用于存储器时序测试的扫描链，其中重新布置了存储器的输入边界寄存器及其上游寄存器，从而便于测试向量的加载。另一方面，在加载测试向量进行测试之后，需要从存储器的输出侧读取测试结果。因此，作为扫描链的另一部分，存储器输出侧的边界寄存器也应该适用于存储器时序测试模式，也就是被设置为，在存储器时序测试模式下，接收扫描测试输入。在此基础上，为了增强测试结果的可控性和可观测性，还可以对输出侧的边界寄存器进行进一步设置，使其锁存测试结果，便于结果观测。相应地，在一个实施例中，构建扫描链的方法还包括以下步骤:确定输出边界寄存器；确定输出到所述输出边界寄存器的寄存器；对所述输出到输出边界寄存器的寄存器的控制信号进行设置，使所述输出边界寄存器能够锁存存储器时序测试模式下的结果。
[0043]如前所述，输出边界寄存器是存储器的输出引脚所连接到的第一级寄存器，位于存储器的输出接口侧。输出边界寄存器的确定可通过分析网表或者类似的记录集成电路连接信息的文件来实现，在此不再详细描述。在找到输出边界寄存器后，通过从输出边界寄存器的输入端向信号来源方向追溯，可能会找到至少一个寄存器，该寄存器的输出直接地或间接地连接到输出边界寄存器的输入。可以理解，在存在前级寄存器的情况下，前级寄存器的输出端和存储器的输出端连接到组合逻辑，然后组合逻辑的输出连接到所述输出边界寄存器。信号追溯的方法是本领域常用技术手段，在此不再详细描述。在下面的描述中，将所述输出到输出边界寄存器的寄存器称为前级寄存器。
[0044]由于组合逻辑会对前级寄存器的输出和存储器的输出进行运算，因此所述组合逻辑输出，未必与所述存储器的输出相同。为了使得所述输出边界寄存器能够锁存时序测试模式下的结果，需要设置所述前级寄存器的控制信号，从而使得在对存储器进行时序测试时，所述组合逻辑的输出与所述存储器的输出相同，这样输出边界寄存器才能锁存存储器的输出。在一个实施例中，可以在该寄存器的输出和输入之间形成一回路，并至少利用附加复用选择器和时序测试模式STM信号控制该回路。
[0045]图6示出根据一个实施例的前级寄存器的单元。如图6所示，该单元不仅包含前级寄存器60，还包括两个复用选择器，即第一复用选择器61和第二复用选择器62，以及一个或门。原有扫描使能信号SE和时序测试模式STM信号两者作为或门的输入,或门的输出作为第一复用选择器61的选择控制信号。并且，原有扫描使能信号SE作为第二复用选择器62的选择控制信号。此外，从前级寄存器的输出到第二复用选择器62的数据输入，连接形成一回路。通过上述布置，在原有扫描使能信号SE和时序测试模式STM信号均为O的情况下，也就是非测试模式下，前级寄存器60工作于常规逻辑状态，从第一复用选择器的数据输入端获得数据输入。而在时序测试模式下，即时序测试模式STM信号为I的情况下，如果扫描使能SE信号也为1，则选择第二复用选择器的扫描输入端作为寄存器的输入，也就是说寄存器仍然接收扫描测试输入；如果扫描使能SE信