一种无运放高阶温漂补偿的带隙基准电路的制作方法
专利名称:一种无运放高阶温漂补偿的带隙基准电路的制作方法
【专利摘要】本实用新型公开一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6。述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3。使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。
【专利说明】
-种无运放高阶溫漂补偿的带隙基准电路
技术领域
[0001] 本实用新型设及一种带隙基准电路。
【背景技术】
[0002] 带隙基准电路作为高精度的ADC、DAC转换器W及在通信电路中的基本组件，它为 其他电路模块提供一个精准的电压源或电流源。带隙基准源始终是集成电路中重要的单元 模块，它的溫度特性和抗噪声干扰能力是影响到集成电路精度和性能的关键因素。传统的 带隙基准电路在0~70°C的溫度范围内产生溫度系数为50ppm/°C左右的基准电压
[0003] 近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的溫度特性，目 前出现的高阶补偿技术包括:指数曲线补偿技术、分段线性补偿技术、基于电阻的高阶溫度 特性补偿方法等，例如，Ying Cao等提出了利用动态基础泄露补偿技术进行高阶补偿，使基 准电压在-40~125°C范围内溫度系数达到15ppm/°C ;Gong Xiao-feng等利用不同的电阻材 料进行高阶溫度补偿，电路的溫度变化范围大，但产生的溫度系数很高;LeiIa Koushaeian 等利用电流镜和运算放大器来减小溫度系数，其溫度系数为4.7ppm/°C;
[0004] 传统的带隙基准电路如图1所示，其溫度补偿的基本原理是将两个拥有相反溫度 系数的电压W合适的权重相加，最终获得具有与溫度无关的基准电压，其公式是：
[0005]
[0006] 其中，Vbe,Q2是晶体管Q2的发射极基极电压，是和绝对溫度成反比的负溫度系数电 压;R2、R3是电阻；Vt是一阶负溫度系数电压，
，K是玻尔兹曼常数、q是单位电荷电 量、T是绝对溫度。通过精确调整的比率，可W让输出量的溫度系数被完全抵消，从而 得到与溫度无关的电压。
[0007] 传统的基准电压源的缺点在于：由于晶体管Vbe与溫度不是线性关系，除一阶项还 有高阶非线性项，而传统的带隙基准只对Vbe的一阶项进行了补偿，其负溫度相关性的Vbe高 阶项并没有得到补偿，从而导致电路的溫度特性较差。
[000引对于目前出现的高阶补偿方法大都采用运算放大器去实现，或者只补偿了Vbe的一 阶和部分高阶项，运算放大器的性能本身会随着溫度的变化而降低。同时由于运算放大器 产生的失调电压对带隙基准的输出电压带来很大影响，因此，溫度系数依然不能降到很低。 【实用新型内容】
[0009] 为了解决现有技术存在的不足，本实用新型的目的是提供一种无运放高阶溫漂补 偿的带隙基准电路。该电路使用无运算放大器高阶补偿基准电路降低了输出基准电压的溫 度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比(PSRR)。
[0010] 为实现上述目的，本实用新型所采用的技术方案是：
[0011] -种无运放高阶溫漂补偿的带隙基准电路，包括正溫度系数电路、负溫度系数电 路和高阶补偿电路，正溫度系数电路用于产生随溫度变化正相关的电流，负溫度系数电路 用于产生随溫度变化负相关的负溫度系数电流，高阶补偿电路是由正负溫度系数电路串联 组成，用来补偿输出负溫度相关性V邸的高阶项，使输出具有超低溫漂的基准电压;所述正 溫度系数电路包括:PMOS 管 Ml a、PMOS 管 mb、PMOS 管 M2a、PMOS 管 M2b、PMOS 管 M3a、PMOS 管 M3b、 PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻Rl、分压电阻R2，NPN型S 极管QUNPN型S极管Q2，PM0S管Mla、PM0S管M2a、PM0S管M3a、PM0S管M&1中源极相连且与V孤 连接，栅极相连且与PMOS管mb的漏极连接，PMOS管Mla、PM0S管M2a、PM0S管M3a、PM0S管MSa 中的漏极依次与PMOS管mb、PM0S管M2b、PM0S管M3b、PM0S管MSb中的源极连接，PMOS管mb的 漏极通过偏置电阻Rl与NMOS管M4的漏极连接，PMOS管mb、PMOS管M2b、PMOS管M3b、PMOS管 M加中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅 极和NMOS管M5的漏极连接，NMOS管M5和醒OS管M6中的栅极相连，PMOS管M3b的漏极与醒OS 管M6中的栅极和漏极相连，NMOS管M4与醒OS管M6中源极相连且该源极与NPN型S极管Q2中 的基极和集电极连接，N型S极管Q2中的发射极通过分压电阻R2连接公共地GND，醒OS管M5 的源极与N型S极管Ql中的基极和集电极连接，N型S极管Ql中的发射极连接公共地GND。 [0012] 进一步地，所述负溫度系数电路包括:PM0S管M7a、PM0S管M7b、PM0S管M9a、PM0S管 M9b，NPN型S极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与V孤连 接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4 的另一端连接PMOS管M7b、PM0S管M9b中的栅极W及NPN型S极管Q3中的基极和集电极，NPN 型S极管Q3中的发射极通过电阻R3接公共地GND。
[0013] 进一步地，所述的高阶补偿电路包括:PNP型S极管Q4、PNP型S极管Q5,电阻R5a、 电阻R5b、电阻R6、电阻R7，NMOS管MlO，所述电阻R7的一端连接所述的PMOS管M8b的漏极W及 所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R加的一端W及醒OS管Ml 0中 的栅极和漏极，醒OS管MlO中的源极接公共地GND，电阻R5a的另一端接PNP型S极管Q5的集 电极，电阻R5b的另一端接PNP型S极管Q4中的集电极和基极，PNP型S极管Q4、Q5中的基极 相连，PNP型S极管Q4中的发射极接公共地GND，PNP型S极管Q5中的发射极通过电阻R6接接 公共地GND。
[0014] 本实用新型的有益效果:使用无运算放大器高阶补偿基准电路降低了输出基准电 压的溫度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比(PSRR)。
【附图说明】
[0015] 下面结合附图和【具体实施方式】对本实用新型作进一步详细说明：
[0016] 图1为现有技术中带隙基准电路的电路结构图；
[0017] 图2为本实用新型的电路结构图。
【具体实施方式】
[0018] 如图2所示，一种无运放高阶溫漂补偿的带隙基准电路，包括正溫度系数电路、负 溫度系数电路和高阶补偿电路，正溫度系数电路用于产生随溫度变化正相关的电流，负溫 度系数电路用于产生随溫度变化负相关的负溫度系数电流，高阶补偿电路是由正负溫度系 数电路串联组成，用来补偿输出负溫度相关性VBE的高阶项，使输出具有超低溫漂的基准电 压；所述正溫度系数电路包括:PMOS管Mla、PMOS管mb、PMOS管M2a、PMOS管M2b、PMOS管M3a、 PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻Rl、分压电阻 R2，NPN 型 S 极管Ql、NPN 型 S极管Q2，PMOS 管 Ml a、PMOS 管 M2a、PMOS 管 M3a、PMOS 管 MSa 中源极 相连且与V抓连接，栅极相连且与PMOS管Mlb的漏极连接，PMOS管祖3、？105管12日、？105管 M3a、PMOS管做a中的漏极依次与PMOS管m b、PMOS管M2b、PMOS管M3b、PMOS管做b中的源极连 接，PMOS管1化的漏极通过偏置电阻Rl与NMOS管M4的漏极连接，PMOS管mb、PM0S管M2b、PM0S 管M3b、PM0S管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M化的漏极与 醒OS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和NMOS管M6中的栅极相连，PMOS管M3b 的漏极与醒OS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN 型=极管Q2中的基极和集电极连接，N型=极管Q2中的发射极通过分压电阻R2连接公共地 GND，NM0S管M5的源极与N型S极管Ql中的基极和集电极连接，N型S极管Ql中的发射极连接 公共地GND。
[0019] 在正溫度系数电路中包含一个分支偏置电路，所述偏置电路由组成共源共栅结构 的偏置PMOS管Mla/M化、偏置电阻Rl和偏置NMOS管M4构成。偏置PMOS管Mla/M化与共源共栅 电流镜PMOS管M2a/M化、M3a/M3b并联，即栅极对应相连;偏置电阻Rl为PMOS管Mla/M化提供 偏置栅压;NMOS管M4的偏置栅压由中间支路PMOS管M2b的漏极提供，同时运条偏置电路为正 溫度系数电路提供负反馈，使A2，B2点电压更加稳定。在A2，B2点电压相等下，由分压电阻R2 的作用，S极管Ql的基极-发射极电压Vbe-QI与S极管Q2基极-发射极电压VBE-Q2产生电压差 AVbe。由晶体管的特征知AVbe与绝对溫度成正比，进而产生正溫度系数电流AVbe/R2。在共 源共栅管的作用下，Al, Bl点电压和A2，B2点电压分别近似相等，运样减小了沟道长度调制 效应的影响，减小了输出基准电流随电源电压变化的影响，即提高了输出基准电流的电源 抑制比（PSRR)。
[0020] 所述负溫度系数电路包括:PMOS管M7a、PM0S管M7b、PM0S管M9a、PM0S管M9b，NPN型 S极管Q3,电阻R3、电阻R4,所述PMOS管M7a、PM0S管M9a中的源极相连且与VDD连接，栅极也 相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端 连接PMOS管M7b、PM0S管M9b中的栅极W及NPN型S极管Q3中的基极和集电极，NPN型S极管 Q3中的发射极通过电阻R3接公共地GND。在NPN型S极管Q3上产生一个具有负溫度系数的PN 结电压Vbe,通过调节电阻R3来改变负溫度系数。
[0021] 所述的高阶补偿电路包括:PNP型S极管Q4、PNP型S极管Q5,电阻R5a、电阻R5b、电 阻R6、电阻R7，NMOS管Ml 0，所述电阻R7的一端连接所述的PMOS管MSb的漏极W及所述的PMOS 管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端W及NMOS管Ml 0中的栅极和漏 极，NMOS管Ml0中的源极接公共地GND，电阻R5a的另一端接PNP型S极管Q5的集电极，电阻 R化的另一端接PNP型S极管Q4中的集电极和基极，PNP型S极管Q4、Q5中的基极相连，PNP型 S极管Q4中的发射极接公共地GND，PNP型S极管Q5中的发射极通过电阻R6接接公共地GND。
[0022] 通过电流镜把产生负溫度系数的电流成W倍数关系复制出来，将运具有正、负溫 度特性的两部分电流叠加后给高阶电路做高阶补偿。其中，PMOS管Mla、PM0S管M2a、PM0S管 M3a、PM0S 管 MSa 的宽长比（W/L)为 N: 1:1 :M，对应的 PMOS 管 mb、PM0S 管 M2b、PM0S 管 M3b、PM0S 管M8b的宽长比（W/L)也为N: 1:1 :M;PM0S管M7a、PM0S管M9a的宽长比（W/L)为1 :K，对应的 PMOS管M7b、PM0S管M9b的宽长比(W/L)也为1: K。高阶补偿电路模块通过PNP型S极管Q4/PNP 型=极管Q5产生与Vbe高阶项符号相反的表达式，同时，NMOS管MlO管上电流具有负溫度特性 来做更高阶补偿，达到抵消正溫度系数电流中高阶非线性分量。调节电阻R5a/电阻R5b使两 电阻Rf5a与电阻R5b上电流相等;NMOS管MlO的作用是牵制C点的电压来调节补偿高阶项的溫 度系数值。
[0023] W上所述是本实用新型的优选实施方式而已，当然不能W此来限定本实用新型之 权利范围，应当指出，对于本技术领域的普通技术人员来说，对本实用新型的技术方案进行 修改或者等同替换，都不脱离本实用新型技术方案的保护范围。
【主权项】
1. 一种无运放高阶温漂补偿的带隙基准电路，其特征在于:包括正温度系数电路、负温 度系数电路和高阶补偿电路，正温度系数电路用于产生随温度变化正相关的电流，负温度 系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数 电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电 压；所述正温度系数电路包括:PMOS管Mia、PMOS管Ml b、PMOS管M2a、PMOS管M2b、PMOS管M3a、 PMOS 管 M3b、PMOS 管 M8a、PMOS 管 M8b，NMOS 管 M4、NMOS 管 M5、NMOS 管 M6，偏置电阻 R1、分压电阻 R2，NPN型三极管Q1、NPN型三极管Q2，PM0S管Ml a、PM0S管M2a、PM0S管M3a、PM0S管M8a 中源极 相连且与VDD连接，栅极相连且与PMOS管Mlb的漏极连接，PMOS管Mla、PM0S管M2a、PM0S管 M3a、PMOS管M8a中的漏极依次与PMOS管Ml b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连 接，PMOS管Mlb的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管Mlb、PM0S管M2b、PM0S 管M3b、PM0S管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与 匪0S管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和NMOS管M6中的栅极相连，PMOS管M3b 的漏极与匪OS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN 型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地 GND，NM0S管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接 公共地GND。2. 根据权利要求1所述的无运放高阶温漂补偿的带隙基准电路，其特征在于:所述负温 度系数电路包括:PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、 电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b 的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS 管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电 阻R3接公共地GND。3. 根据权利要求2所述的无运放高阶温漂补偿的带隙基准电路，其特征在于:高阶补偿 电路包括:PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管Ml0， 所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另 一端连接电阻R5a、电阻R5b的一端以及NMOS管Ml 0中的栅极和漏极，匪0S管Ml 0中的源极接 公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管 Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共 地GND，PNP型三极管Q5中的发射极通过电阻R6连接公共地GND。
【文档编号】G05F1/567GK205692085SQ201620332710
【公开日】2016年11月16日
【申请日】2016年4月20日 公开号201620332710.9, CN 201620332710, CN 205692085 U, CN 205692085U, CN-U-205692085, CN201620332710, CN201620332710.9, CN205692085 U, CN205692085U
【发明人】陈忠学, 章国豪, 何全, 余凯
【申请人】广东工业大学
【专利摘要】本实用新型公开一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6。述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3。使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。
【专利说明】
-种无运放高阶溫漂补偿的带隙基准电路
技术领域
[0001] 本实用新型设及一种带隙基准电路。
【背景技术】
[0002] 带隙基准电路作为高精度的ADC、DAC转换器W及在通信电路中的基本组件，它为 其他电路模块提供一个精准的电压源或电流源。带隙基准源始终是集成电路中重要的单元 模块，它的溫度特性和抗噪声干扰能力是影响到集成电路精度和性能的关键因素。传统的 带隙基准电路在0~70°C的溫度范围内产生溫度系数为50ppm/°C左右的基准电压
[0003] 近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的溫度特性，目 前出现的高阶补偿技术包括:指数曲线补偿技术、分段线性补偿技术、基于电阻的高阶溫度 特性补偿方法等，例如，Ying Cao等提出了利用动态基础泄露补偿技术进行高阶补偿，使基 准电压在-40~125°C范围内溫度系数达到15ppm/°C ;Gong Xiao-feng等利用不同的电阻材 料进行高阶溫度补偿，电路的溫度变化范围大，但产生的溫度系数很高;LeiIa Koushaeian 等利用电流镜和运算放大器来减小溫度系数，其溫度系数为4.7ppm/°C;
[0004] 传统的带隙基准电路如图1所示，其溫度补偿的基本原理是将两个拥有相反溫度 系数的电压W合适的权重相加，最终获得具有与溫度无关的基准电压，其公式是：
[0005]
[0006] 其中，Vbe,Q2是晶体管Q2的发射极基极电压，是和绝对溫度成反比的负溫度系数电 压;R2、R3是电阻；Vt是一阶负溫度系数电压，
，K是玻尔兹曼常数、q是单位电荷电 量、T是绝对溫度。通过精确调整的比率，可W让输出量的溫度系数被完全抵消，从而 得到与溫度无关的电压。
[0007] 传统的基准电压源的缺点在于：由于晶体管Vbe与溫度不是线性关系，除一阶项还 有高阶非线性项，而传统的带隙基准只对Vbe的一阶项进行了补偿，其负溫度相关性的Vbe高 阶项并没有得到补偿，从而导致电路的溫度特性较差。
[000引对于目前出现的高阶补偿方法大都采用运算放大器去实现，或者只补偿了Vbe的一 阶和部分高阶项，运算放大器的性能本身会随着溫度的变化而降低。同时由于运算放大器 产生的失调电压对带隙基准的输出电压带来很大影响，因此，溫度系数依然不能降到很低。 【实用新型内容】
[0009] 为了解决现有技术存在的不足，本实用新型的目的是提供一种无运放高阶溫漂补 偿的带隙基准电路。该电路使用无运算放大器高阶补偿基准电路降低了输出基准电压的溫 度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比(PSRR)。
[0010] 为实现上述目的，本实用新型所采用的技术方案是：
[0011] -种无运放高阶溫漂补偿的带隙基准电路，包括正溫度系数电路、负溫度系数电 路和高阶补偿电路，正溫度系数电路用于产生随溫度变化正相关的电流，负溫度系数电路 用于产生随溫度变化负相关的负溫度系数电流，高阶补偿电路是由正负溫度系数电路串联 组成，用来补偿输出负溫度相关性V邸的高阶项，使输出具有超低溫漂的基准电压;所述正 溫度系数电路包括:PMOS 管 Ml a、PMOS 管 mb、PMOS 管 M2a、PMOS 管 M2b、PMOS 管 M3a、PMOS 管 M3b、 PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻Rl、分压电阻R2，NPN型S 极管QUNPN型S极管Q2，PM0S管Mla、PM0S管M2a、PM0S管M3a、PM0S管M&1中源极相连且与V孤 连接，栅极相连且与PMOS管mb的漏极连接，PMOS管Mla、PM0S管M2a、PM0S管M3a、PM0S管MSa 中的漏极依次与PMOS管mb、PM0S管M2b、PM0S管M3b、PM0S管MSb中的源极连接，PMOS管mb的 漏极通过偏置电阻Rl与NMOS管M4的漏极连接，PMOS管mb、PMOS管M2b、PMOS管M3b、PMOS管 M加中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅 极和NMOS管M5的漏极连接，NMOS管M5和醒OS管M6中的栅极相连，PMOS管M3b的漏极与醒OS 管M6中的栅极和漏极相连，NMOS管M4与醒OS管M6中源极相连且该源极与NPN型S极管Q2中 的基极和集电极连接，N型S极管Q2中的发射极通过分压电阻R2连接公共地GND，醒OS管M5 的源极与N型S极管Ql中的基极和集电极连接，N型S极管Ql中的发射极连接公共地GND。 [0012] 进一步地，所述负溫度系数电路包括:PM0S管M7a、PM0S管M7b、PM0S管M9a、PM0S管 M9b，NPN型S极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与V孤连 接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4 的另一端连接PMOS管M7b、PM0S管M9b中的栅极W及NPN型S极管Q3中的基极和集电极，NPN 型S极管Q3中的发射极通过电阻R3接公共地GND。
[0013] 进一步地，所述的高阶补偿电路包括:PNP型S极管Q4、PNP型S极管Q5,电阻R5a、 电阻R5b、电阻R6、电阻R7，NMOS管MlO，所述电阻R7的一端连接所述的PMOS管M8b的漏极W及 所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R加的一端W及醒OS管Ml 0中 的栅极和漏极，醒OS管MlO中的源极接公共地GND，电阻R5a的另一端接PNP型S极管Q5的集 电极，电阻R5b的另一端接PNP型S极管Q4中的集电极和基极，PNP型S极管Q4、Q5中的基极 相连，PNP型S极管Q4中的发射极接公共地GND，PNP型S极管Q5中的发射极通过电阻R6接接 公共地GND。
[0014] 本实用新型的有益效果:使用无运算放大器高阶补偿基准电路降低了输出基准电 压的溫度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比(PSRR)。
【附图说明】
[0015] 下面结合附图和【具体实施方式】对本实用新型作进一步详细说明：
[0016] 图1为现有技术中带隙基准电路的电路结构图；
[0017] 图2为本实用新型的电路结构图。
【具体实施方式】
[0018] 如图2所示，一种无运放高阶溫漂补偿的带隙基准电路，包括正溫度系数电路、负 溫度系数电路和高阶补偿电路，正溫度系数电路用于产生随溫度变化正相关的电流，负溫 度系数电路用于产生随溫度变化负相关的负溫度系数电流，高阶补偿电路是由正负溫度系 数电路串联组成，用来补偿输出负溫度相关性VBE的高阶项，使输出具有超低溫漂的基准电 压；所述正溫度系数电路包括:PMOS管Mla、PMOS管mb、PMOS管M2a、PMOS管M2b、PMOS管M3a、 PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻Rl、分压电阻 R2，NPN 型 S 极管Ql、NPN 型 S极管Q2，PMOS 管 Ml a、PMOS 管 M2a、PMOS 管 M3a、PMOS 管 MSa 中源极 相连且与V抓连接，栅极相连且与PMOS管Mlb的漏极连接，PMOS管祖3、？105管12日、？105管 M3a、PMOS管做a中的漏极依次与PMOS管m b、PMOS管M2b、PMOS管M3b、PMOS管做b中的源极连 接，PMOS管1化的漏极通过偏置电阻Rl与NMOS管M4的漏极连接，PMOS管mb、PM0S管M2b、PM0S 管M3b、PM0S管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M化的漏极与 醒OS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和NMOS管M6中的栅极相连，PMOS管M3b 的漏极与醒OS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN 型=极管Q2中的基极和集电极连接，N型=极管Q2中的发射极通过分压电阻R2连接公共地 GND，NM0S管M5的源极与N型S极管Ql中的基极和集电极连接，N型S极管Ql中的发射极连接 公共地GND。
[0019] 在正溫度系数电路中包含一个分支偏置电路，所述偏置电路由组成共源共栅结构 的偏置PMOS管Mla/M化、偏置电阻Rl和偏置NMOS管M4构成。偏置PMOS管Mla/M化与共源共栅 电流镜PMOS管M2a/M化、M3a/M3b并联，即栅极对应相连;偏置电阻Rl为PMOS管Mla/M化提供 偏置栅压;NMOS管M4的偏置栅压由中间支路PMOS管M2b的漏极提供，同时运条偏置电路为正 溫度系数电路提供负反馈，使A2，B2点电压更加稳定。在A2，B2点电压相等下，由分压电阻R2 的作用，S极管Ql的基极-发射极电压Vbe-QI与S极管Q2基极-发射极电压VBE-Q2产生电压差 AVbe。由晶体管的特征知AVbe与绝对溫度成正比，进而产生正溫度系数电流AVbe/R2。在共 源共栅管的作用下，Al, Bl点电压和A2，B2点电压分别近似相等，运样减小了沟道长度调制 效应的影响，减小了输出基准电流随电源电压变化的影响，即提高了输出基准电流的电源 抑制比（PSRR)。
[0020] 所述负溫度系数电路包括:PMOS管M7a、PM0S管M7b、PM0S管M9a、PM0S管M9b，NPN型 S极管Q3,电阻R3、电阻R4,所述PMOS管M7a、PM0S管M9a中的源极相连且与VDD连接，栅极也 相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端 连接PMOS管M7b、PM0S管M9b中的栅极W及NPN型S极管Q3中的基极和集电极，NPN型S极管 Q3中的发射极通过电阻R3接公共地GND。在NPN型S极管Q3上产生一个具有负溫度系数的PN 结电压Vbe,通过调节电阻R3来改变负溫度系数。
[0021] 所述的高阶补偿电路包括:PNP型S极管Q4、PNP型S极管Q5,电阻R5a、电阻R5b、电 阻R6、电阻R7，NMOS管Ml 0，所述电阻R7的一端连接所述的PMOS管MSb的漏极W及所述的PMOS 管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端W及NMOS管Ml 0中的栅极和漏 极，NMOS管Ml0中的源极接公共地GND，电阻R5a的另一端接PNP型S极管Q5的集电极，电阻 R化的另一端接PNP型S极管Q4中的集电极和基极，PNP型S极管Q4、Q5中的基极相连，PNP型 S极管Q4中的发射极接公共地GND，PNP型S极管Q5中的发射极通过电阻R6接接公共地GND。
[0022] 通过电流镜把产生负溫度系数的电流成W倍数关系复制出来，将运具有正、负溫 度特性的两部分电流叠加后给高阶电路做高阶补偿。其中，PMOS管Mla、PM0S管M2a、PM0S管 M3a、PM0S 管 MSa 的宽长比（W/L)为 N: 1:1 :M，对应的 PMOS 管 mb、PM0S 管 M2b、PM0S 管 M3b、PM0S 管M8b的宽长比（W/L)也为N: 1:1 :M;PM0S管M7a、PM0S管M9a的宽长比（W/L)为1 :K，对应的 PMOS管M7b、PM0S管M9b的宽长比(W/L)也为1: K。高阶补偿电路模块通过PNP型S极管Q4/PNP 型=极管Q5产生与Vbe高阶项符号相反的表达式，同时，NMOS管MlO管上电流具有负溫度特性 来做更高阶补偿，达到抵消正溫度系数电流中高阶非线性分量。调节电阻R5a/电阻R5b使两 电阻Rf5a与电阻R5b上电流相等;NMOS管MlO的作用是牵制C点的电压来调节补偿高阶项的溫 度系数值。
[0023] W上所述是本实用新型的优选实施方式而已，当然不能W此来限定本实用新型之 权利范围，应当指出，对于本技术领域的普通技术人员来说，对本实用新型的技术方案进行 修改或者等同替换，都不脱离本实用新型技术方案的保护范围。
【主权项】
1. 一种无运放高阶温漂补偿的带隙基准电路，其特征在于:包括正温度系数电路、负温 度系数电路和高阶补偿电路，正温度系数电路用于产生随温度变化正相关的电流，负温度 系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数 电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电 压；所述正温度系数电路包括:PMOS管Mia、PMOS管Ml b、PMOS管M2a、PMOS管M2b、PMOS管M3a、 PMOS 管 M3b、PMOS 管 M8a、PMOS 管 M8b，NMOS 管 M4、NMOS 管 M5、NMOS 管 M6，偏置电阻 R1、分压电阻 R2，NPN型三极管Q1、NPN型三极管Q2，PM0S管Ml a、PM0S管M2a、PM0S管M3a、PM0S管M8a 中源极 相连且与VDD连接，栅极相连且与PMOS管Mlb的漏极连接，PMOS管Mla、PM0S管M2a、PM0S管 M3a、PMOS管M8a中的漏极依次与PMOS管Ml b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连 接，PMOS管Mlb的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管Mlb、PM0S管M2b、PM0S 管M3b、PM0S管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与 匪0S管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和NMOS管M6中的栅极相连，PMOS管M3b 的漏极与匪OS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN 型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地 GND，NM0S管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接 公共地GND。2. 根据权利要求1所述的无运放高阶温漂补偿的带隙基准电路，其特征在于:所述负温 度系数电路包括:PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、 电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b 的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS 管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电 阻R3接公共地GND。3. 根据权利要求2所述的无运放高阶温漂补偿的带隙基准电路，其特征在于:高阶补偿 电路包括:PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管Ml0， 所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另 一端连接电阻R5a、电阻R5b的一端以及NMOS管Ml 0中的栅极和漏极，匪0S管Ml 0中的源极接 公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管 Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共 地GND，PNP型三极管Q5中的发射极通过电阻R6连接公共地GND。
【文档编号】G05F1/567GK205692085SQ201620332710
【公开日】2016年11月16日
【申请日】2016年4月20日 公开号201620332710.9, CN 201620332710, CN 205692085 U, CN 205692085U, CN-U-205692085, CN201620332710, CN201620332710.9, CN205692085 U, CN205692085U
【发明人】陈忠学, 章国豪, 何全, 余凯
【申请人】广东工业大学
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1