专利名称：一种soe记录的测试装置的制作方法
技术领域：
本发明涉及电站控制领域，具体涉及一种对核电站控制系统的顺序事件进行记录的测试装置。
背景技术：
随着电机组日趋规模化和复杂化，生产过程中产生的各种信息也日趋增多，其中电力设备发生遥信变位时，电力保护设备或智能电力仪表会自动按时间顺序记录下变位时间、变位原因等，形成事件顺序记录，以留待事后分析，这种记录一般简称为S0E(SeqUence of Event)记录。通过SOE记录的设备先后故障顺序是查清事故起因的重要因素，因此，SOE 记录时间戳的准确性就非常重要。基于上述原因，对SOE记录的实际功能、指标参数是否符合设计要求和是否满足有关标准的规定，对于确保电站的正常工作和安全稳定运行是至关重要的。所以在电站控制系统投入运行前，需要对SOE记录进行充分验证，以确定其能适合实际工作需要，此就需要一套SOE记录测试装置来完成对SOE记录的测试工作。但是目前对SOE记录进行测试的SOE测试装置存在下述问题，(1)目前电站控制系统的SOE记录能够提供多种类型的信号记录，但一些SOE测试装置还是只能提供触点信号， 这样就无法对具有多种类型记录功能的SOE记录进行测试。( 一些SOE测试装置所提供的测试通道较少，无法适应现今多则记录上千事件的SOE记录的测试，且通道数量过少不利于集成。另一些SOE测试装置通道数量足够，但是却不能根据实际使用进行通道的裁剪和扩展，造成资源浪费。( 多数SOE测试装置都是采用封闭式的壳体包装，不便于测试时的灵活安装和固定，尤其是在对空间和接线有限制的机柜内进行测试更是不理想。因此，为了更好的对数字化仪控系统进行充分验证，有必要对现有的SOE测试装置进行改进，以满足电站数字化仪控系统的顺序事件记录功能和性能的全面验证，从而保证电站的可靠、稳定运行。
实用新型内容为解决现有技术中SOE记录的测试装置通道设置不合理，测试信号类型少及测试安装不方便的问题，本方案提供一种可输出多类型信号、同时进行多通道测试、能够灵活扩展和裁剪、便于安装且具有通道保护功能的SOE记录测试装置。具体方案如下一种SOE记录的测试装置，其特征在于，包括信号发生装置和信号处理装置。本实用新型的另一优选方案所述信号发生装置和信号处理装置分别安装有带 DIN导轨的安装接口，两者通过预制电缆连接在一起。本实用新型的另一优选方案所述信号发生装置包括模拟各种事件的信号发生模块，分别与信号发生模块连接的模拟信号输出端口、高精度的时钟源、实时显示和进行参数调整的操作显示屏。本实用新型的另一优选方案所述信号发生装置采用由顶层模块原理图和描述语言组成的FPGA构成。本实用新型的另一优选方案所述时钟源通过PLL电路四倍频后将时钟信号送到 FPGA 中。本实用新型的另一优选方案所述信号处理装置包括依次连接的模拟信号输入端口、信号隔离电路、信号调整电路和信号输出端口，所述信号隔离电路上连接有5V电源，所述信号调整电路上连接有查询电源控制开关。本实用新型的另一优选方案所述查询电源控制开关包括24V和48V电源输入控制。本方案将SOE信号测试装置分成两部分，一部分是信号发生装置，另一部分是信号处理装置，两者通过电缆实现连接，这样一个信号发生装置就可以支持多个信号处理装置，实现了通道数量的裁剪和扩展。采用复杂可编程逻辑器件FPGA能够实现各种设备的功能仿真、时序仿真、器件验证等信号。高精度的时钟源，经过FPGA的PLL 4倍频后生成高速时钟，时钟精度可达士5nS。信号处理装置将信号发生装置的信号进行调整后，可以实现触点信号、24V信号和48V信号的输出，并对信号处理装置上的触点信号、24V信号、48V信号与信号发生装置进行隔离，以对信号发生装置进行保护。本方案实现多类型信号输出、多通道测试，保证了被测SOE记录的性能，为电站可靠、稳定运行提供了基础。
图1本实用新型的结构示意图。图2本实用新型中信号发生装置结构示意图。图3本实用新型中信号发生装置的电路示意图。
具体实施方式
如图1所示，本发明的SOE信号测试装置采取了信号发生装置和信号处理装置分离的结构设计，一部分是专门模拟各种设备所发出的信号类型的信号发生装置，另一部分是对所发生的信号进行加工和分类的信号处理装置。一个信号发生装置包括多个信号输出接口，可以带多个信号处理装置，信号发生装置和信号处理装置的电路板都是由半封闭的带有DIN导轨安装接口的塑料壳体固定，二者之间通过预制电缆进行信号连接，可以根据被测对象SOE记录信号通道的多少来连接需要数量的信号处理装置，这样就实现了信号通道的裁剪和扩展。如图2所示，信号发生装置采用复杂可编程逻辑器件FPGA及高精度的时钟源作为信号发生的核心，配备可操作以输入模拟设备输出信号参数的LCD屏，LCD屏同时将输出的信号参数进行显示，以便于与SOE记录所接收的信号顺序进行对比。图3是信号发生装置的电路示意图，高精密时钟经过FPGA的PLL 4倍频后生成高速时钟频率，时钟精度可达士5nS，在FPGA内部，采用自顶向下(Top-down)的设计原则，选用顶层模块原理图和VHDL 或Verilog语言等行为描述语言对各设备的模拟SOE信号发生进行编程，利用行为描述语言采用自顶而下设计的FPGA，是信号发生装置的核心，其经过综合、优化，并针对所选中的器件进行映射、布局、布线后，进行功能仿真、时序仿真、器件验证。通过模拟信号输出接口通过5V-TTL将模拟信号送到信号处理装置。[0019]如图2所示，信号处理装置主要完成对信号发生装置产生的5V-TTL电平进行转换，生成各种类型的SOE信号，以满足各种现场的实际应用，同时信号处理装置也起到了隔离、保护测试装置的目的。信号处理装置主要对现场的触点信号、24V信号、48V信号进行隔离，同时，对信号发生装置起到保护作用。由信号发生装置产生的5V-TTL信号经预制电缆后通过模拟信号输入端口传送到信号处理装置的信号隔离电路中，信号隔离电路中的光耦前端接到信号后，其电平高低变化使光耦发光二极管导通或关断，通过感光三极管光电耦合，引起三极管的开关变化，通过设计光耦后端的电路，利用查询电源控制开关接入不同的电压，可使信号调整电路通过信号输出端口输出触点信号、24V信号、48V信号。考虑调整前信号为5V-TTL，调整后可以输出触点信号、24V信号、48V信号，并且通道延时时间不大于10uS，因此选择NCNR200/201光耦元件作为信号调整的主器件，既可以隔离输入、输出通道，又可以承受MV、48V的查询电压，满足调整电路的电气性能要求。通过比较操作显示屏上的实际模拟输出状态与被测试的SOE记录的事件顺序、时间戳进行比较，从而得出被测的SOE记录是否符合标准，并同时对有问题的SOE记录进行调较。实施例1触点信号输出原理信号处理装置工作时，不按入任何电源，利用被测端的5V查询电源信号经过信号隔离电路处理后，再回到被测SOE记录中，完成信号发生装置的触点信号的输出测试。实施例224V信号输出原理信号处理装置工作时，通过查询电源控制开关将24V隔离电源接入信号调整电路，再经过信号隔离电路，这样MV电源经过信号隔离电路的光耦处理后流向信号输出端，为被测试SOE记录提供24V查询电源，完成信号发生装置的24V信号的输出测试。实施例348V信号输出原理通过查询电源控制开关48V隔离电源接入信号调整电路，再经过信号隔离电路，这样48V电源经过信号隔离电路的光耦处理后流向信号输出端，为被测试SOE记录提供48V查询电源，完成信号发生装置的48V信号的输出测试。
权利要求1.一种SOE记录的测试装置，其特征在于，包括信号发生装置和信号处理装置。
2.如权利要求1所述的一种SOE记录的测试装置，其特征在于，所述信号发生装置和信号处理装置分别安装有带DIN导轨的安装接口，两者通过预制电缆连接在一起。
3.如权利要求2所述的一种SOE记录的测试装置，其特征在于，所述信号发生装置包括模拟各种事件的信号发生模块，分别与信号发生模块连接的模拟信号输出端口、高精度的时钟源、实时显示和进行参数调整的操作显示屏。
4.如权利要求3所述的一种SOE记录的测试装置，其特征在于，所述信号发生装置采用由顶层模块原理图和描述语言组成的FPGA构成。
5.如权利要求4所述的一种SOE记录的测试装置，其特征在于，所述时钟源通过PLL电路四倍频后将时钟信号送到FPGA中。
6.如权利要求1所述的一种SOE记录的测试装置，其特征在于，所述信号处理装置包括依次连接的模拟信号输入端口、信号隔离电路、信号调整电路和信号输出端口，所述信号隔离电路上连接有5V电源，所述信号调整电路上连接有查询电源控制开关。
专利摘要本实用新型涉及一种SOE记录的测试装置，涉及电站控制领域，包括信号发生装置和信号处理装置，本方案将测试装置分成两部分然后通过电缆连接，这样一个信号发生装置就可以支持多个信号处理装置，实现了通道数量的裁剪和扩展。采用复杂可编程逻辑器件FPGA能够实现各种设备的功能仿真、时序仿真、器件验证等信号。50M的高精度的时钟源，经过FPGA的PLL 4倍频后生成高速时钟，时钟精度可达±5nS。信号处理装置将信号发生装置的信号进行调整后，可以实现触点信号、24V信号和48V信号的输出，对信号发生装置进行保护。本方案实现多类型信号输出、多通道测试，保证了被测SOE记录的性能，为电站可靠、稳定运行提供了基础。
文档编号G05B23/02GK201945884SQ20102064574
公开日2011年8月24日 申请日期2010年12月1日 优先权日2010年12月1日
发明者孟广国, 宋立新, 曹宗生, 裴红伟 申请人:中国广东核电集团有限公司, 北京广利核系统工程有限公司