专利名称：亚阈值cmos基准源的制作方法
技术领域：
本发明属于集成电路领域，具体涉及一种亚阈值CMOS基准源。
背景技术：
基准源是模拟和数字电路系统中最基本的组成模块之一。在设计中要求基准源的各项指标对温度和电源电压变化敏感度较低。由于传统的带隙基准源能够满足上述条件， 所以常常被电路设计者们使用。但是，带隙基准源需要使用大面积的二极管或寄生三极管， 其开启电压一般在0. 6V左右，不适合某些低压应用场合，而且功耗相对较高，难以满足便携式电子设备的需求。因此，亚阈值 CMOS (Complementary Metal Oxide Semiconductor, 互补型金属氧化物半导体)基准源被电路设计者们提出并广泛研究。例如，G.Giustolisi， G.Palumbo, Μ. Criscione, and F. Cutri, "A low-voltage low-power voltage reference based on subthreshold MOSFETs,，，IEEE J. Solid-State Circuits, vol. 38, no. 1, pp.151-154，Jan. 2003。现有技术中，亚阈值CMOS基准源电路图如
图1所示，它由启动电路11、正温度系数电路12、负温度系数电路13和输出电路14组成。启动电路11 由 PMOS (P-Channel Metal Oxide kmiconductor，P 沟道金属氧化物半导体)管 MPll、MP12 和 NMOS (N-Channel Metal Oxide kmiconductor，N 沟道金属氧化物半导体)管MNll组成，用于保证上电后整个基准源切换至工作状态。正温度系数电路12由PMOS管MP13、MP14,匪OS管MN12、丽13和电阻Rll组成， 其中MP13、MP14构成电流镜结构，而丽12、丽13工作在亚阈值区，其传输特性满足式(1)
权利要求
1.一种亚阈值CMOS基准源，包括启动电路(21)、正温度系数电路(23)、负温度系数电路04)和输出电路05)，其中，所述的启动电路(21)，用于上电后启动所述的亚阈值CMOS基准源； 所述的正温度系数电路03)和负温度系数电路04)分别用于产生与绝对温度成正比的电流和与绝对温度成反比的电流；同时，所述的正温度系数电路和负温度系数电路04)的电流在所述的输出电路 (25)中汇合，并相互抵消温度的影响，产生一个温度系数近似为零的基准电压； 其特征在于还设有体偏置补偿电路(22)，与所述的正温度系数电路03)和负温度系数电路04) 相连，用于产生体偏置电压，来控制所述的正温度系数电路03)和负温度系数电路04)中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差。
2.如权利要求1所述的亚阈值CMOS基准源，其特征在于，所述的体偏置补偿电路02) 包括两个分压电阻，电阻分压产生体偏置电压，所述的体偏置电压输出至所述的正温度系数电路03)和负温度系数电路04)中工作在亚阈值区域的NMOS管的体端，来进行阈值电压参数的控制；和运算放大器，为单位增益反馈结构，用于体偏置电压缓冲。
3.如权利要求1或2所述的亚阈值CMOS基准源，其特征在于，所述的启动电路由第一 PMOS管(MPl)、第二 PMOS管(MP》和第一 NMOS管(MNl) 组成，其中，第一PMOS管(MPl)的源端与参考电源相连，第一NMOS管(MNl)的源端与参考地相连，第一 PMOS管(MPl)的漏端和第一 NMOS管(MNl)的漏端相连，第一 PMOS管(MPl)的栅端和第一 NMOS管(MNl)的栅端相连并接入正温度系数电路03)中；第二 PMOS管(MP2) 的源端接参考电源，第二 PMOS管(MP》的栅端接第一 PMOS管(MPl)的漏端和第一 NMOS管 (MNl)的漏端，第二 PMOS管(MP2)的漏端接入正温度系数电路03)中；所述的体偏置补偿电路0 由两个分压电阻(R4、I )和运算放大器(Al)组成，其中， 第一分压电阻(R4)的一端接参考电源，第一分压电阻(R4)的另一端与第二分压电阻(R5) 的一端、以及运算放大器(Al)的正输入端相连，第二分压电阻0 )的另一端接参考地，运算放大器(Al)的负输入端与运算放大器(Al)的自身输出端相连，同时，运算放大器(Al) 的输出端接入正温度系数电路03)和负温度系数电路04)中；所述的正温度系数电路03)由第三PMOS管(MP3)、第四PMOS管(MP4)，第二 NMOS管 (MN2)、第三NMOS管(Mra)和第一偏置电阻(Rl)组成，其中第二 NMOS管(MN》和第三NMOS 管(Mra)工作在亚阈值区域；第二 NMOS管(MN》的体端和第三NMOS管(MN!3)的体端从衬底独立出来，与体偏置补偿电路0 中运算放大器(Al)的输出端相连；第二NMOS管(MN2) 的源端和第三NMOS管(Mra)的源端均接参考地；第二 NMOS管(MN》的栅端分别连接第一偏置电阻(Rl)的一端和第三PMOS管(MP； )的漏端；第二 NMOS管(MN》的漏端分别与第一偏置电阻(Rl)的另一端、第三NMOS管(MN3)的栅端、启动电路Ql)中第二 PMOS管(MP2)的漏端相连，第三NMOS管(Mra)的漏端与第四PMOS管(MP4)的漏端相连；第四PMOS管(MP4) 的漏端和第四PMOS管(MP4)的栅端相连，同时，第四PMOS管(MP4)的栅端和第三PMOS管(MP3)的栅端相连，并与启动电路中第一 PMOS管(MPl)的栅端、第一 NMOS管(MNl)的栅端相连，同时还接入到负温度系数电路04)以及输出电路05)中；第三PMOS管(MP3) 的源端和第四PMOS管(MP4)的源端均接参考电源；所述的负温度系数电路04)由第五PMOS管(MP5)、第六PMOS管(MP6)，第四NMOS管 (MN4)、第五NMOS管(丽5)和第二偏置电阻(R2)组成；其中，第四NMOS管(MN4)工作在亚阈值区域，第四NMOS管(MN4)的体端与体偏置补偿电路02)中的运算放大器(Al)的输出端相连；第四NMOS管(MN4)的源端接参考地，第四NMOS管(MN4)的漏端与第五PMOS管 (MP5)的漏端、第五NMOS管(MN5)的栅端相连，第四匪OS管(MN4)的栅端与第二偏置电阻 (R2)的一端、第五NMOS管(顧幻的源端相连；第二偏置电阻(似)的另一端与参考地相连； 第五NMOS管(MNO的漏端与第六PMOS管(MP6)的漏端相连；第六PMOS管(MP6)的漏端和第六PMOS管(MP6)的自身栅端相连，并接入输出电路05)中，第六PMOS管(MP6)的源端接参考电源；第五PMOS管(MPO的源端接参考电源，第五PMOS管(MPO的栅端与正温度系数电路03)中第三PMOS管(MP3)的栅端、第四PMOS管(MP4)的栅端相连，并接入输出电路(25)中；所述的输出电路05)由第七PMOS管(MP7)、第八PMOS管(MP8)，第三偏置电阻(R3)和电容(Cl)组成，其中，第七PMOS管(MP7)的源端和第八PMOS管(MP8)的源端均接参考电源，第七PMOS管(MP7)的漏端和第八PMOS管(MP8)的漏端均接基准源输出端，第七PMOS管 (MP7)的栅端与负温度系数电路04)中第六PMOS管(MP6)的栅端和漏端相连，第八PMOS 管(MP8)的栅端与正温度系数电路03)中第三PMOS管(MP3)的栅端、第四PMOS管(MP4) 的栅端以及负温度系数电路04)中第五PMOS管(MP5)的栅端相连；第三偏置电阻(R3)的一端和电容(Cl)的一端均接基准源输出端，第三偏置电阻(旧)的另一端和电容(Cl)的另一端均接参考地。
4.如权利要求3所述的亚阈值CMOS基准源，其特征在于，所述的第二分压电阻(R5)上设置有若干个可单独短路到地的片上修调输入端。
全文摘要
本发明公开了一种亚阈值CMOS基准源，包括启动电路、正温度系数电路、负温度系数电路和输出电路，还设有体偏置补偿电路，与所述的正温度系数电路和负温度系数电路相连，用于产生体偏置电压，来控制所述的正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差，最终在输出电路中产生一个温度系数近似为零的基准电压。本发明亚阈值CMOS基准源的输出基准电压值在电源电压变化时基本保持一致，电源抑制比和线性度得到有效的改善，而且没有明显增加电路复杂度。
文档编号G05F3/24GK102176185SQ20111002506
公开日2011年9月7日 申请日期2011年1月24日 优先权日2011年1月24日
发明者张泽松, 罗豪, 蔡坤明, 虞春英, 韩晓霞, 韩雁 申请人:浙江大学