专利名称：一种带隙基准电压产生电路的制作方法
技术领域：
本实用新型涉及数模混合集成电路，具体涉及一种带隙基准电压产生电路。
背景技术：
精确的基准电压源在A/D、D/A、比较器、电源管理芯片以及其他模拟电路中是十分重要的。对于基准电压源，要求其能克服工艺、电源、温度以及负载变化而保持稳定，并能在标准工艺下制造。带隙基准电压源因具有低温度系数、高电源抑制比、低基准电压以及长期稳定性并与主流CMOS工艺相兼容等优点而得到广泛采用。设计精密基准电压的主要难点在于如何降低基准电压值的偏差和温度系数。在不采用修正技术的前提下，这两项指标一般在4% (对于1.2V的基准，相当于士 50 mV)和 1 OOppm/°C 左右。由于工艺波动以及运算放大器引入失调电压的影响，实际制造出来的带隙基准参考电压通常具有较大的温度系数，同时参考电压的绝对值也波动较大，为此通常需要后续校准步骤。在以往设计中，通过采用纯模拟工艺或其它特殊工艺来抑制由工艺引起的波动， 并且采用激光修调或其它修调方法对输出参考电压进行校准。另外，为了减小失调电压带来的影响，采用斩波、自调零等技术消除运放失调电压，或通过增大功耗以及芯片面积来降低失调电压。无论采用上述哪种方法，都需要提高成本、增加电路复杂性或者是牺牲电路其它性能，并且具有一定的局限性。因此，如何利用较低的工艺成本、结构简单的电路设计出温度系数较低和参考电压绝对值稳定的带隙基准电压源，成为目前该领域技术人员迫切需要解决的问题。
实用新型内容本实用新型为解决现有中带隙基准电压绝对值不稳定的问题，从而提供了一种绝对值稳定的带隙基准电压产生电路。为解决上述技术问题，本实用新型提供如下技术方案一种带隙基准电压产生电路，包括偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。进一步地，所述核心电路还包括集成运算放大器、第一 PMOS管、第二 PMOS管、第三 PMOS管、第一晶体管、第二晶体管、第三晶体管、第一电阻；集成运算放大器的偏置端连接偏置电路的输出端；所述第一 PMOS管的源极、第二 PMOS管的源极和第三PMOS管的源极均连接电源，第一 PMOS管的栅极、第二 PMOS管的栅极和第三PMOS管的栅极均连接在一起并与集成运算放大器的输出端连接；第一晶体管的栅极和集电极、第二晶体管的栅极和集电极以及第三晶体管的栅极和集电极均与地信号连接，第一晶体管的发射极与第一 PMOS管的漏极均与集成运算放大器的第一输入端连接，第二晶体管的发射极通过第一电阻与集成运算放大器的第二输入端连接，集成运算放大器的第二输入端连接第二 PMOS管的漏极；第三晶体管的发射极通过第一修调电路与第三PMOS管的漏极连接；第一译码器根据第一预设值进行译码得到第一修调控制信号；第一修调电路，根据第一修调控制信号对第三PMOS 管漏极的输出电压进行修调。进一步地，上述第一输入端为负输入端，第二输入端为正输入端。优选地，带隙基准电压产生电路还包括第二放大器和第二电阻，所述第二放大器的第一输入端连接所述核心电路的输出电压，第二放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第二放大器的第二输入端连接第二修调电路和第二电阻的节点。优选地，上述第一输入端为正输入端，第二输入端为负输入端。优选地，带隙基准电压产生电路还包括第三放大器、第四放大器、第二电阻、第三电阻和第四电阻，所述第三放大器的第一输入端连接所述核心电路的输出电压，第三放大器的第二输入端连接输出端，第三放大器的输出端通过第三电阻和第四电阻串联后连接到地信号；所述第四放大器的第一输入端连接第三电阻和第四电阻串联的节点，第四放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第四放大器的第二输入端连接第二修调电路和第二电阻的节点。优选地，上述第一输入端为正输入端，第二输入端为负输入端。与现有技术相比，本实用新型具有如下有益效果本实用新型提供的一种带隙基准电压产生电路，第一译码器和第二译码器根据第一预设值和第二预设值分别进行译码， 译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调， 通过该二级修调可以得到电压绝对值较稳定的基准电压。
[0020]图1是本发明实施例带隙基准电压产生电路原理框图。图2是本发明实施例核心电路原理框图。图3是本发明第二实施例带隙基准电压产生电路简化原理框图。图4是本发明第三实施例带隙基准电压产生电路简化原理框图。图5是本发明第一实施例第一修调电路或第二修调电路原理图。图6是本发明第二实施例第一修调电路或第二修调电路原理图。图7是本发明实施例带隙基准电压输出波形图。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。图1是本发明实施例带隙基准电压产生电路原理框图；公开了一种带隙基准电压产生电路，包括偏置电路1，在外界电源的作用下产生偏置电流；核心电路2，连接上述偏置电路1，在所述偏置电流的作用下产生输出电压，所述核心电路2包括第一译码器22和第一修调电路23，所述第一译码器22根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路23对输出电压进行修调；第二译码器4，根据第二预设值进行译码得到第二修调控制信号；第二修调电路5，根据第二修调控制信号对基准电压进行修调。第一译码器22和第二译码器4根据第一预设值和第二预设值分别进行译码， 译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调， 通过该二级修调可以得到电压绝对值较稳定的基准电压。图2是本发明实施例核心电路原理框图；该核心电路2包括集成运算放大器U1、 第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一晶体管Ql、第二晶体管Q2、第三晶体管Q3、第一电阻R1、第一译码器22、第一修调电路23 ；集成运算放大器Ul的偏置端连接偏置电路1的输出端；所述第一 PMOS管Ml的源极、第二 PMOS管M2的源极和第三PMOS管M3 的源极均连接电源，第一 PMOS管Ml的栅极、第二 PMOS管M2的栅极和第三PMOS管M3的栅极均连接在一起并与集成运算放大器Ul的输出端连接；第一晶体管Ql的栅极和集电极、第二晶体管Q2的栅极和集电极以及第三晶体管Q3的栅极和集电极均与地信号连接，第一晶体管Ql的发射极与第一 PMOS管Ml的漏极均与集成运算放大器Ul的第一输入端连接，第二晶体管Q2的发射极通过第一电阻Rl与集成运算放大器Ul的第二输入端连接，集成运算放大器Ul的第二输入端连接第二 PMOS管M2的漏极；第三晶体管Q3的发射极通过第一修调电路23与第三PMOS管M3的漏极连接；第一译码器22根据第一预设值进行译码得到第一修调控制信号；第一修调电路23，根据第一修调控制信号对第三PMOS管M3漏极的输出电压进行修调。本实施例中第一输入端为负输入端，第二输入端为正输入端。图3是本发明第二实施例带隙基准电压产生电路简化原理框图；本实施例在图1 的基础上还包括第二放大器U2和第二电阻R2，所述第二放大器U2的第一输入端连接所述核心电路2的输出电压，第二放大器U2的输出端依次通过第二修调电路5和第二电阻R3 连接后与地信号连接，第二放大器U2的第二输入端连接第二修调电路5和第二电阻R2的节点。本实施例中的第一输入端为正输入端，第二输入端为负输入端。[0031]图4是本发明第三实施例带隙基准电压产生电路简化原理框图；本实施例在图1 的基础上还包括第三放大器U3、第四放大器U4、第二电阻R2、第三电阻R3和第四电阻R4， 所述第三放大器U3的第一输入端连接所述核心电路2的输出电压，第三放大器的U3第二输入端连接输出端，第三放大器U3的输出端通过第三电阻R3和第四电阻R4串联后连接到地信号；所述第四放大器U4的第一输入端连接第三电阻R3和第四电阻R4串联的节点，第四放大器U4的输出端依次通过第二修调电路5和第二电阻R3连接后与地信号连接，第四放大器U4的第二输入端连接第二修调电路5和第二电阻R2的节点。本实施例中的第一输入端为正输入端，第二输入端为负输入端。本实施例中第一修调电路和第二修调电路采用相同电路，图5是本发明第一实施例第一修调电路或第二修调电路原理图；第二修调电路5和第一修调电路23均包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号和第一修调控制信号均控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。如图中所示，开关S32为总开关，若该开关导通，则所有复数个电阻均被短路，接入电路中的电阻为0。图6是本发明第二实施例第一修调电路或第二修调电路原理图；第二修调电路和第一修调电路23均包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号和第一修调控制信号均控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。以下以图2、图4和图5为例说明带隙基准电压产生电路原理核心电路2根据偏置电路1提供的偏置电流产生输出电压VBGR，首先说明核心电路2的工作原理利用集成运算放大器Ul将A、B两点钳制在相同电位，这样第一电阻Rl两端的电压为第一晶体管Ml和第二晶体管M2基极-发射极电压的差值VBE1-VBE2，因此流过第一电阻Rl的电流为(VBE1-VBE2)/R1，由于第一晶体管Ql和第二晶体管Q2的面积不同，因此第一晶体管Ql和第二晶体管Q2的电流密度也就不同，根据两个电流密度不同的晶体管的基极-发射极电压差具有正温度系数的特性可知，流过第一电阻Rl的电流具有正温度系数。第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3构成电流镜结构，在本实施例中，第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3为相同的MOS管，流过三个MOS管的电流相同。第三PMOS管M3镜像第二 PMOS管M2的电流，该电流流过第一修调电路23，第一修调电路23的电路结构以图6为例，根据所对应开关状态不同，接入电路的阻值也会有所不同。因此流过第三PMOS管M3的电流流过接入电路的修调电阻，在第一修调电路电阻两端形成压降，该压降可表示为I 23* (VBE1-VBE2)/R1，其中Ii23为第一修调电路接入的电阻， 具有正温度系数，再与第三晶体管Q3的基极-发射极电压VBE3相加可得输出电压VBGR=VBE3+R23* (VBE1-VBE2)/Rl因此输出电压值VBGR就是基准参考电压，由于实际情况会与理想设计不同，因此可通过第一修调电路23进行第一级修调，来保证输出电压VBGR具有较低的温度系数。改变第一修调电路23接入电路的电阻个数，即可改变Ii23的阻值，进而得到良好的温度系数。通过第一修调电路23，得到一个具有良好温度系数的输出电压VBGR，按照附图4所示，输出电压VBGR通过第三放大器电路，并利用第三电阻R3和第四电阻R4分压，最终得到一低于输出电压VBGR的基准电压VP (该设计中VP=IV)，加入第三放大器是为了保证得到一低于输出电压VBGR的基准电压，以便通过第二修调电路5得到设计所需的基准电压值。由于运放的输入端具有“虚短”的特性，因此VA= VB，VP=VBGR*R4/(R3+R4)=1V。电压VP再通过第四放大器电路，并经过第二修调电路5，最终得到设计所需的基准电压VREF， VREF=VP* (R2+ Rfiia5) /R2=l. 2V (本设计中VREF定为1. 2V)，其中R修调5为第二修调电路5的接入电阻。第二修调电路5的作用为二级修调，改变第二修调电路5接入电路的电阻个数， 可以改变R< 5的阻值，进而改变电阻比例得到所需基准电压值。至此，通过两级修调得到了具有良好温度系数并绝对值精确的基准参考电压。应当说明的是，在本实施例中，第一译码器22和第二译码器4相同，可以均为 5-32位译码器；第一修调电路23与第二修调电路5电路也完全相同，如附图4所示，均由 32个阻值相等的修调电阻串联，该32个电阻分别由相应开关控制。通过改变第一预设值 REG1<4:0>(第二预设值REG2<4:0>)的取值(本设计中REG1<4:0>与REG2<4:0>的默认值为10000)，经过5-32位译码器电路可得到对应的32位控制信号，进而控制第一修调电路 23 (第二修调电路5)中开关的开关状态，以改变接入电路的电阻阻值。第一修调电路23为调节基准电压的温度系数，当实际测得输出电压VBGR的温度系数偏离较大时，可通过调节第一预设值REG1<4:0>的大小，改变修调电阻接入电路的个数，得到较低的温漂。例如当温度系数显示为近似正温度系数时，REG1<4:0>取值可在 <0000(Γ10000>范围内调节，此时第一修调电路23接入电路中的个数减少，因此正温度系数电压降低，最终温度系数曲线关于某一温度左右对称；当温度系数近似负温度系数时， REG1<40>的取值可在<1000(Tl 1111>范围内调节，此时第一修调电路23接入电路中的个数增加，因此正温度系数电压增加，最终温度系数曲线关于某一温度左右对称，由此第一修调电路完成了温度系数调节的作用。第二修调电路5为调节基准电压的绝对值精度，当实际测得基准电压的绝对值与理想设计值偏差较大时，可通过调节第二预设值REG2<4:0>的大小，改变第二修调电路接入电路的个数，得到绝对值精确的基准电压(本设计值为1.2V)。例如当实际测得 VREF>1. 2V时，REG2<4:0>的取值可在<00000 10000>范围内调节，根据设计好的修调精度可计算出REG2<4:0>的取值，在本实施例中修调精度为2mV，修调精度为每个修调电阻两端的电压降，因此通过改变修调电阻继而电路中的个数可以改变最终VREF值。假设实际测得的VREF=L 204V,计算出需要改变的修调电阻个数为(1. 204-1. 2)/0. 002=2,将2换算成二进制数为00010，再用默认值10000减去00010即得到REG2<4:0>的取值为01110，即此时减少两个接入电路的修调电阻；当实际测得的VREF<1. 2V时，REG2<4:0>的取值可在 <1000(Tlllll>范围内调节。假设实际测得的VREF=L 196V，计算出此时需要改变的修调电阻个数为(1. 2-1. 196)/0. 002=2,将2换算成二进制数为00010，在用默认值10000加上 00010即得到REG2<4:0>的取值为10010，即此时增加两个接入电路的修调电阻。在实施例中，最终基准电压VREF输出波形如附图5所示，为带隙基准电压输出波形图。可以看到，得到的基准电压具有相当高的精度，温度系数仅为IO6* (1.2-1.198)/ (1.2*195) =8ppm/°C左右，并且室温下大小为1. 2V左右，本电路理想输出定为1. 2V。可以看到，通过第一修调电路23和第二修调电路5的二级修调得到的基准电压，不仅温度系数较低，而且绝对值偏差也较小，具有很高的精度。 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种带隙基准电压产生电路，其特征在于，包括偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。
2.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。
3.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。
4.根据权利要求1所述的带隙基准电压产生电路，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开； 所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。
5.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。
6.根据权利要求1至5任一项所述的带隙基准电压产生电路，其特征在于，所述核心电路还包括集成运算放大器、第一 PMOS管、第二 PMOS管、第三PMOS管、第一晶体管、第二晶体管、第三晶体管、第一电阻、第一译码器、第一修调电路；集成运算放大器的偏置端连接偏置电路的输出端；所述第一 PMOS管的源极、第二 PMOS管的源极和第三PMOS管的源极均连接电源，第一 PMOS管的栅极、第二 PMOS管的栅极和第三PMOS管的栅极均连接在一起并与集成运算放大器的输出端连接；第一晶体管的栅极和集电极、第二晶体管的栅极和集电极以及第三晶体管的栅极和集电极均与地信号连接，第一晶体管的发射极与第一 PMOS管的漏极均与集成运算放大器的第一输入端连接，第二晶体管的发射极通过第一电阻与集成运算放大器的第二输入端连接，集成运算放大器的第二输入端连接第二 PMOS管的漏极；第三晶体管的发射极通过第一修调电路与第三PMOS管的漏极连接；第一译码器根据第一预设值进行译码得到第一修调控制信号；第一修调电路，根据第一修调控制信号对第三PMOS管漏极的输出电压进行修调。
7.根据权利要求6所述的带隙基准电压产生电路，其特征在于，所述第一输入端为负输入端，第二输入端为正输入端。
8.根据权利要求1所述的带隙基准电压产生电路，其特征在于，还包括第二放大器和第二电阻，所述第二放大器的第一输入端连接所述核心电路的输出电压，第二放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第二放大器的第二输入端连接第二修调电路和第二电阻的节点。
9.根据权利要求8所述的带隙基准电压产生电路，其特征在于，所述第一输入端为正输入端，第二输入端为负输入端。
10.根据权利要求1所述的带隙基准电压产生电路，其特征在于，还包括第三放大器、 第四放大器、第二电阻、第三电阻和第四电阻，所述第三放大器的第一输入端连接所述核心电路的输出电压，第三放大器的第二输入端连接输出端，第三放大器的输出端通过第三电阻和第四电阻串联后连接到地信号；所述第四放大器的第一输入端连接第三电阻和第四电阻串联的节点，第四放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第四放大器的第二输入端连接第二修调电路和第二电阻的节点。
11.根据权利要求10所述的带隙基准电压产生电路，其特征在于，所述第一输入端为正输入端，第二输入端为负输入端。
专利摘要一种带隙基准电压产生电路，包括偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。第一译码器和第二译码器根据第一预设值和第二预设值分别进行译码，译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调，通过该二级修调可以得到电压绝对值较稳定的基准电压。
文档编号G05F1/56GK202120153SQ201120179969
公开日2012年1月18日 申请日期2011年5月31日 优先权日2011年5月31日
发明者刘成军, 梁思文 申请人:比亚迪股份有限公司